JP2000137057A - Ic testing device - Google Patents

Ic testing device

Info

Publication number
JP2000137057A
JP2000137057A JP10310262A JP31026298A JP2000137057A JP 2000137057 A JP2000137057 A JP 2000137057A JP 10310262 A JP10310262 A JP 10310262A JP 31026298 A JP31026298 A JP 31026298A JP 2000137057 A JP2000137057 A JP 2000137057A
Authority
JP
Japan
Prior art keywords
system timing
pin electronics
electronics card
correction
correcting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10310262A
Other languages
Japanese (ja)
Inventor
Satsuki Fujino
五月 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP10310262A priority Critical patent/JP2000137057A/en
Publication of JP2000137057A publication Critical patent/JP2000137057A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the need for preparing a system timing correcting file at the time of pin electronic card replacement, and to recognize automatically a replaced pin electronic card. SOLUTION: This device has a pin electronic card containing a measuring means 100 for determining the quality of a measured device, and containing a system timing correcting means 102 for correcting system timing of the measuring means 100 based on a given correction data. A storing means 104 stored with an inherent correction data for correcting the system timing used for the correcting means 100 is provided inside the pin electronic card 10, and the system timing of the measuring means 100 is corrected, based on the correction data stored in the storing means 104.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はIC試験装置に係
り、特にIC試験装置のシステムタイミング補正に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC test apparatus, and more particularly, to a system timing correction of an IC test apparatus.

【0002】[0002]

【従来の技術】従来のIC試験装置の構成を図3に示
す。図3において、被測定デバイス16は、デバイスボ
ード14に搭載されており、デバイスボード14はコネ
クタ12を介してIC試験装置を構成するピンエレクト
ロニクスカード10に接続されている。ピンエレクトロ
ニクスカード10はインターフェース(I/F)18を介
して処理装置20と接続されている。更に処理装置20
はハードディスク22に接続されている。
2. Description of the Related Art The configuration of a conventional IC test apparatus is shown in FIG. In FIG. 3, a device under test 16 is mounted on a device board 14, and the device board 14 is connected via a connector 12 to a pin electronics card 10 constituting an IC test apparatus. The pin electronics card 10 is connected to a processing device 20 via an interface (I / F) 18. Further processing device 20
Are connected to the hard disk 22.

【0003】ピンエレクトロニクスカード10では、測
定回路100で測定に用いるテスト信号の波形の整形
と、整形されたテスト信号をデバイスボード14を介し
て被測定デバイス16に入力する。同時に被測定デバイ
ス16からの出力信号を期待データ比較し被測定デバイ
ス16の良否判定することでIC試験を行う。このとき
測定回路100内の配線や各素子の特性のばらつきによ
るスキューが生じるため、システムタイミング、直流精
度の補正が必要となる。
In the pin electronics card 10, the waveform of a test signal used for measurement in the measurement circuit 100 is shaped, and the shaped test signal is input to the device under test 16 via the device board 14. At the same time, an IC test is performed by comparing output signals from the device under test 16 with expected data and determining the quality of the device under test 16. At this time, a skew occurs due to variations in the characteristics of the wiring and each element in the measurement circuit 100, so that the system timing and the DC accuracy need to be corrected.

【0004】これらの補正はピンエレクトロニクスカー
ド10内のシステムキャル補正回路102によるシステ
ムキャル取り込みプログラムの実行によるスキュー調
整、及び処理装置20により作成されたシステムタイミ
ングの補正データファイルの書き換え、及び該補正デー
タファイルのシステムキャル補正回路102への転送に
より行う。また、最終的に処理装置20に取り込まれた
補正データファイルは、ハードディスク22内に補正フ
ァイル220として格納しておく。
[0004] These corrections are performed by adjusting the skew by executing a system cal capture program by the system cal correction circuit 102 in the pin electronics card 10, rewriting the correction data file of the system timing created by the processor 20, and correcting the correction data. This is performed by transferring the file to the system cal correction circuit 102. The correction data file finally loaded into the processing device 20 is stored as a correction file 220 in the hard disk 22.

【0005】次に従来のIC試験装置におけるシステム
タイミングの補正処理の内容を図4に示す。同図におい
て、補正処理の開始時にIC試験装置の電源が投入され
ると(ステップ400)、ハードディスク22内に保存
されている補正ファイル220(補正データ)がシステ
ムキャル補正回路102へ転送され(ステップ40
2)、ピンエレクトロニクスカード10内の測定回路1
00のスキューが補正される(ステップ416)。これ
はコネクタ12に前回、装着されたピンエレクトロニク
スカード10に対する補正を行った状態になる。
FIG. 4 shows the contents of a system timing correction process in a conventional IC test apparatus. In FIG. 5, when the power of the IC test apparatus is turned on at the start of the correction processing (step 400), the correction file 220 (correction data) stored in the hard disk 22 is transferred to the system cal correction circuit 102 (step 400). 40
2), measurement circuit 1 in pin electronics card 10
The skew of 00 is corrected (step 416). This is a state in which the pin electronics card 10 previously attached to the connector 12 has been corrected.

【0006】ピンエレクトロニクスカード10の交換を
していない場合は、この補正ファイルの転送によりシス
テムタイミングの補正は終了となるが、ピンエレクトロ
ニクスカード10を交換した場合は、システムタイミン
グ補正プログラムがハードディスク22より処理装置2
0のメモリ202(図3)にロードされる(ステップ4
04、406)。次に交換したピンエレクトロニクスカ
ード10を特定するデータとシステムキャル取り込みプ
ログラムの設定をキーボードより指示する(ステップ4
08)。
When the pin electronics card 10 is not replaced, the correction of the system timing is completed by transferring the correction file. However, when the pin electronics card 10 is replaced, the system timing correction program is sent from the hard disk 22. Processing unit 2
0 is loaded into the memory 202 (FIG. 3) (step 4).
04, 406). Next, the data for specifying the replaced pin electronics card 10 and the setting of the system cal capture program are instructed from the keyboard (step 4).
08).

【0007】次いでシステムキャルの取り込みを行い
(ステップ410)、この結果を処理装置20のメモリ
202内のファイルに書き込む(ステップ412)。こ
のファイルをハードディスク22に転送し補正ファイル
220として保存する(ステップ414)。またこの補
正ファイル220の内容をシステムキャル補正回路10
2に転送し、システムキャル補正回路102はピンエレ
クトロニクスカード10内の測定回路100のスキュー
の補正を行う(ステップ416)。
Next, a system call is taken in (step 410), and the result is written to a file in the memory 202 of the processing device 20 (step 412). This file is transferred to the hard disk 22 and stored as the correction file 220 (Step 414). The contents of the correction file 220 are stored in the system cal correction circuit 10.
2 and the system cal correction circuit 102 corrects the skew of the measurement circuit 100 in the pin electronics card 10 (step 416).

【0008】このように従来は、操作者がIC試験装置
のシステム立ち上げ時及びピンエレクトロニクスカード
交換時に、実装及び交換したピンエレクトロニクスカー
ドに対して、毎回、システムタイミング補正プログラム
を実行するか否かを判断し、システムタイミングの補正
をしていた。
As described above, conventionally, at the time of starting up the system of the IC test apparatus and exchanging the pin electronics card, the operator has to execute the system timing correction program on the mounted and exchanged pin electronics card every time. And the system timing was corrected.

【0009】[0009]

【発明が解決しようとする課題】従来のIC試験装置の
補正データ処理方式では、ピンエレクトロニクスカード
交換時における毎回のシステムタイミング補正プログラ
ムの実行とシステムタイミングのための補正ファイルの
作成が必要なためピンエレクトロニクスカード1枚当た
り、およそ15分の作業時間を必要としていた。また、操
作者が交換したピンエレクトロニクスカードを認識し、
交換したピンエレクトロニクスカードを特定するデータ
やシステムタイミング補正プログラムの設定をキーボー
ド等の入力手段により入力する必要があるため操作者の
認識ミス、入力ミスによる誤操作を生じる恐れがあると
いう問題が有った。
In the conventional correction data processing method of the IC test apparatus, it is necessary to execute a system timing correction program every time the pin electronics card is replaced and to create a correction file for the system timing. Each electronic card required about 15 minutes of work time. It also recognizes the pin electronics card replaced by the operator,
Since it is necessary to input data for specifying the replaced pin electronics card and the setting of the system timing correction program using input means such as a keyboard, there is a problem that an operator may make a mistake in recognition or an erroneous operation due to an input error. .

【0010】本発明はこのような事情に鑑みてなされた
ものであり、ピンエレクトロニクスカード交換時にシス
テムタイミング補正ファイルを作成する必要が無く、且
つ交換したピンエレクトロニクスカードの認識を自動的
に行うことができるIC試験装置を提供することを目的
とする。
[0010] The present invention has been made in view of such circumstances, and it is not necessary to create a system timing correction file when replacing a pin electronics card, and it is possible to automatically recognize the replaced pin electronics card. It is an object of the present invention to provide an IC test apparatus that can perform the test.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に請求項1に記載の発明は、被測定デバイスにテスト信
号を供給し、かつ該被測定デバイスからの出力信号と期
待データとの比較により被測定デバイスの良否を判定す
る測定手段と、該測定手段のシステムタイミングを与え
られた補正データに基づいて補正するシステムタイミン
グ補正手段とを含んで構成されるピンエレクトロニクス
カードを有するIC試験装置において、前記ピンエレク
トロニクスカード内に、該ピンエレクトロニクスカード
のシステムタイミング補正手段に使用されるシステムタ
イミングを補正するための固有の補正データが格納され
る記憶手段を設けておき、前記ピンエレクトロニクスカ
ードの交換時に、前記記憶手段に格納された補正データ
に基づいて測定手段のシステムタイミングの補正を行う
ことを特徴とする。
SUMMARY OF THE INVENTION In order to achieve the above object, according to the first aspect of the present invention, a test signal is supplied to a device under test, and the output signal from the device under test is compared with expected data. An IC test apparatus having a pin electronics card including: a measuring means for judging the quality of a device to be measured based on the above, and a system timing correcting means for correcting the system timing of the measuring means based on the given correction data In the pin electronics card, storage means for storing unique correction data for correcting the system timing used for the system timing correction means of the pin electronics card is provided, and when the pin electronics card is replaced, A measuring method based on the correction data stored in the storage means. And performing the system timing correction.

【0012】請求項1に記載の発明によれば、被測定デ
バイスにテスト信号を供給し、かつ該被測定デバイスか
らの出力信号と期待データとの比較により被測定デバイ
スの良否を判定する測定手段と、該測定手段のシステム
タイミングを与えられた補正データに基づいて補正する
システムタイミング補正手段とを含んで構成されるピン
エレクトロニクスカードを有するIC試験装置におい
て、前記ピンエレクトロニクスカード内に、該ピンエレ
クトロニクスカードのシステムタイミング補正手段に使
用されるシステムタイミングを補正するための固有の補
正データが格納される記憶手段を設けておき、ピンエレ
クトロニクスカードの交換時に、前記記憶手段に格納さ
れた補正データに基づいて測定手段のシステムタイミン
グの補正を行うようにしたので、ピンエレクトロニクス
カード交換時に毎回、システムタイミングを補正するた
めの補正データを取得する必要が無くなり、システムタ
イミング補正に要する時間を短縮することができる。
According to the first aspect of the present invention, a measuring means for supplying a test signal to a device under test and comparing the output signal from the device under test with expected data to determine the quality of the device under test. And a system timing correction means for correcting the system timing of the measuring means based on the given correction data, wherein the pin electronics card comprises: There is provided storage means for storing unique correction data for correcting system timing used for the system timing correction means of the card, and based on the correction data stored in the storage means when the pin electronics card is replaced. To correct the system timing of the measuring means Therefore, it is not necessary to obtain correction data for correcting the system timing every time the pin electronics card is replaced, and the time required for the system timing correction can be reduced.

【0013】また請求項2に記載の発明は、被測定デバ
イスにテスト信号を供給し、かつ該被測定デバイスから
の出力信号と期待データとの比較により被測定デバイス
の良否を判定する測定手段と、該測定手段のシステムタ
イミングを与えられた補正データに基づいて補正するシ
ステムタイミング補正手段とを有するピンエレクトロニ
クスカードと、前記システムタイミングを補正するため
の補正データが格納される第1の記憶手段と、該ピンエ
レクトロニクスカードの交換時に前記第1の記憶手段よ
り補正データを読み出し、前記システムタイミング補正
手段に転送する処理手段と、を有するIC試験装置にお
いて、前記ピンエレクトロニクスカード内に、該ピンエ
レクトロニクスカードのシステムタイミング補正手段に
使用されるシステムタイミングを補正するための固有の
補正データ及び前記ピンエレクトロニクスカードを特定
する識別データが格納された第2の記憶手段を有し、前
記処理手段は、前記第2の記憶手段に格納された識別デ
ータに基づいてピンエレクトロニクスカードが交換され
たか否か判定し、交換された場合にのみ前記固有の補正
データを前記第2の記憶手段より第1の記憶手段に転送
することを特徴とする。
According to a second aspect of the present invention, there is provided a measuring means for supplying a test signal to a device under test, and comparing the output signal from the device under test with expected data to determine pass / fail of the device under test. A pin electronics card having system timing correction means for correcting the system timing of the measuring means based on the given correction data; and a first storage means for storing correction data for correcting the system timing. Processing means for reading correction data from the first storage means when the pin electronics card is replaced and transferring the correction data to the system timing correction means, wherein the pin electronics card is installed in the pin electronics card. System used for system timing correction means A second storage unit for storing unique correction data for correcting timing and identification data for specifying the pin electronics card, wherein the processing unit stores the identification data stored in the second storage unit; And determining whether or not the pin electronics card has been replaced based on the above, and transferring the unique correction data from the second storage means to the first storage means only when the pin electronics card has been replaced.

【0014】請求項2に記載の発明によれば、被測定デ
バイスの良否を判定する測定手段と、該測定手段のシス
テムタイミングを与えられた補正データに基づいて補正
するシステムタイミング補正手段とを有するピンエレク
トロニクスカードと、前記システムタイミングを補正す
るための補正データが格納される第1の記憶手段と、該
ピンエレクトロニクスカードの交換時に前記第1の記憶
手段より補正データを読み出し、前記システムタイミン
グ補正手段に転送する処理手段とを有するIC試験装置
において、前記ピンエレクトロニクスカード内に、該ピ
ンエレクトロニクスカードのシステムタイミング補正手
段に使用されるシステムタイミングを補正するための固
有の補正データ及び前記ピンエレクトロニクスカードを
特定する識別データが格納された第2の記憶手段を有
し、前記処理手段は、前記第2の記憶手段に格納された
識別データに基づいてピンエレクトロニクスカードが交
換されたか否か判定し、交換された場合にのみ前記固有
の補正データを前記第2の記憶手段より第1の記憶手段
に転送するようにしたので、IC試験装置自身が交換さ
れたピンエレクトロニクスカードを認識することがで
き、交換した新しいピンエレクトロニクスカードのシス
テムタイミングを補正する補正データを自動的に転送す
ることができるため、従来のようにピンエレクトロニク
スカード交換時におけるシステムタイミング補正に伴う
データの入力操作が不要となり、誤操作の防止が図れる
と共に、請求項1に記載の発明に比してシステムタイミ
ング補正に要する時間を更に短縮することができる。
According to the second aspect of the present invention, there is provided a measuring means for judging the quality of a device to be measured, and a system timing correcting means for correcting the system timing of the measuring means based on the given correction data. A pin memory card, first storage means for storing correction data for correcting the system timing, and reading the correction data from the first storage means when replacing the pin electronics card, the system timing correction means And a processing means for transferring the pin electronics card to the pin electronics card, wherein the pin electronics card stores the unique correction data for correcting the system timing used by the system timing correction means of the pin electronics card and the pin electronics card. Identification data to identify Has been stored, the processing means determines whether or not the pin electronics card has been replaced based on the identification data stored in the second storage means. Only the unique correction data is transferred from the second storage means to the first storage means, so that the IC test apparatus itself can recognize the replaced pin electronics card, and the replaced new pin electronics card can be recognized. Since the correction data for correcting the system timing of the card can be automatically transferred, the data input operation accompanying the system timing correction at the time of replacing the pin electronics card as in the related art is unnecessary, and the erroneous operation can be prevented. The time required for correcting the system timing is further reduced as compared with the first aspect. Can.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。本発明の実施の形態に係る
IC試験装置の構成を図1に示す。本発明の実施の形態
に係るIC試験装置が従来のIC試験装置と構成上、異
なるのはピンエレクトロニクスカード10内に該該ピン
エレクトロニクスカードに固有の補正データ及びピンエ
レクトロニクスカードを特定するための識別データが格
納されるメモリ104と、メモリ104と処理装置20
との間にメモリ104からデータを読み出すためのデー
タ読み出し手段であるリードバック回路24とを設けた
点及び処理装置の機能であり、他の構成は同一である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a configuration of an IC test apparatus according to an embodiment of the present invention. The IC test apparatus according to the embodiment of the present invention differs from the conventional IC test apparatus in the configuration in that the pin electronic card 10 has correction data unique to the pin electronic card and identification for specifying the pin electronic card. The memory 104 in which data is stored, the memory 104 and the processing device 20
And a read-back circuit 24 serving as a data reading unit for reading data from the memory 104, and the function of the processing device. Other configurations are the same.

【0016】本発明の実施の形態に係るIC試験装置
は、被測定デバイス16にテスト信号を供給し、かつ被
測定デバイス16からの出力信号と期待データとの比較
により被測定デバイス16の良否を判定する測定回路1
00と、測定回路100のシステムタイミングを与えら
れた補正データに基づいて補正するシステムキャル補正
回路102と、メモリ104とを有するピンエレクトロ
ニクスカード10と、前記システムタイミングを補正す
るための補正データが格納されるハードディスク22
と、ピンエレクトロニクスカード10の交換時にハード
ディスク22より補正データを読み出し、システムキャ
ル補正回路102に転送する処理装置20と、リードバ
ック回路24とを有している。ピンエレクトロニクスカ
ード10はコネクタ12を介してデバイスボード14に
接続されており、デバイスボード14には被測定デバイ
スが搭載されている。
An IC test apparatus according to an embodiment of the present invention supplies a test signal to a device under test 16 and compares the output signal from the device under test 16 with expected data to determine the quality of the device under test 16. Measurement circuit 1 to judge
00, a system electronics correction circuit 102 for correcting the system timing of the measurement circuit 100 based on the given correction data, a pin electronics card 10 having a memory 104, and correction data for correcting the system timing are stored. Hard disk 22
And a read-back circuit 24 that reads correction data from the hard disk 22 when the pin electronics card 10 is replaced and transfers the correction data to the system cal correction circuit 102. The pin electronics card 10 is connected to a device board 14 via a connector 12, and a device to be measured is mounted on the device board 14.

【0017】また処理装置20はCPU200と、メモ
リ202からなり、インターフェース18を介してシス
テムキャル補正回路102との間でデータの読み込み、
転送を行う。メモリ104には該メモリ104が設けら
れたピンエレクトロニクスカードのシステムタイミング
自身に固有のシステムタイミングを補正するための補正
データと、該ピンエレクトロニクスカードを特定するた
めの識別データとして、本発明の実施の形態では例え
ば、製造番号等のシリアルナンバーが格納されている。
The processing unit 20 includes a CPU 200 and a memory 202, and reads data from and to the system cal correction circuit 102 via the interface 18.
Perform a transfer. The memory 104 includes, as correction data for correcting the system timing unique to the system timing of the pin electronics card provided with the memory 104 and identification data for specifying the pin electronics card, the present invention. In the form, for example, a serial number such as a manufacturing number is stored.

【0018】処理装置20は、メモリ104に格納され
た識別データに基づいてピンエレクトロニクスカードが
交換されたか否か判定し、交換された場合にのみ前記固
有の補正データをメモリ104よりハードディスク22
に転送する。尚、測定回路100は本発明の測定手段
に、システムキャル補正回路102は本発明のシステム
タイミング補正手段に、ハードディスク22は本発明の
第1の記憶手段に、処理装置20は本発明の処理手段
に、メモリ104は本発明の記憶手段、または第2の記
憶手段に、それぞれ相当する。
The processing unit 20 determines whether or not the pin electronics card has been replaced based on the identification data stored in the memory 104, and only when the pin electronics card has been replaced, the unique correction data is stored in the hard disk 22 by the memory 104.
Transfer to The measuring circuit 100 is the measuring means of the present invention, the system cal correction circuit 102 is the system timing correcting means of the present invention, the hard disk 22 is the first storage means of the present invention, and the processing device 20 is the processing means of the present invention. In addition, the memory 104 corresponds to the storage unit of the present invention or the second storage unit.

【0019】次に処理装置20のCPU200により実
行されるシステムタイミングの補正処理の内容を図2に
示す。同図において、補正処理開始時にIC試験装置の
電源が投入されると(ステップ300)、ピンエレクト
ロニクスカード10内に設けられたメモリ104よりピ
ンエレクトロニクスカード10の識別データであるシリ
アルナンバーを読み込み(ステップ302)、このシリ
アルナンバーとハードディスク22内の補正ファイル2
20のシリアルナンバーと比較し、両者が一致すれば、
ピンエレクトロニクスカード10は交換されていないと
判定し(ステップ304)、ハードディスク22に格納
されたシステムタイミングの補正データをそのままに転
送し、システムキャル補正回路102によりシステムタ
イミングの補正が行われる(ステップ314)。
FIG. 2 shows the contents of the system timing correction process executed by the CPU 200 of the processing device 20. In the figure, when the power of the IC test apparatus is turned on at the start of the correction process (step 300), the serial number which is the identification data of the pin electronics card 10 is read from the memory 104 provided in the pin electronics card 10 (step 300). 302), the serial number and the correction file 2 in the hard disk 22.
Compare with the serial number of 20 and if they match,
It is determined that the pin electronics card 10 has not been replaced (step 304), the system timing correction data stored in the hard disk 22 is transferred as it is, and the system timing correction circuit 102 corrects the system timing (step 314). ).

【0020】一方、ステップ304でメモリ104より
読み込んだシリアルナンバーとハードディスク22の補
正ファイル220のシリアルナンバーとが異なれば、ピ
ンエレクトロニクスカード10は交換されたと判定し
(ステップ304)、メモリ104に格納されているシ
ステムタイミングを補正するための補正データはリード
バック回路24を介して読み込み、処理装置20内のメ
モリ202のファイルに書き込まれる(ステップ30
6,308,310)。次いでこのファイルをハードデ
ィスク22に転送し保存する(ステップ312)。また
ハードディスク22に保存された補正データをシステム
キャル補正回路102へ転送しシステムタイミングの補
正を行う(ステップ314)。
On the other hand, if the serial number read from the memory 104 in step 304 is different from the serial number in the correction file 220 of the hard disk 22, it is determined that the pin electronics card 10 has been replaced (step 304) and stored in the memory 104. The correction data for correcting the system timing is read via the readback circuit 24 and written to a file in the memory 202 in the processing device 20 (step 30).
6,308,310). Next, the file is transferred to the hard disk 22 and stored (step 312). The correction data stored in the hard disk 22 is transferred to the system cal correction circuit 102 to correct the system timing (step 314).

【0021】以上説明したように,本発明の実施の形態
に係るIC試験装置によれば、ピンエレクトロニクスカ
ード内にシステムタイミングを補正する補正データが格
納されるメモリを設けるようにしたので、ピンエレクト
ロニクスカード交換時に毎回、補正データを取得しなお
す必要がなくなり、システムタイミングの補正に要する
時間を短縮することが可能になる。また、上記システム
タイミングを補正する補正データが格納されるメモリ内
にピンエレクトロニクスカードを特定する識別データと
してのシリアルナンバーを格納することによりシステム
自身が、交換したカードを認識でき交換した新しいピン
エレクトロニクスカードの補正データを自動的に転送で
きるため、誤操作防止と更なる時間短縮が可能となる。
尚、ピンエレクトロニクスカードを特定するための識別
データはシリアルナンバーに限らず、他のデータであっ
てもよい。
As described above, according to the IC test apparatus according to the embodiment of the present invention, the memory for storing the correction data for correcting the system timing is provided in the pin electronics card. It is not necessary to reacquire the correction data every time the card is replaced, so that the time required for correcting the system timing can be reduced. Also, by storing a serial number as identification data for identifying the pin electronics card in a memory in which the correction data for correcting the system timing is stored, the system itself can recognize the replaced card and replace the new pin electronics card. Since the correction data can be automatically transferred, the erroneous operation can be prevented and the time can be further reduced.
The identification data for specifying the pin electronics card is not limited to the serial number, but may be other data.

【0022】[0022]

【発明の効果】以上に説明したように請求項1に記載の
発明によれば、被測定デバイスにテスト信号を供給し、
かつ該被測定デバイスからの出力信号と期待データとの
比較により被測定デバイスの良否を判定する測定手段
と、該測定手段のシステムタイミングを与えられた補正
データに基づいて補正するシステムタイミング補正手段
とを含んで構成されるピンエレクトロニクスカードを有
するIC試験装置において、前記ピンエレクトロニクス
カード内に、該ピンエレクトロニクスカードのシステム
タイミング補正手段に使用されるシステムタイミングを
補正するための固有の補正データが格納される記憶手段
を設けておき、ピンエレクトロニクスカードの交換時
に、前記記憶手段に格納された補正データに基づいて測
定手段のシステムタイミングの補正を行うようにしたの
で、ピンエレクトロニクスカード交換時に毎回、システ
ムタイミングを補正するための補正データを取得する必
要が無くなり、システムタイミング補正に要する時間を
短縮することができる。請求項2に記載の発明によれ
ば、被測定デバイスの良否を判定する測定手段と、該測
定手段のシステムタイミングを与えられた補正データに
基づいて補正するシステムタイミング補正手段とを有す
るピンエレクトロニクスカードと、前記システムタイミ
ングを補正するための補正データが格納される第1の記
憶手段と、該ピンエレクトロニクスカードの交換時に前
記第1の記憶手段より補正データを読み出し、前記シス
テムタイミング補正手段に転送する処理手段とを有する
IC試験装置において、前記ピンエレクトロニクスカー
ド内に、該ピンエレクトロニクスカードのシステムタイ
ミング補正手段に使用されるシステムタイミングを補正
するための固有の補正データ及び前記ピンエレクトロニ
クスカードを特定する識別データが格納された第2の記
憶手段を有し、前記処理手段は、前記第2の記憶手段に
格納された識別データに基づいてピンエレクトロニクス
カードが交換されたか否か判定し、交換された場合にの
み前記固有の補正データを前記第2の記憶手段より第1
の記憶手段に転送するようにしたので、IC試験装置自
身が交換されたピンエレクトロニクスカードを認識する
ことができ、交換した新しいピンエレクトロニクスカー
ドのシステムタイミングを補正する補正データを自動的
に転送することができるため、従来のようにピンエレク
トロニクスカード交換時におけるシステムタイミング補
正に伴うデータの入力操作が不要となり、誤操作の防止
が図れると共に、請求項1に記載の発明に比してシステ
ムタイミング補正に要する時間を更に短縮することがで
きる。
As described above, according to the first aspect of the present invention, a test signal is supplied to a device under test,
A measuring unit for determining whether the device under test is good or not by comparing the output signal from the device under test with expected data; and a system timing correcting unit for correcting the system timing of the measuring unit based on the given correction data. In the IC test apparatus having the pin electronics card configured to include the following, unique correction data for correcting the system timing used for the system timing correction means of the pin electronics card is stored in the pin electronics card. Storage means is provided, and when the pin electronics card is replaced, the system timing of the measuring means is corrected based on the correction data stored in the storage means. Correct It is not necessary to obtain the correction data, it is possible to shorten the time required for system timing correction. According to the second aspect of the present invention, a pin electronics card having a measuring means for judging the quality of a device under test and a system timing correcting means for correcting the system timing of the measuring means based on the given correction data. And first storage means for storing correction data for correcting the system timing, and reading the correction data from the first storage means when the pin electronics card is replaced, and transferring the data to the system timing correction means. And a unique correction data for correcting the system timing used for the system timing correction means of the pin electronics card, and an identification for specifying the pin electronics card. Data is stored A second storage unit, wherein the processing unit determines whether or not the pin electronics card has been replaced based on the identification data stored in the second storage unit, and only when the pin electronics card has been replaced, The correction data is stored in the first storage unit from the second storage unit.
The IC test apparatus itself can recognize the replaced pin electronics card, and automatically transfer the correction data for correcting the system timing of the replaced new pin electronics card. This eliminates the need for a data input operation associated with the system timing correction at the time of replacing the pin electronics card as in the related art, thereby preventing erroneous operations and requiring the system timing correction as compared with the first aspect of the present invention. The time can be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係るIC試験装置の構成
を示すブロック図。
FIG. 1 is a block diagram showing a configuration of an IC test apparatus according to an embodiment of the present invention.

【図2】本発明の実施の形態に係るIC試験装置。FIG. 2 is an IC test apparatus according to an embodiment of the present invention.

【図3】従来のIC試験装置の構成を示すブロック図。FIG. 3 is a block diagram showing a configuration of a conventional IC test apparatus.

【図4】従来のIC試験装置におけるシステムタイミン
グの補正処理の内容を示すフローチャート。
FIG. 4 is a flowchart showing the contents of a system timing correction process in a conventional IC test apparatus.

【符号の説明】[Explanation of symbols]

10 ピンエレクトロニクスカード 14 デバイスボード 16 被測定デバイス 18 インターフェース(I/F(制御回路)) 20 処理装置 22 ハードディスク 24 リードバック回路 100 測定回路(測定手段) 102 システムキャル補正回路(システムタイミン
グ補正手段) 104 メモリ(記憶手段) 200 CPU 202 メモリ 220 補正ファイル
10 Pin Electronics Card 14 Device Board 16 Device Under Test 18 Interface (I / F (Control Circuit)) 20 Processing Unit 22 Hard Disk 24 Readback Circuit 100 Measurement Circuit (Measurement Unit) 102 System Cal Correction Circuit (System Timing Correction Unit) 104 Memory (storage means) 200 CPU 202 Memory 220 Correction file

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 被測定デバイスにテスト信号を供給し、
かつ該被測定デバイスからの出力信号と期待データとの
比較により被測定デバイスの良否を判定する測定手段
と、該測定手段のシステムタイミングを与えられた補正
データに基づいて補正するシステムタイミング補正手段
と含んで構成されるピンエレクトロニクスカードを有す
るIC試験装置において、 前記ピンエレクトロニクスカード内に、該ピンエレクト
ロニクスカードのシステムタイミング補正手段に使用さ
れるシステムタイミングを補正するための固有の補正デ
ータが格納される記憶手段を設けておき、前記ピンエレ
クトロニクスカードの交換時に、前記記憶手段に格納さ
れた補正データに基づいて測定手段のシステムタイミン
グの補正を行うことを特徴とするIC試験装置。
1. A test signal is supplied to a device under test,
A measuring unit for determining whether the device under test is good or not by comparing the output signal from the device under test with expected data; and a system timing correcting unit for correcting the system timing of the measuring unit based on the given correction data. In an IC test apparatus having a pin electronics card configured to include the pin electronics card, unique correction data for correcting a system timing used for a system timing correction unit of the pin electronics card is stored. An IC test apparatus comprising a storage unit, wherein the system timing of the measuring unit is corrected based on the correction data stored in the storage unit when the pin electronics card is replaced.
【請求項2】被測定デバイスにテスト信号を供給し、か
つ該被測定デバイスからの出力信号と期待データとの比
較により被測定デバイスの良否を判定する測定手段と、
該測定手段のシステムタイミングを与えられた補正デー
タに基づいて補正するシステムタイミング補正手段とを
有するピンエレクトロニクスカードと、 前記システムタイミングを補正するための補正データが
格納される第1の記憶手段と、 該ピンエレクトロニクスカードの交換時に前記第1の記
憶手段より補正データを読み出し、前記システムタイミ
ング補正手段に転送する処理手段と、 を有するIC試験装置において、 前記ピンエレクトロニクスカード内に、該ピンエレクト
ロニクスカードのシステムタイミング補正手段に使用さ
れるシステムタイミングを補正するための固有の補正デ
ータ及び前記ピンエレクトロニクスカードを特定する識
別データが格納された第2の記憶手段を有し、 前記処理手段は、前記第2の記憶手段に格納された識別
データに基づいてピンエレクトロニクスカードが交換さ
れたか否か判定し、交換された場合にのみ前記固有の補
正データを前記第2の記憶手段より第1の記憶手段に転
送することを特徴とするIC試験装置。
2. A measuring means for supplying a test signal to a device under test, and judging pass / fail of the device under test by comparing an output signal from the device under test with expected data;
A pin electronics card having system timing correction means for correcting the system timing of the measurement means based on the given correction data; a first storage means for storing correction data for correcting the system timing; Processing means for reading correction data from the first storage means when the pin electronics card is replaced and transferring the correction data to the system timing correction means, wherein the pin electronics card contains A second storage unit storing unique correction data for correcting the system timing used for the system timing correction unit and identification data for specifying the pin electronics card, wherein the processing unit includes the second storage unit; Stored in storage means Determining whether the pin electronics card has been replaced based on the identification data, and transferring the unique correction data from the second storage means to the first storage means only when the pin electronics card has been replaced. IC test equipment.
JP10310262A 1998-10-30 1998-10-30 Ic testing device Pending JP2000137057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10310262A JP2000137057A (en) 1998-10-30 1998-10-30 Ic testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10310262A JP2000137057A (en) 1998-10-30 1998-10-30 Ic testing device

Publications (1)

Publication Number Publication Date
JP2000137057A true JP2000137057A (en) 2000-05-16

Family

ID=18003138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10310262A Pending JP2000137057A (en) 1998-10-30 1998-10-30 Ic testing device

Country Status (1)

Country Link
JP (1) JP2000137057A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015250A1 (en) * 2003-08-06 2005-02-17 Advantest Corporation Test device, correction value management method, and program

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015250A1 (en) * 2003-08-06 2005-02-17 Advantest Corporation Test device, correction value management method, and program
EP1655614A1 (en) * 2003-08-06 2006-05-10 Advantest Corporation Test device, correction value management method, and program
EP1655614A4 (en) * 2003-08-06 2006-08-16 Advantest Corp Test device, correction value management method, and program
JPWO2005015250A1 (en) * 2003-08-06 2007-09-27 株式会社アドバンテスト Test apparatus, correction value management method, and program
US7350123B2 (en) 2003-08-06 2008-03-25 Advantest Corporation Test apparatus, correction value managing method, and computer program
JP4707557B2 (en) * 2003-08-06 2011-06-22 株式会社アドバンテスト Test apparatus, correction value management method, and program

Similar Documents

Publication Publication Date Title
US6479983B1 (en) Semiconductor device testing apparatus having timing hold function
WO2021169260A1 (en) System board card power supply test method, apparatus and device, and storage medium
KR100319733B1 (en) Non-volatile semiconductor memory ic and method of burn-in test of the same
US5884236A (en) Calibration method of IC tester
EP1655614B1 (en) Test apparatus, correction value managing method, and corresponding computer program
US5794007A (en) System and method for programming programmable electronic components using board-level automated test equipment
EP0120446A2 (en) Digital equipment tester
US20070250740A1 (en) System and method for conducting BIST operations
JP2002323993A (en) Single chip microcomputer, testing method therefor and test program
JP2000137057A (en) Ic testing device
US7937511B2 (en) Burning apparatus
JPH09159726A (en) Scan test apparatus
JP2003224400A (en) Method, system, and program for modifying recognized data
JP3628789B2 (en) Automatic calibration system for semiconductor test system
TWI220934B (en) Ate calibration method
JP2956663B2 (en) Test method for semiconductor wafer device
JPH11149377A (en) Image forming device
JP2595263B2 (en) Automatic test pattern creation method
CN117784913A (en) Voltage regulator parameter detection circuit, system, method and device
CN116087754A (en) Method, device, equipment and storage medium for rapidly detecting circuit board
CN117289974A (en) FPGA programming file trusted update loading system and method for DCS controller
JPH1026655A (en) Testing apparatus for lsi
JP2000310666A (en) Test burn-in device and control method in the same
JPS6220579B2 (en)
JPH06186281A (en) Reliability evaluating board and burn-in device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001