JPS6220579B2 - - Google Patents

Info

Publication number
JPS6220579B2
JPS6220579B2 JP57050074A JP5007482A JPS6220579B2 JP S6220579 B2 JPS6220579 B2 JP S6220579B2 JP 57050074 A JP57050074 A JP 57050074A JP 5007482 A JP5007482 A JP 5007482A JP S6220579 B2 JPS6220579 B2 JP S6220579B2
Authority
JP
Japan
Prior art keywords
test program
error
error information
information processing
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57050074A
Other languages
Japanese (ja)
Other versions
JPS58168158A (en
Inventor
Shigeo Mitsubayashi
Mikio Tsuchimochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57050074A priority Critical patent/JPS58168158A/en
Publication of JPS58168158A publication Critical patent/JPS58168158A/en
Publication of JPS6220579B2 publication Critical patent/JPS6220579B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、情報処理装置のテストプログラムの
実行制御方式に関し、特にテストプログラムが作
成された後に装置版数が変更されたときにも、既
存のテストプログラムを用いて装置の試験ができ
るようにしたテストプログラムの実行制御方式に
関する。
[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to an execution control method for a test program of an information processing device, and in particular, the present invention relates to an execution control method for a test program of an information processing device. The present invention relates to a test program execution control method that allows equipment to be tested using a test program.

(2) 技術の背景 情報処理装置を製造し工場から出荷するとき、
所定の品質保証のためテストプログラムにより装
置を動作させ不良点を排除している。このテスト
プログラムは装置の出荷先すなわちユーザにおい
ても装置の正常性を確認するための保守プログラ
ムとして使用されている。
(2) Technology background When manufacturing information processing equipment and shipping it from the factory,
To ensure quality, the equipment is operated using a test program to eliminate defects. This test program is also used as a maintenance program by the destination of the device, that is, by the user, to confirm the normality of the device.

ところが、装置に部分的にでも改造を加えたと
き、すなわち装置版数を変更したときには装置版
数とテストプログラムの版数とが一致せず、テス
トプログラムの実行によつてエラーを検出したと
きにも、装置障害によるエラーか版数相違による
エラーなのかの区別がつかないことが多い。ま
た、ある情報処理装置に関し全てのユーザにおい
て同時に同一版数のものが出荷されていることは
少なく、ほとんどの場合ユーザ毎に装置板数が異
なつている。
However, when even a partial modification is made to the device, that is, when the device version is changed, the device version and the test program version do not match, and an error is detected when the test program is executed. In many cases, it is difficult to distinguish between errors caused by device failures and errors caused by version differences. Further, it is rare that the same version of a certain information processing device is shipped to all users at the same time, and in most cases, the number of device boards differs for each user.

(3) 従来技術と問題点 従来、テストプログラムが格納されている媒体
に、装置版数の相異によるエラーが出力されない
ように、いわゆるパツチ等の処理により該テスト
プログラムの部分的変更を個々のユーザー側にお
いて行なうか、あるいは、各ハード版数ごとにテ
ストプログラムを作り、各々のハードウエアの版
数に対応するテストプログラムを用いてハードウ
エアのテストを行なつていた。
(3) Prior art and problems Conventionally, in order to prevent errors caused by differences in device versions from being output to the medium in which the test program is stored, partial changes to the test program have been made individually using a process such as patching. Either this was done on the user's side, or a test program was created for each hardware version, and the hardware was tested using the test program corresponding to each hardware version.

しかしながら、これらの従来形において、前者
の方法はハードウエアの改造があるたびに媒体上
に記憶されたプログラムにパツチをかける必要が
あるとともに、パツチによる修正は部分的修正の
みが可能であるため、ハードウエアの改造に完全
に対応することができず、またユーザー側におい
て多くの手間を要するという不都合があつた。ま
た、後者の方法においては、各ハードウエアの版
数ごとにテストプログラムを作成して保存しなけ
ればならず、テストプログラムの種類がきわめて
多くなりかつ、各テストプログラムの管理が複雑
になるという不都合があつた。
However, in these conventional methods, the former method requires patching the program stored on the medium every time there is a hardware modification, and patching allows only partial modification. This method has the disadvantage of not being able to completely adapt to hardware modifications and requiring a lot of effort on the part of the user. In addition, in the latter method, test programs must be created and saved for each hardware version, resulting in an extremely large number of test program types and the inconvenience of complicating the management of each test program. It was hot.

(4) 発明の目的 本発明の目的は、前述の従来形における問題点
に鑑み、テストプログラムの実行制御方式におい
て、試験対象情報処理装置が正常な場合に所定の
プログラムを実行してエラー情報を記憶しておく
という構想に基き、既存のテストプログラムを用
いてもハードウエアの版数を意識することなく該
テストプログラムを実行してハードウエアの試験
を行うことができるようにすることにある。
(4) Purpose of the Invention In view of the problems with the conventional type described above, the purpose of the present invention is to provide a test program execution control method that executes a predetermined program and collects error information when the information processing device under test is normal. Based on the idea of storing the existing test program, it is possible to execute the test program and test the hardware even if the existing test program is used without being aware of the version number of the hardware.

(5) 発明の構成 そしてこの目的は本発明によれば、情報処理装
置の試験および保守に用いるテストプログラムの
実行制御方式において、テストプログラムの実行
モードとして、エラー情報収集モードおよびエラ
ー情報比較モードを設け、情報処理装置がエラー
情報収集モードでテストプログラムを実行したと
きのエラー情報を予め記憶しておき、エラー情報
比較モードでテストプログラムを実行したときの
エラー情報と前記エラー情報収集モードで実行し
たときに記憶しておいたエラー情報とを比較し、
一致するか否かにより試験対象情報処理装置が正
常であるか否かを判断することを特徴とするテス
トプログラムの実行制御方式を提供することによ
つて達成される。
(5) Structure of the Invention According to the present invention, an error information collection mode and an error information comparison mode are provided as test program execution modes in a test program execution control method used for testing and maintenance of an information processing device. The information processing device stores in advance error information when the test program is executed in the error information collection mode, and stores error information when the test program is executed in the error information comparison mode and the error information when the test program is executed in the error information collection mode. Compare the error information with the error information you have previously memorized.
This is achieved by providing a test program execution control method characterized in that it is determined whether or not the information processing device under test is normal based on whether or not they match.

(6) 発明の実施例 以下、図面を用いて本発明の実施例を説明す
る。第1図は、本発明の1実施例に係る方式を実
施するための装置の1例を示す。同図において、
1は被試験情報処理装置、2は主記憶装置、3は
サービスプロセサ、4は例えばフロツピデイスク
装置のような補助記憶装置、5はラインプリン
タ、6はデイスプレイ装置、7は操作卓である。
また、サービスプロセサ3は、エラーコード設定
用レジスタ8、モード設定用レジスタ9、比較器
10、表示制御部11、ゲート12およびエラー
データメモリ13を具備する。
(6) Embodiments of the invention Examples of the invention will be described below with reference to the drawings. FIG. 1 shows an example of an apparatus for implementing a scheme according to an embodiment of the invention. In the same figure,
1 is an information processing device under test, 2 is a main storage device, 3 is a service processor, 4 is an auxiliary storage device such as a floppy disk device, 5 is a line printer, 6 is a display device, and 7 is an operation console.
The service processor 3 also includes an error code setting register 8, a mode setting register 9, a comparator 10, a display control section 11, a gate 12, and an error data memory 13.

上述の情報処理システムの動作を第2図を参照
して説明する。本発明においては、情報処理装置
の試験等をエラー情報収集モードおよびエラー情
報比較モードの2つのモードに分けて行なう。す
なわち、第1図の情報処理装置において、例えば
操作卓7からの指令によりモード設定用レジスタ
9にエラー情報収集モードである旨の情報をセツ
トし、かつ補助記憶装置4からラービスプロセサ
3を介して主記憶装置2にテストプログラムをロ
ードする。これにより、被試験情報処理装置1は
該テストプログラムを実行する。該テストプログ
ラムの実行の結果何らかのエラーが発生すると該
エラーの種類等を示すエラーコードがエラーコー
ド設定用レジスタ8にセツトされる。サービスプ
ロセサ3は該レジスタ8にエラーコードがセツト
されたことによつてエラーが発生したことを知る
とモードレジスタ9の内容を判断し、エラー情報
収集モードの場合はエラーコード設定用レジスタ
8の内容等をエラー情報として補助記憶装置4内
にテストプログラムと対応させて格納する。エラ
ー収集モードの場合はエラーコード設定用レジス
タ9からのゲート信号によりゲート12が開か
れ、エラーコード設定用レジスタ8の内容が補助
記憶装置4に送られるとともに、表示制御部11
に入力されラインプリンタ5またはデイスプレイ
装置6でエラー情報の表示が行なわれる。このよ
うにして、所定のテストプログラムのすべてのテ
スト項目についてテストの実行が行なわれること
によりエラー情報の収集が終了する。なお、エラ
ー情報収集モードは被試験情報処理装置がハード
版数の相違によるエラーのみを発生する状態であ
ることを別な手段で確認した後に行なわれる。
The operation of the above information processing system will be explained with reference to FIG. In the present invention, testing of an information processing device is performed in two modes: an error information collection mode and an error information comparison mode. That is, in the information processing apparatus shown in FIG. 1, for example, information indicating that the error information collection mode is set in the mode setting register 9 is set in response to a command from the operation console 7, and information is set in the error information collection mode from the auxiliary storage device 4 via the error information processor 3. The test program is loaded into the main storage device 2. Thereby, the information processing device under test 1 executes the test program. When an error occurs as a result of executing the test program, an error code indicating the type of error is set in the error code setting register 8. When the service processor 3 learns that an error has occurred due to the error code being set in the register 8, it determines the contents of the mode register 9, and if it is in the error information collection mode, the contents of the error code setting register 8. etc. are stored as error information in the auxiliary storage device 4 in correspondence with the test program. In the error collection mode, the gate 12 is opened by a gate signal from the error code setting register 9, and the contents of the error code setting register 8 are sent to the auxiliary storage device 4, and the display control unit 11
The error information is input to the line printer 5 or display device 6 and displayed. In this way, the collection of error information is completed by testing all the test items of the predetermined test program. Note that the error information collection mode is performed after confirming by another means that the information processing device under test is in a state where only errors due to differences in hardware versions occur.

次に、被試験情報処理装置1の保守時等におい
ては、操作卓7からの指令等によりモード設定用
レジスタ9にエラー情報比較モードである旨の情
報をセツトし、補助記憶4から主記憶装置2およ
びエラーデータメモリ13にそれぞれテストプロ
グラムおよび該テストプログラムに対応するエラ
ー情報を読み出す。この状態で被試験情報処理装
置1は該テストプログラムを実行し、何らかのエ
ラーが発生するとエラーコードレジスタ8にエラ
ーコードをセツトする。サービスプロセサ3にお
いてはモード設定用レジスタ9からの制御信号に
より比較部10が起動されており、エラーコード
レジスタ8にエラーコードがセツトされると該エ
ラーコードはエラーデータメモリ13に格納され
ているエラーコードと比較される。この比較の結
果、両者のエラーコードが一致すればエラーとは
せず、一致しないときはエラーとして表示制御部
11を介してエラー情報の表示を行なう。
Next, during maintenance of the information processing device under test 1, information indicating that the error information comparison mode is set is set in the mode setting register 9 by a command from the operation console 7, and the information is transferred from the auxiliary memory 4 to the main memory. A test program and error information corresponding to the test program are read into 2 and error data memory 13, respectively. In this state, the information processing device under test 1 executes the test program and sets an error code in the error code register 8 if any error occurs. In the service processor 3, a comparison unit 10 is activated by a control signal from a mode setting register 9, and when an error code is set in the error code register 8, the error code is compared to the error stored in the error data memory 13. compared to the code. As a result of this comparison, if the two error codes match, it is not determined as an error, but if they do not match, it is determined as an error and error information is displayed via the display control unit 11.

(7) 発明の効果 このように本発明によれば、既存のテストプロ
グラムを修正することなくまたハードウエアの版
数を意識することなくハードウエアのテストを行
なうことができ、テストプログラムをハードウエ
ア版数の変更のたびに作成する必要がなくなるの
でテストプログラムの作成工数が大幅に削減され
るとともに、多種類のテストプログラムをユーザ
等に提供することによる混乱を防止することがで
きる。
(7) Effects of the Invention As described above, according to the present invention, it is possible to perform hardware testing without modifying an existing test program and without being aware of the hardware version. Since it is no longer necessary to create a test program every time the version number changes, the number of man-hours required to create a test program can be significantly reduced, and confusion caused by providing multiple types of test programs to users can be prevented.

また、本発明によればハード版数の相違による
エラーを出力しないで、発生したエラーがハード
ウエアの障害等によるエラーかあるいは版数の相
異によるエラーかを個々のエラーごとに調査する
必要がなく、ハードウエアの診断を迅速かつ適確
に行なうことができる。
Further, according to the present invention, it is not necessary to output errors due to differences in hardware versions, but to investigate for each individual error whether the error that has occurred is due to a hardware failure or the like or an error due to a difference in versions. Therefore, hardware diagnosis can be performed quickly and accurately.

さらに、ハードウエアの改造等が頻繁に行なわ
れても、補助記憶装置に記憶されているエラー情
報をクリアして再度エラー情報収集モードからテ
ストプログラムを実行することにより、テストプ
ログラムを修正する必要がなくかつオペレーシヨ
ンマニユアル等をたびたび改版する必要がない。
Furthermore, even if hardware is frequently modified, it is necessary to correct the test program by clearing the error information stored in the auxiliary storage and running the test program again from error information collection mode. There is no need to frequently revise the operation manual, etc.

すなわち、本発明によれば、既存のテストプロ
グラムを用いてもハードウエアの版数を意識する
ことなくハードウエアの試験を迅速適確に行なう
ことができる。
That is, according to the present invention, it is possible to quickly and accurately test hardware using an existing test program without being concerned about the version number of the hardware.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の方式を実施するための情報
処理装置の1例を示すブロツク回路図、そして、
第2図は、第1図の装置の動作を示すフローチヤ
ートである。 1…被試験情報処理装置、2…主記憶装置、3
…サービスプロセサ、4…補助記憶装置、5…ラ
インプリンタ、6…デイスプレイ装置、7…操作
卓、8…エラーコード設定用レジスタ、9…モー
ド設定用レジスタ、10…比較部、11…表示制
御部、12…ゲート、13…エラーデータメモ
リ。
FIG. 1 is a block circuit diagram showing an example of an information processing device for implementing the method of the present invention, and
FIG. 2 is a flowchart showing the operation of the apparatus of FIG. 1... Information processing device under test, 2... Main storage device, 3
...Service processor, 4...Auxiliary storage device, 5...Line printer, 6...Display device, 7...Operation console, 8...Error code setting register, 9...Mode setting register, 10...Comparison section, 11...Display control section , 12...gate, 13...error data memory.

Claims (1)

【特許請求の範囲】[Claims] 1 情報処理装置の試験および保守に用いるテス
トプログラムの実行制御方式において、テストプ
ログラムの実行モードとして、エラー情報収集モ
ードおよびエラー情報比較モードを設け、情報処
理装置がエラー情報収集モードでテストプログラ
ムを実行したときのエラー情報を予め記憶してお
き、エラー情報比較モードでテストプログラムを
実行したときのエラー情報と前記エラー情報収集
モードで実行したときに記憶しておいたエラー情
報とを比較し、一致するか否かにより試験対象情
報処理装置が正常であるか否かを判断することを
特徴とするテストプログラムの実行制御方式。
1. In a test program execution control method used for testing and maintenance of information processing equipment, an error information collection mode and an error information comparison mode are provided as test program execution modes, and the information processing equipment executes the test program in the error information collection mode. The error information when the test program is executed in the error information comparison mode is memorized in advance, and the error information when executed in the error information collection mode is compared with the error information stored when the test program is executed in the error information collection mode. 1. A method for controlling execution of a test program, characterized in that it is determined whether or not an information processing device under test is normal based on whether or not the information processing device under test is normal.
JP57050074A 1982-03-30 1982-03-30 Execution control system of test program Granted JPS58168158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57050074A JPS58168158A (en) 1982-03-30 1982-03-30 Execution control system of test program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57050074A JPS58168158A (en) 1982-03-30 1982-03-30 Execution control system of test program

Publications (2)

Publication Number Publication Date
JPS58168158A JPS58168158A (en) 1983-10-04
JPS6220579B2 true JPS6220579B2 (en) 1987-05-07

Family

ID=12848850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57050074A Granted JPS58168158A (en) 1982-03-30 1982-03-30 Execution control system of test program

Country Status (1)

Country Link
JP (1) JPS58168158A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279539A (en) * 1985-10-03 1987-04-11 Mitsubishi Electric Corp Program debugging device
US5021997A (en) * 1986-09-29 1991-06-04 At&T Bell Laboratories Test automation system

Also Published As

Publication number Publication date
JPS58168158A (en) 1983-10-04

Similar Documents

Publication Publication Date Title
US4127768A (en) Data processing system self-test enabling technique
JPS63277982A (en) Trouble specifying method and normal-operation maintaining method of detachable type electronic type subassembly and circuit assembly
EP0530863A2 (en) Method of starting up a subsystem in a distributed processing system
JPH0526214B2 (en)
JPS6220579B2 (en)
US5463637A (en) Apparatus and method for testing a buffer memory device which checks whether data is valid or invalid
JPH01155452A (en) System for confirming connection of data processing system
JPS62159243A (en) Automatic test device for electronic computer
DE19534155C1 (en) Microprocessor system circuitry testing method
JPS5849900B2 (en) Diagnosis method during IPL
JPH10177503A (en) Device diagnostic control system
JPS6013494B2 (en) Self-diagnosis method
JPH0235341B2 (en)
GB2262368A (en) Generating databases.
JPH06332744A (en) Testing method for information processor
JPH09325900A (en) Program-execution trace device
JPS6227421B2 (en)
JPS629937B2 (en)
JPH0279271A (en) Fault processing system for magnetic disk device
JPS6220040A (en) File updating system
JPS62224833A (en) Suitability inspecting system of data form
JPH0619631A (en) Initialization system for storage device
JPH04338851A (en) Test system for output private control part
JPH07168738A (en) Program inspecting device
JPH06110797A (en) Information processor