JPH06186281A - Reliability evaluating board and burn-in device - Google Patents

Reliability evaluating board and burn-in device

Info

Publication number
JPH06186281A
JPH06186281A JP4337098A JP33709892A JPH06186281A JP H06186281 A JPH06186281 A JP H06186281A JP 4337098 A JP4337098 A JP 4337098A JP 33709892 A JP33709892 A JP 33709892A JP H06186281 A JPH06186281 A JP H06186281A
Authority
JP
Japan
Prior art keywords
burn
evaluation board
test
board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4337098A
Other languages
Japanese (ja)
Inventor
Yukiharu Uraoka
行治 浦岡
Kazuhiro Obuse
和宏 小伏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4337098A priority Critical patent/JPH06186281A/en
Publication of JPH06186281A publication Critical patent/JPH06186281A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To execute a burn-in test in which data of high reliability is obtained. CONSTITUTION:When an evaluating board 100 is initially used, testing conditions (temperature, frequency of a stress signal, a power source voltage, etc.) to be stored are input from an external apparatus to a memory module 101. From next time, pieces of information stored in the module 101 are read and sent to a controller of a burn-in device, thereby setting suitable testing conditions without hands. Further, if a historical time is written each time the board 100 is used, its life can be grasped to prevent an erroneous use of a deteriorated evaluating board 100.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体集積回路の信
頼性を評価するために実施するバーンイン試験に用いる
信頼性評価用ボードおよびバーンイン装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reliability evaluation board and a burn-in device used in a burn-in test carried out to evaluate the reliability of a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】まず、バーンイン試験について、簡単に
説明する。バーンイン試験は、LSIチップを高温で動
作させる試験であり、大きく2つの目的がある。1つの
目的は、出荷する際、24時間程度の短時間で信頼性の
低いサンプルをスクリーニングして取り除くことであ
り、もう1つの目的は、1000時間以上の試験で、製
品本来の寿命を評価することである。いずれの場合も、
過酷な条件をチップに与えるものである。
2. Description of the Related Art First, a burn-in test will be briefly described. The burn-in test is a test for operating an LSI chip at high temperature, and has two main purposes. One purpose is to screen and remove unreliable samples in a short time of about 24 hours at the time of shipping, and another purpose is to evaluate the original life of the product by a test of 1000 hours or more. That is. In either case,
It gives the chip severe conditions.

【0003】この試験は、複数のLSIチップの評価試
料を信頼性評価用ボード(バーンインボードともいう)
の上に並べた状態で、バーンイン装置に入れ、バーンイ
ン装置で作られた信号をLSIチップに入力して、動作
させるものである。
In this test, a plurality of LSI chip evaluation samples are used as a reliability evaluation board (also called a burn-in board).
It is placed in a burn-in device in a state of being lined up on the above, and a signal produced by the burn-in device is input to the LSI chip to operate.

【0004】[0004]

【発明が解決しようとする課題】ところが、LSIチッ
プは当然劣化するが、そればかりでなく評価用ボードも
劣化する。本来、評価用ボードは劣化してはいけない
が、当然、高温,高電圧中にさらされるために接触不良
等の劣化を起こす。しかしながら従来、バーンイン試験
に使用する評価用ボードは、LSIチップを搭載して、
電気的ストレス信号を印加する機能しかもたず、またバ
ーンイン装置も、評価用ボードに関する情報、例えば使
用履歴などに関する管理が全くされてなかった。こうな
ると、バーンイン装置側からみると、LSIチップが不
良なのか、評価用ボードが不良なのか判別がつかなくな
り誤ったデータを採ることになる。
However, the LSI chip naturally deteriorates, but not only the evaluation board also deteriorates. Originally, the evaluation board should not be deteriorated, but naturally it is deteriorated such as a contact failure because it is exposed to high temperature and high voltage. However, conventionally, an evaluation board used for a burn-in test has an LSI chip mounted,
The burn-in device has only the function of applying an electrical stress signal, and the burn-in device is not managed at all regarding the evaluation board, such as the usage history. If this happens, it will be difficult for the burn-in device side to determine whether the LSI chip is defective or the evaluation board is defective, and erroneous data will be taken.

【0005】この発明の目的は、上記問題に鑑み、信頼
性の高いデータが得られるバーンイン試験の実施を可能
にする信頼性評価用ボードおよびバーンイン装置を提供
することである。
In view of the above problems, an object of the present invention is to provide a reliability evaluation board and a burn-in device which enable a burn-in test to be performed in which highly reliable data can be obtained.

【0006】[0006]

【課題を解決するための手段】請求項1記載の信頼性評
価用ボードは、試験情報を記憶する集積回路と、この集
積回路へ試験情報を入出力する情報入出力部とを設けた
ことを特徴とする。請求項2記載のバーンイン装置は、
請求項1記載の信頼性評価用ボードの情報入出力部に接
続し、信頼性評価用ボードの集積回路の試験情報を読み
出す機構と集積回路へ試験情報を書き込む機構と試験情
報を判断する機構とを設けたことを特徴とする。
A reliability evaluation board according to claim 1 is provided with an integrated circuit for storing test information and an information input / output unit for inputting / outputting test information to / from the integrated circuit. Characterize. The burn-in device according to claim 2,
A mechanism for connecting to the information input / output unit of the reliability evaluation board according to claim 1 for reading test information of the integrated circuit of the reliability evaluation board, a mechanism for writing the test information to the integrated circuit, and a mechanism for judging the test information. Is provided.

【0007】[0007]

【作用】この発明の信頼性評価用ボードは、試験情報を
記憶する集積回路と、この集積回路へ試験情報を入出力
する情報入出力部とを設けてあり、この情報入出力部に
この発明のバーンイン装置を接続し、信頼性評価用ボー
ドの集積回路に試験情報の読み出し,書き込みおよび試
験情報の判断を行うようになっている。試験情報として
試験時間の履歴を信頼性評価用ボードの集積回路に記憶
させておけば、信頼性評価用ボードがバーンイン装置に
装着された時点で、寿命を過ぎた履歴時間の長い信頼性
評価用ボードは試験の開始または継続が不可能と判断さ
れる。このため、劣化した信頼性評価用ボードの使用を
防止でき、信頼性の高いデータを得ることができる。ま
た、試験情報として、温度,ストレス信号の周波数,電
源電圧などの適性な試験条件を信頼性評価用ボードの集
積回路に一度記憶させておけば、バーンイン装置に装着
された時点で適性な試験条件が読み出され、試験条件の
設定に誤りがなく効率のよい正確な試験を行うことがで
きる。
The reliability evaluation board of the present invention is provided with an integrated circuit for storing test information and an information input / output section for inputting / outputting test information to / from the integrated circuit. The burn-in device is connected to the integrated circuit of the reliability evaluation board to read and write the test information and judge the test information. If the history of the test time is stored in the integrated circuit of the reliability evaluation board as the test information, the reliability evaluation board has a long life time and has a long history time when the reliability evaluation board is mounted on the burn-in device. The board is determined to be unable to start or continue testing. Therefore, it is possible to prevent the use of the deteriorated reliability evaluation board and obtain highly reliable data. Also, as test information, if suitable test conditions such as temperature, frequency of stress signal, and power supply voltage are stored in the integrated circuit of the reliability evaluation board once, the test conditions suitable when mounted on the burn-in device are stored. Is read, and there is no error in the setting of test conditions, and an efficient and accurate test can be performed.

【0008】[0008]

【実施例】以下に、この発明の実施例を説明する。 〔第1の実施例〕図1はこの発明の一実施例の信頼性評
価用ボードを示すものである。図1において、100は
信頼性評価用ボード(以下単に「評価用ボード」とい
う)、101は不揮発性記憶素子を有する集積回路およ
び同集積回路への入出力電極を収めたメモリーモジュー
ル、102はメモリーモジュール101の入出力電極に
接続するメモリーモジュールコネクタ(情報入出力
部)、103は評価試料104にストレス信号を入力す
るためのコネクタである。
Embodiments of the present invention will be described below. [First Embodiment] FIG. 1 shows a reliability evaluation board according to an embodiment of the present invention. In FIG. 1, 100 is a reliability evaluation board (hereinafter simply referred to as “evaluation board”), 101 is a memory module containing an integrated circuit having a nonvolatile memory element and input / output electrodes to the integrated circuit, and 102 is a memory. A memory module connector (information input / output unit) connected to the input / output electrodes of the module 101, and 103 is a connector for inputting a stress signal to the evaluation sample 104.

【0009】以上のようにして構成される評価用ボード
について、以下図1を用いてその動作を説明する。まず
初めてこの評価用ボード100を使用する際には、外部
機器からメモリーモジュール101に対して記憶させる
べき試験条件を入力する。記憶させるべき試験条件とし
ては、温度,ストレス信号の周波数,電源電圧などであ
る。
The operation of the evaluation board configured as described above will be described below with reference to FIG. First, when the evaluation board 100 is used for the first time, a test condition to be stored in the memory module 101 is input from an external device. The test conditions to be stored are temperature, frequency of stress signal, power supply voltage and the like.

【0010】次回よりは、メモリーモジュール101に
記憶された情報を読みだし、バーンイン装置の制御部に
送り込むことで、人手を介さず適正な試験条件を設定す
ることができる。さらに、評価用ボード100を使用す
る度に、履歴時間を書き込んでおけば、寿命を把握する
ことができ、劣化した評価用ボード100を誤って使用
するのを防止できる。
From the next time onward, the information stored in the memory module 101 is read out and sent to the control section of the burn-in device, so that appropriate test conditions can be set without human intervention. Further, by writing the history time each time the evaluation board 100 is used, the life can be grasped and the deteriorated evaluation board 100 can be prevented from being used by mistake.

【0011】以上のようにして、設定条件の誤りや、不
良ボードを使うことによるデータの誤差が抑えられ、効
率よく信頼性の高いデータが得られるバーンイン試験を
実施することができる。さらに、メモリーモジュール1
01中に記憶素子だけでなく、マイクロプロセッサーを
組み込むことにより、単に情報を記憶させるだけでな
く、より高度な対応をさせることができる。例えば、評
価用ボード100に搭載された評価試料104の数や消
費電力に合わせたストレス信号を計算させることもでき
る。
As described above, it is possible to carry out the burn-in test in which the error of the setting condition and the error of the data due to the use of the defective board are suppressed and the highly reliable data can be obtained efficiently. Furthermore, memory module 1
By incorporating not only a storage element but also a microprocessor in 01, not only information can be stored, but also a higher degree of correspondence can be achieved. For example, it is possible to calculate the stress signal according to the number of the evaluation samples 104 mounted on the evaluation board 100 and the power consumption.

【0012】なお、メモリーモジュール101およびメ
モリーモジュールコネクタ102のうち少なくとも一方
が評価用ボード100から脱着可能としている。脱着可
能とすることにより、評価用ボード100は高温,高電
圧にさらされて劣化するが、メモリーモジュール101
およびメモリーモジュールコネクタ102は劣化しない
ため、評価用ボード100を廃棄しても、脱着部分を再
度使用することが可能となる。また、評価用ボード10
0を再生させるために加工する場合にも便利である。
At least one of the memory module 101 and the memory module connector 102 is detachable from the evaluation board 100. By making it removable, the evaluation board 100 is exposed to high temperature and high voltage and deteriorates.
Since the memory module connector 102 does not deteriorate, the detached portion can be reused even if the evaluation board 100 is discarded. Also, the evaluation board 10
It is also convenient when processing to reproduce 0.

【0013】〔第2の実施例〕次に、第2の実施例につ
いて図面を参照しながら説明する。図2はこの発明の一
実施例のバーンイン装置の構成ダイアグラム図である。
図2において、200は第1の実施例に示した評価用ボ
ード100のメモリーモジュールコネクタ102(図1
参照)に接続する記憶回路情報入出力機構、201はバ
ーンイン装置の各部を統括的に制御するマイクロコンピ
ュータにより構成された中央制御装置、203は中央制
御装置201へのデータ入力用キーボード、204は中
央制御装置201の標準出力ディスプレイであるCR
T、202は中央制御装置202と他の各制御系との情
報の入出力を制御するインターフェース回路、205は
時間を管理する時間制御系、206は温度制御系、20
7はストレス信号の制御系、208は電源電圧制御系で
ある。
[Second Embodiment] Next, a second embodiment will be described with reference to the drawings. FIG. 2 is a configuration diagram of a burn-in system according to an embodiment of the present invention.
In FIG. 2, 200 is the memory module connector 102 (see FIG. 1) of the evaluation board 100 shown in the first embodiment.
(Refer to FIG. 4), a memory circuit information input / output mechanism, 201 is a central control unit composed of a microcomputer that controls each part of the burn-in device, 203 is a data input keyboard to the central control unit 201, and 204 is a central part. CR which is the standard output display of the control unit 201
T, 202 is an interface circuit for controlling input / output of information between the central controller 202 and each of the other control systems, 205 is a time control system for managing time, 206 is a temperature control system, 20
Reference numeral 7 is a stress signal control system, and 208 is a power supply voltage control system.

【0014】各制御系205〜208および記憶回路情
報入出力機構200にそれぞれ必要なハードウエアが接
続されてバーンイン装置を構成する。このバーンイン装
置に第1の実施例に示した評価用ボード100を設置す
る。記憶回路情報入出力機構200により、評価用ボー
ド100と中央制御装置201が電気的に接続される。
評価用ボード100に備えられたメモリーモジュール1
01(図1参照)の集積回路に記憶された情報を読み出
して中央制御装置201に格納する。中央制御装置20
1は各々の情報を各制御系に転送する。特に、評価用ボ
ード100の使用履歴時間については、厳重に管理し、
寿命を過ぎた評価用ボード100は試験の開始、継続が
できないように制御を行う。
The required hardware is connected to each of the control systems 205 to 208 and the storage circuit information input / output mechanism 200 to form a burn-in device. The evaluation board 100 shown in the first embodiment is installed in this burn-in device. The evaluation board 100 and the central controller 201 are electrically connected by the memory circuit information input / output mechanism 200.
Memory module 1 provided on the evaluation board 100
The information stored in the integrated circuit 01 (see FIG. 1) is read and stored in the central controller 201. Central controller 20
1 transfers each information to each control system. Especially, the usage history time of the evaluation board 100 is strictly managed,
The evaluation board 100, which has reached the end of its life, is controlled so that the test cannot be started or continued.

【0015】以上のように、第1の実施例の評価用ボー
ド100を用いて、試験情報として試験時間の履歴を評
価用ボード100の集積回路に記憶させておけば、評価
用ボード100がバーンイン装置に装着された時点で、
寿命を過ぎた履歴時間の長い評価用ボード100は試験
の開始または継続が不可能と判断される。このため、劣
化した評価用ボード100の使用を防止でき、信頼性の
高いデータを得ることができる。また、試験情報とし
て、温度,ストレス信号の周波数,電源電圧などの適性
な試験条件を評価用ボード100の集積回路に一度記憶
させておけば、バーンイン装置に装着された時点で適性
な試験条件が読み出され、人手を介すことなく、試験条
件の設定に誤りがなく効率のよい正確な試験を行うこと
ができる。
As described above, by using the evaluation board 100 of the first embodiment and storing the history of the test time as the test information in the integrated circuit of the evaluation board 100, the evaluation board 100 is burned in. When installed in the device,
It is determined that the evaluation board 100 having a long life time and having a long history time cannot start or continue the test. Therefore, the deteriorated evaluation board 100 can be prevented from being used, and highly reliable data can be obtained. Further, as the test information, if suitable test conditions such as temperature, frequency of stress signal, and power supply voltage are stored in the integrated circuit of the evaluation board 100 once, the test conditions suitable at the time of being attached to the burn-in device will be obtained. It is possible to carry out accurate and efficient reading without any error in the setting of the test conditions without being read.

【0016】[0016]

【発明の効果】この発明の信頼性評価用ボードは、試験
情報を記憶する集積回路と、この集積回路へ試験情報を
入出力する情報入出力部とを設けてあり、この情報入出
力部にこの発明のバーンイン装置を接続し、信頼性評価
用ボードの集積回路に試験情報の読み出し,書き込みお
よび試験情報の判断を行うようになっている。試験情報
として試験時間の履歴を信頼性評価用ボードの集積回路
に記憶させておけば、信頼性評価用ボードがバーンイン
装置に装着された時点で、寿命を過ぎた履歴時間の長い
信頼性評価用ボードは試験の開始または継続が不可能と
判断される。このため、劣化した信頼性評価用ボードの
使用を防止でき、信頼性の高いデータを得ることができ
る。また、試験情報として、温度,ストレス信号の周波
数,電源電圧などの適性な試験条件を信頼性評価用ボー
ドの集積回路に一度記憶させておけば、バーンイン装置
に装着された時点で適性な試験条件が読み出され、試験
条件の設定に誤りがなく効率のよい正確な試験を行うこ
とができる。
The reliability evaluation board of the present invention is provided with an integrated circuit for storing test information and an information input / output section for inputting / outputting test information to / from this integrated circuit. By connecting the burn-in device of the present invention, the test information is read and written and the test information is judged in the integrated circuit of the reliability evaluation board. If the history of the test time is stored in the integrated circuit of the reliability evaluation board as the test information, the reliability evaluation board has a long life time and has a long history time when the reliability evaluation board is mounted on the burn-in device. The board is determined to be unable to start or continue testing. Therefore, it is possible to prevent the use of the deteriorated reliability evaluation board and obtain highly reliable data. In addition, if appropriate test conditions such as temperature, frequency of stress signal, and power supply voltage are stored in the integrated circuit of the reliability evaluation board as test information once, the test conditions that are suitable at the time of being mounted on the burn-in device can be obtained. Is read, and there is no error in the setting of test conditions, and an efficient and accurate test can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例の信頼性評価用ボード
の構成図。
FIG. 1 is a configuration diagram of a reliability evaluation board according to a first embodiment of the present invention.

【図2】この発明の第2の実施例のバーンイン装置の構
成ダイアグラム図。
FIG. 2 is a configuration diagram of a burn-in device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100 評価用ボード 101 メモリーモジュール 102 メモリーモジュールコネクタ(情報入出力
部) 103 信号入力用コネクタ 104 評価試料 200 記憶回路情報入出力機構 201 中央制御装置 202 インターフェース回路 203 キーボード 204 CRT 205 時間制御系 206 温度制御系 207 ストレス信号制御系 208 電源電圧制御系
100 Evaluation Board 101 Memory Module 102 Memory Module Connector (Information Input / Output Section) 103 Signal Input Connector 104 Evaluation Sample 200 Storage Circuit Information Input / Output Mechanism 201 Central Control Unit 202 Interface Circuit 203 Keyboard 204 CRT 205 Time Control System 206 Temperature Control System 207 Stress signal control system 208 Power supply voltage control system

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 D 7377−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/66 D 7377-4M

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 バーンイン試験に用いる信頼性評価用ボ
ードであって、 試験情報を記憶する集積回路と、この集積回路へ試験情
報を入出力する情報入出力部とを設けたことを特徴とす
る信頼性評価用ボード。
1. A reliability evaluation board used in a burn-in test, comprising: an integrated circuit for storing test information; and an information input / output unit for inputting / outputting test information to / from the integrated circuit. Reliability evaluation board.
【請求項2】 請求項1記載の信頼性評価用ボードの情
報入出力部に接続し、前記信頼性評価用ボードの集積回
路の試験情報を読み出す機構と前記集積回路へ試験情報
を書き込む機構と試験情報を判断する機構とを設けたこ
とを特徴とするバーンイン装置。
2. A mechanism for connecting to the information input / output unit of the reliability evaluation board according to claim 1, for reading test information of an integrated circuit of the reliability evaluation board, and a mechanism for writing test information to the integrated circuit. A burn-in device having a mechanism for judging test information.
JP4337098A 1992-12-17 1992-12-17 Reliability evaluating board and burn-in device Pending JPH06186281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4337098A JPH06186281A (en) 1992-12-17 1992-12-17 Reliability evaluating board and burn-in device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4337098A JPH06186281A (en) 1992-12-17 1992-12-17 Reliability evaluating board and burn-in device

Publications (1)

Publication Number Publication Date
JPH06186281A true JPH06186281A (en) 1994-07-08

Family

ID=18305421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4337098A Pending JPH06186281A (en) 1992-12-17 1992-12-17 Reliability evaluating board and burn-in device

Country Status (1)

Country Link
JP (1) JPH06186281A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419963A (en) * 2004-11-05 2006-05-10 Lear Corp Recyclable electric junction box
CN116361094A (en) * 2023-04-03 2023-06-30 上海季丰电子股份有限公司 Method and device for automatically recording service time of burn-in board and electronic equipment
CN116361094B (en) * 2023-04-03 2024-04-26 上海季丰电子股份有限公司 Method and device for automatically recording service time of burn-in board and electronic equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419963A (en) * 2004-11-05 2006-05-10 Lear Corp Recyclable electric junction box
US7107183B2 (en) 2004-11-05 2006-09-12 Lear Corporation Recyclable electric junction box applicable to automotive vehicles
GB2419963B (en) * 2004-11-05 2007-01-17 Lear Corp Recyclable electric junction box applicable to automotive vehicles
CN116361094A (en) * 2023-04-03 2023-06-30 上海季丰电子股份有限公司 Method and device for automatically recording service time of burn-in board and electronic equipment
CN116361094B (en) * 2023-04-03 2024-04-26 上海季丰电子股份有限公司 Method and device for automatically recording service time of burn-in board and electronic equipment

Similar Documents

Publication Publication Date Title
KR100319733B1 (en) Non-volatile semiconductor memory ic and method of burn-in test of the same
US7482780B2 (en) Diagnosis method, power supply control device, electronic apparatus, battery pack and computer-readable storage medium capable of setting the electronic apparatus to a diagnosis mode
TWI472780B (en) Semiconductor device test system
US5794007A (en) System and method for programming programmable electronic components using board-level automated test equipment
US8015448B2 (en) System and method for conducting BIST operations
JPH06186281A (en) Reliability evaluating board and burn-in device
US6618634B1 (en) Microcomputer system using repeated reset to enter different operating modes and method to do the same
JPH0257676B2 (en)
JP2002352600A (en) Semiconductor memory, its test jig, and test method
JPS62211740A (en) Testing device for mass-production unit
JP4179190B2 (en) One-chip microcomputer and one-chip microcomputer overvoltage application test method
JPH0895631A (en) Portable setting device
JPH0420876A (en) Burn-in board for measuring semiconductor device
KR890005051B1 (en) Circuit for testing magnetic recording device
JPH10207733A (en) Electronic equipment
JPH10221407A (en) Integrated circuit element with diagnosis assisting function
JPH08160106A (en) Test board for ic tester having information holding function
JPH06149609A (en) Diagnostic system for electronic computer
JPS5844260B2 (en) Expected value pattern creation device
JPS61276003A (en) Control device of electronic equipment
JPS63101781A (en) Tester of logic integrated circuit element
JPS6284343A (en) Computer
JPS62282392A (en) Ic card
KR19990061635A (en) Data memory test method
JPH0712888A (en) Burn-in board