JP2000310666A - Test burn-in device and control method in the same - Google Patents
Test burn-in device and control method in the sameInfo
- Publication number
- JP2000310666A JP2000310666A JP11118729A JP11872999A JP2000310666A JP 2000310666 A JP2000310666 A JP 2000310666A JP 11118729 A JP11118729 A JP 11118729A JP 11872999 A JP11872999 A JP 11872999A JP 2000310666 A JP2000310666 A JP 2000310666A
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- skew
- skew correction
- burn
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、バーンインボード
が実装された各スロットに設けられたスキュー調整回路
によりスキューデータの補正を行うテストバーンイン装
置及びテストバーンイン装置における制御方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test burn-in apparatus for correcting skew data by a skew adjustment circuit provided in each slot in which a burn-in board is mounted, and a control method in the test burn-in apparatus.
【0002】[0002]
【従来の技術】従来より、試作した半導体デバイスの信
頼性を評価する場合や、量産した半導体デバイスの中か
ら初期不良になる可能性のあるものを出荷前に予め除去
する場合には、その半導体デバイスの検査工程におい
て、温度ストレス及び電気ストレスを加えるテストバー
ンイン装置が利用されている。2. Description of the Related Art Conventionally, when evaluating the reliability of a prototyped semiconductor device, or when previously removing, from a mass-produced semiconductor device, a device which may become an initial failure before shipment, the semiconductor device is required. In a device inspection process, a test burn-in device for applying a temperature stress and an electric stress is used.
【0003】このテストバーンイン装置は、一般には、
試験対象である半導体デバイスを多数実装するボード
(DUTボード)としてのバーンインボード、温度スト
レスを供給する恒温槽、及び電気ストレスを供給するテ
ストバーンイン装置本体回路等より構成されている。バ
ーンインボードは、恒温槽内に着脱可能に設けられてお
り、恒温槽の奥側壁面に取り付けたコネクタを介してテ
ストバーンイン装置本体回路に接続されている。また、
恒温槽には温度制御のために恒温槽内を循環する気体の
温度を検知する温度センサーが設けられている。[0003] This test burn-in device generally comprises
It comprises a burn-in board as a board (DUT board) on which a large number of semiconductor devices to be tested are mounted, a thermostatic bath for supplying a temperature stress, a test burn-in device main circuit for supplying an electric stress, and the like. The burn-in board is detachably provided in the constant temperature bath, and is connected to a test burn-in device main body circuit via a connector attached to a rear side wall surface of the constant temperature bath. Also,
The thermostat is provided with a temperature sensor for detecting the temperature of gas circulating in the thermostat for temperature control.
【0004】また、テストバーンイン装置は、複数の被
測定デバイスを実装したバーンインボードを複数枚恒温
槽内に実装し、温度ストレスを加えながら行うデバイス
試験(バーンイン試験)や任意の温度条件下におけるデ
バイス動作試験を大量一括処理にて実施する。[0004] The test burn-in apparatus mounts a plurality of burn-in boards on which a plurality of devices to be measured are mounted in a constant-temperature bath and applies a device test (burn-in test) while applying a temperature stress, or a device under an arbitrary temperature condition. The operation test is performed by mass batch processing.
【0005】これにより、バーンインボードが実装され
る全スロットで同時に並列して測定が行われるため、各
スロットがICテスタにおけるテストヘッドに相当し、
スキューはスロット内のピン間にて規定されることとな
る。このため、各スロットごとに搭載されているDRV
/CMPボードのドライバーピン及びI/Oピンに対し
て各ピンごとにスキュー調整回路が設けられており、こ
れらのスキュー調整回路がスロットごとのスキュー調整
を行っている。[0005] Since the measurement is simultaneously performed in parallel in all the slots where the burn-in board is mounted, each slot corresponds to a test head in an IC tester.
The skew will be defined between the pins in the slot. For this reason, the DRV installed for each slot
A skew adjustment circuit is provided for each driver pin and I / O pin of the / CMP board, and these skew adjustment circuits perform skew adjustment for each slot.
【0006】以下、図5を参照して、従来のテストバー
ンイン装置400について説明する。Hereinafter, a conventional test burn-in device 400 will be described with reference to FIG.
【0007】従来技術においては、図5に示すようにド
ライバーピン及びI/Oピンの各ピンに設けられたドラ
イバースキュー調整回路41、及びコンパレータスキュ
ー調整回路42のスキュー補正データレジスタ43は、
テスタバス44を介してテストマネージメント及びテス
トコントロール等を行い、装置全体を制御するコントロ
ーラCPU45に接続される。In the prior art, as shown in FIG. 5, a skew correction data register 43 of a driver skew adjustment circuit 41 and a comparator skew adjustment circuit 42 provided at each of a driver pin and an I / O pin is provided.
It is connected to a controller CPU 45 that performs test management and test control via a tester bus 44 and controls the entire apparatus.
【0008】コントローラCPU45は、各スロットご
とのスキュー補正データをスロットごとのスキューファ
イルとして格納し、テストバーンイン装置400の電源
投入時にスキュー補正データを各スロットごとのスキュ
ー補正データレジスタ43に順次転送する。また、スキ
ュー補正データを変更する必要性が生じた場合には、コ
ントローラCPU45より出力される命令に従って、ス
キュー補正データを各スロットごとのスキュー補正デー
タレジスタ43に順次転送する。このため、各スロット
のテスターピン数若しくは、スロット数が増加する程、
スキュー補正データの転送時間が増大することになる。The controller CPU 45 stores the skew correction data for each slot as a skew file for each slot, and sequentially transfers the skew correction data to the skew correction data register 43 for each slot when the power of the test burn-in device 400 is turned on. When it becomes necessary to change the skew correction data, the skew correction data is sequentially transferred to the skew correction data register 43 for each slot in accordance with a command output from the controller CPU 45. Therefore, as the number of tester pins in each slot or the number of slots increases,
The transfer time of the skew correction data increases.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、従来の
テストバーンイン装置では以下のような問題があった。
近年、テストバーンイン装置は、大量一括処理の目的の
ため、要求されるデバイス処理数の増大に伴ってテスタ
ーピン数及び、スロット数が急激に増加している。これ
に伴い、スキュー補正データの転送時間も増大し、装置
の効率的な使用に悪影響を及ぼし始めている。However, the conventional test burn-in apparatus has the following problems.
In recent years, the number of tester pins and the number of slots in test burn-in apparatuses have rapidly increased with the increase in the required number of device processes for the purpose of mass batch processing. As a result, the transfer time of the skew correction data has also increased, and has started to have a bad influence on the efficient use of the apparatus.
【0010】そこで、本発明の課題は、スキュー補正デ
ータをスキュー補正データレジスタに高速且つ並列的に
転送するテストバーンイン装置及びテストバーンイン装
置における制御方法を提供することである。It is an object of the present invention to provide a test burn-in apparatus for transferring skew correction data to a skew correction data register at high speed and in parallel, and a control method in the test burn-in apparatus.
【0011】[0011]
【課題を解決するための手段】請求項1記載の発明のテ
ストバーンイン装置は、複数の被測定デバイスをバーン
インボードごとに恒温槽内に実装し、任意の温度条件下
で前記被測定デバイスを試験するテストバーンイン装置
において、前記バーンインボードが実装される各スロッ
トごとに設けられた前記被測定デバイスの測定のために
接続されたドライバーピン及びI/Oピンに対応するス
キューを補正するスキュー補正データを格納する補正デ
ータ記憶手段(例えば、スキュー補正データ記憶回路2
1)と、この補正データ記憶手段に記憶されたスキュー
補正データをデータ補正手段へ転送する補正データ転送
手段(例えば、スキュー補正データ転送回路31)と、
この補正データ転送手段により転送されたスキュー補正
データに基づいてスキューを補正するデータ補正手段
(例えば、ドライバースキュー調整回路11)と、を備
えたことを特徴としている。According to a first aspect of the present invention, there is provided a test burn-in apparatus in which a plurality of devices to be measured are mounted in a thermostat for each burn-in board, and the devices to be measured are tested under an arbitrary temperature condition. In the test burn-in apparatus, skew correction data for correcting a skew corresponding to a driver pin and an I / O pin connected for measurement of the device to be measured, provided for each slot in which the burn-in board is mounted, is provided. Correction data storage means (for example, skew correction data storage circuit 2)
1) a correction data transfer means (for example, a skew correction data transfer circuit 31) for transferring the skew correction data stored in the correction data storage means to the data correction means;
Data correction means (for example, a driver skew adjustment circuit 11) for correcting skew based on the skew correction data transferred by the correction data transfer means.
【0012】請求項1記載の発明のテストバーンイン装
置によれば、補正データ記憶手段が、前記バーンインボ
ードが実装される各スロットごとに設けられた前記被測
定デバイスの測定のために接続されたドライバーピン及
びI/Oピンに対応するスキューを補正するスキュー補
正データを格納し、補正データ転送手段が、補正データ
記憶手段に記憶されたスキュー補正データをデータ補正
手段へ転送し、データ補正手段が、補正データ転送手段
により転送されたスキュー補正データに基づいてスキュ
ーを補正する。According to the test burn-in apparatus of the present invention, the correction data storage means is provided for each slot in which the burn-in board is mounted. Skew correction data for correcting the skew corresponding to the pins and the I / O pins, the correction data transfer means transfers the skew correction data stored in the correction data storage means to the data correction means, and the data correction means The skew is corrected based on the skew correction data transferred by the correction data transfer unit.
【0013】また、請求項4記載の発明のテストバーン
イン装置における制御方法は、複数の被測定デバイスを
バーンインボードごとに恒温槽内に実装し、任意の温度
条件下で前記被測定デバイスを試験するテストバーンイ
ン装置における試験処理手順を制御する制御方法におい
て、前記バーンインボードが実装される各スロットごと
に設けられた前記被測定デバイスの測定のために接続さ
れたドライバーピン及びI/Oピンに対応するスキュー
を補正するスキュー補正データを格納する補正データ記
憶工程と(例えば、スキュー補正データ記憶回路2
1)、この補正データ記憶工程にて記憶されたスキュー
補正データを転送する補正データ転送工程と(例えば、
スキュー補正データ転送回路31)、この補正データ転
送工程にて転送されたスキュー補正データに基づいてス
キューを補正するデータ補正工程と(例えば、ドライバ
ースキュー調整回路11)、を含むことを特徴としてい
る。According to a fourth aspect of the present invention, there is provided a control method for a test burn-in apparatus, wherein a plurality of devices to be measured are mounted in a thermostat for each burn-in board, and the devices to be measured are tested under an arbitrary temperature condition. In a control method for controlling a test processing procedure in a test burn-in apparatus, a driver pin and an I / O pin which are provided for each slot in which the burn-in board is mounted and are connected for measuring the device under test are connected. A correction data storage step of storing skew correction data for correcting skew (for example, a skew correction data storage circuit 2
1) a correction data transfer step of transferring the skew correction data stored in the correction data storage step (for example,
The skew correction data transfer circuit 31) includes a data correction step of correcting skew based on the skew correction data transferred in the correction data transfer step (for example, the driver skew adjustment circuit 11).
【0014】請求項4記載の発明のテストバーンイン装
置における制御方法によれば、補正データ記憶工程で
は、前記バーンインボードが実装される各スロットごと
に設けられた前記被測定デバイスの測定のために接続さ
れたドライバーピン及びI/Oピンに対応するスキュー
を補正するスキュー補正データを格納し、補正データ転
送工程では、補正データ記憶手段に記憶されたスキュー
補正データをデータ補正手段へ転送し、データ補正工程
では、補正データ転送手段により転送されたスキュー補
正データに基づいてスキューを補正する。According to the control method of the test burn-in apparatus of the present invention, in the correction data storing step, the connection is made for measuring the device under test provided for each slot in which the burn-in board is mounted. Skew correction data for correcting the skew corresponding to the driver pin and the I / O pin, and transferring the skew correction data stored in the correction data storage means to the data correction means in the correction data transfer step. In the step, the skew is corrected based on the skew correction data transferred by the correction data transfer unit.
【0015】したがって、スキュー補正データの転送処
理をハードウェアにより高速に実行することが可能とな
り、補正データの転送時間を大幅に短縮することができ
る。Therefore, the transfer processing of the skew correction data can be executed at high speed by hardware, and the transfer time of the correction data can be greatly reduced.
【0016】また、請求項2記載の発明のテストバーン
イン装置は、請求項1記載の発明において、前記補正デ
ータ記憶手段(例えば、スキュー補正データ記憶回路2
1)、補正データ転送手段(例えば、スキュー補正デー
タ転送回路31)、データ補正手段(例えば、ドライバ
ースキュー調整回路11)は、対応する同一のスロット
内に備えられたことを特徴としている。The test burn-in apparatus according to the second aspect of the present invention is the test burn-in apparatus according to the first aspect, wherein the correction data storage means (for example, the skew correction data storage circuit 2)
1) The correction data transfer means (for example, the skew correction data transfer circuit 31) and the data correction means (for example, the driver skew adjustment circuit 11) are provided in the same corresponding slot.
【0017】請求項2記載の発明のテストバーンイン装
置によれば、前記補正データ記憶手段、補正データ転送
手段、データ補正手段は、対応する同一のスロット内に
備えられている。According to the test burn-in device of the invention, the correction data storage means, the correction data transfer means, and the data correction means are provided in the same corresponding slot.
【0018】したがって、請求項1記載の発明の効果に
加えて、バーンインボードの品種を元にスキュー補正デ
ータを転送することが可能となり、実装されたバーンイ
ンボードの特性に合った最適な条件下でバーンインテス
トを実行することができる。Therefore, in addition to the effect of the first aspect of the present invention, it is possible to transfer the skew correction data based on the type of the burn-in board, and it is possible to transfer the skew correction data under an optimum condition suitable for the characteristics of the mounted burn-in board. A burn-in test can be performed.
【0019】また、請求項3記載の発明のテストバーン
イン装置は、請求項1または2記載の発明において、前
記補正データ記憶手段(例えば、スキュー補正データ記
憶回路21)は、複数のスキュー補正データをブロック
単位で格納し、前記補正データ転送手段(例えば、スキ
ュー補正データ転送回路31)は、前記複数のスキュー
補正データを各ブロックごとに転送することを特徴とし
ている。According to a third aspect of the present invention, in the test burn-in apparatus according to the first or second aspect, the correction data storage means (for example, the skew correction data storage circuit 21) stores a plurality of skew correction data. The data is stored in units of blocks, and the correction data transfer means (for example, the skew correction data transfer circuit 31) transfers the plurality of skew correction data for each block.
【0020】請求項3記載の発明のテストバーンイン装
置によれば、補正データ記憶手段が、複数のスキュー補
正データをブロック単位で格納し、補正データ転送手段
が、前記複数のスキュー補正データを各ブロックごとに
転送する。According to the test burn-in apparatus of the present invention, the correction data storage means stores a plurality of skew correction data in block units, and the correction data transfer means stores the plurality of skew correction data in each block. Transfer every time.
【0021】また、請求項5記載の発明のテストバーン
イン装置における制御方法は、請求項4記載の発明にお
いて、前記補正データ記憶工程(例えば、スキュー補正
データ記憶回路21)は、複数のスキュー補正データを
ブロック単位で格納し、前記補正データ転送工程(例え
ば、スキュー補正データ転送回路31)は、前記複数の
スキュー補正データを各ブロックごとに転送することを
特徴としている。According to a fifth aspect of the present invention, in the control method of the test burn-in apparatus according to the fourth aspect, the correction data storage step (for example, the skew correction data storage circuit 21) includes a plurality of skew correction data. Are stored in units of blocks, and the correction data transfer step (for example, the skew correction data transfer circuit 31) transfers the plurality of skew correction data for each block.
【0022】請求項5記載の発明のテストバーンイン装
置における制御方法によれば、補正データ記憶工程で
は、複数のスキュー補正データをブロック単位で格納
し、補正データ転送工程では、前記複数のスキュー補正
データを各ブロックごとに転送する。According to the control method of the test burn-in apparatus of the present invention, in the correction data storing step, a plurality of skew correction data are stored in block units, and in the correction data transfer step, the plurality of skew correction data are stored. Is transferred for each block.
【0023】したがって、請求項1または2または4記
載の発明の効果に加えて、補正データ記憶手段に記憶さ
れたデータを複数ブロックに分割し、各ブロックにバー
ンインボードの品種に対応するスキュー補正データを格
納し、テストを実行することが可能となり、スキュー補
正をブロック単位で行うことができる。Therefore, in addition to the effects of the first or second or fourth aspect of the present invention, the data stored in the correction data storage means is divided into a plurality of blocks, and each block has a skew correction data corresponding to the type of burn-in board. Can be stored and a test can be executed, and skew correction can be performed in block units.
【0024】[0024]
【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0025】最初に、図1を参照してテストバーンイン
装置100の構成について説明する。本発明に係るテス
トバーンイン装置100は、スキュー補正データレジス
タ13が実装されている各スロットのDRV/CMPボ
ード1において、スキュー補正データ記憶回路21及
び、スキュー補正データ記憶回路21からスキュー補正
データを読み出し、スキュー補正データレジスタ13に
書き込みを行うスキュー補正データ転送回路31を新規
に有することにより構成されている。First, the configuration of the test burn-in apparatus 100 will be described with reference to FIG. The test burn-in apparatus 100 according to the present invention reads the skew correction data storage circuit 21 and the skew correction data from the skew correction data storage circuit 21 in the DRV / CMP board 1 of each slot in which the skew correction data register 13 is mounted. , A skew correction data transfer circuit 31 that writes data to the skew correction data register 13.
【0026】すなわち、テストバーンイン装置100
は、前述したテストバーンイン装置400の構成と同様
に、ドライバースキュー調整回路11、コンパレータス
キュー調整回路12、スキュー補正データレジスタ1
3、装置全体を制御するコントローラCPU15、テス
トバーンイン装置100内部のハードウェアレジスタ及
び、全てのメモリに接続され、コントローラCPU15
より出力される命令を伝達するテスターバス14を有し
ている。That is, the test burn-in device 100
The driver skew adjustment circuit 11, the comparator skew adjustment circuit 12, the skew correction data register 1
3. The controller CPU 15 for controlling the entire apparatus, the hardware registers in the test burn-in apparatus 100, and the controller CPU 15 connected to all memories.
It has a tester bus 14 for transmitting instructions output from the tester.
【0027】これに対して、テストバーンイン装置10
0は、前述のテストバーンイン装置400の構成部分に
加えて、スキュー補正データを格納するためのスキュー
補正データ記憶回路21、テスターバス14に接続さ
れ、スキュー補正データ記憶回路21のリード/ライト
制御を行い、スキュー補正データレジスタ13へのスキ
ュー補正データの転送制御を行うスキュー補正データ転
送回路31を新規に備えることにより構成されている。On the other hand, the test burn-in device 10
0 is connected to a skew correction data storage circuit 21 for storing skew correction data and a tester bus 14 in addition to the components of the above-described test burn-in device 400, and performs read / write control of the skew correction data storage circuit 21. And a skew correction data transfer circuit 31 for controlling the transfer of the skew correction data to the skew correction data register 13.
【0028】次に、図1〜図4を参照して、本発明に係
るテストバーンイン装置100の動作について説明す
る。Next, the operation of the test burn-in apparatus 100 according to the present invention will be described with reference to FIGS.
【0029】最初に、スキュー補正データの転送動作に
ついて、図1を参照して説明する。スキュー補正データ
転送回路31は、コントローラCPU15からスキュー
補正データ転送命令を受信すると、DRV/CMPボー
ド内のテスタバス14をスキュー補正データ転送回路3
1自体が供給するバスに切り換える。次に、スキュー補
正データ記憶回路21に対してリード制御を行い、全ピ
ンのスキュー補正データを専用データバスを介して読み
取り、スキュー補正データ転送回路31内に一時的に保
存する。First, the transfer operation of the skew correction data will be described with reference to FIG. When receiving the skew correction data transfer command from the controller CPU 15, the skew correction data transfer circuit 31 sets the tester bus 14 in the DRV / CMP board to the skew correction data transfer circuit 3.
1 switches to the bus supplied by itself. Next, read control is performed on the skew correction data storage circuit 21 to read the skew correction data of all pins via a dedicated data bus and temporarily store the skew correction data in the skew correction data transfer circuit 31.
【0030】そして、スキュー補正データ転送回路31
は、各ピンのスキュー補正データレジスタ13に対し
て、スキュー補正データをスキュー補正データ転送回路
31自体が供給するバスからテスタバス14を介して順
次書き込む。この時、各スキュー補正データと各ピンの
スキュー補正データレジスタ13との対応は、予めスキ
ュー補正データ記憶回路21に格納されているスキュー
補正データのアドレス順位に従って決定される。Then, the skew correction data transfer circuit 31
Writes the skew correction data sequentially to the skew correction data register 13 of each pin from the bus supplied by the skew correction data transfer circuit 31 itself via the tester bus 14. At this time, the correspondence between each skew correction data and the skew correction data register 13 of each pin is determined according to the address order of the skew correction data stored in the skew correction data storage circuit 21 in advance.
【0031】スキュー補正データの転送処理終了後、ス
キュー補正データ転送回路31は、コントローラCPU
15に対して転送終了フラグを設定し、スキュー補正デ
ータ転送回路31自体が供給するバスを切り離して、D
RV/CMPボード内のテスタバス14をコントローラ
CPU15に解放する。そして、コントローラCPU1
5は、各スロットごとに設定された転送終了フラグを読
み取ることにより、全スロットのスキュー補正データの
転送終了を認識する。After the skew correction data transfer processing is completed, the skew correction data transfer circuit 31
15, the transfer end flag is set, and the bus supplied by the skew correction data transfer circuit 31 itself is disconnected.
The tester bus 14 in the RV / CMP board is released to the controller CPU 15. And the controller CPU1
5 recognizes the transfer end of the skew correction data of all slots by reading the transfer end flag set for each slot.
【0032】次に、図2を参照して、本実施の形態にお
ける補正データ記憶回路21及びスキュー補正データ転
送回路31についてより詳細に説明する。Next, the correction data storage circuit 21 and the skew correction data transfer circuit 31 according to the present embodiment will be described in more detail with reference to FIG.
【0033】EEPROM(Electrical Erasable Prog
rammableROM)回路22には、予めコントローラCP
U15の命令に基づいて作成されたスキュー補正データ
が、後述するマイクロCPU回路32及びEEPROM
制御回路35を介して書き込まれ、図3に示す順で格納
されている。An EEPROM (Electrical Erasable Prog)
rammable ROM) circuit 22 includes a controller CP in advance.
The skew correction data created based on the instruction of U15 is stored in a micro CPU circuit 32 and an EEPROM
The data is written through the control circuit 35 and stored in the order shown in FIG.
【0034】最初に、マイクロCPU回路32は、コン
トローラCPU15からスキュー補正データの転送命令
を受信すると、マイクロCPUバス37を介してバス切
換回路36に対して、マイクロCPU回路32側へバス
を切り換えさせるバス切換命令を送信する。バス切換回
路36は、このバス切換命令の受信によりスキュー補正
データレジスタ13に接続されるテスタバス14に対し
て、コントローラCPU15に接続されているテスタバ
ス14を切り離し、バス変換回路34によって変換され
たマイクロCPUバス37を接続する。First, upon receiving the skew correction data transfer command from the controller CPU 15, the micro CPU circuit 32 causes the bus switching circuit 36 to switch the bus to the micro CPU circuit 32 via the micro CPU bus 37. Send a bus switching command. The bus switching circuit 36 disconnects the tester bus 14 connected to the controller CPU 15 from the tester bus 14 connected to the skew correction data register 13 by receiving the bus switching command, and converts the micro CPU converted by the bus conversion circuit 34. The bus 37 is connected.
【0035】次に、マイクロCPU回路32は、マイク
ロCPUバス37を介してEEPROM回路22に格納
されたスキュー補正データをアドレス“0000”に対
応するデータより順に読み出し、そのデータをマイクロ
CPU回路32内のRAM33に一時的に保存してい
く。RAM33への保存終了後、マイクロCPU回路3
2は、RAM33に保存されたスキュー補正データを順
次読み出しながら、各ピンのスキュー補正データレジス
タ13に対して、マイクロCPUバス37、バス変換回
路34、バス切換回路36、テスタバス14を介して順
次転送する。Next, the micro CPU circuit 32 reads the skew correction data stored in the EEPROM circuit 22 via the micro CPU bus 37 in order from the data corresponding to the address “0000”, and reads the data in the micro CPU circuit 32. Is temporarily stored in the RAM 33. After the storage in the RAM 33 is completed, the micro CPU circuit 3
2 sequentially transfers the skew correction data stored in the RAM 33 to the skew correction data register 13 of each pin via the micro CPU bus 37, the bus conversion circuit 34, the bus switching circuit 36, and the tester bus 14. I do.
【0036】スキュー補正データの転送完了後、マイク
ロCPU回路32は、マイクロCPUバス37を介し
て、バス切換回路36に対して、コントローラCPU1
5に接続されるテスタバス14側へバスを切り換えさせ
るバス切換命令を送信する。このバス切換命令の受信に
より、バス切換回路36は、バス変換回路34によって
変換されたマイクロCPUバス37を切り離すことによ
り、スキュー補正データレジスタ13に接続されるテス
タバス14と、コントローラCPU15に接続されてい
るテスタバス14とを接続する。After the transfer of the skew correction data is completed, the micro CPU circuit 32 sends the controller CPU 1 to the bus switching circuit 36 via the micro CPU bus 37.
The bus switching command for switching the bus is transmitted to the tester bus 14 connected to 5. Upon receiving the bus switching command, the bus switching circuit 36 disconnects the micro CPU bus 37 converted by the bus conversion circuit 34, and is connected to the tester bus 14 connected to the skew correction data register 13 and the controller CPU 15. Connected tester bus 14.
【0037】また、マイクロCPU回路32は、コント
ローラCPU15に対して、スキュー補正データ転送終
了フラグを設定する。そして、コントローラCPU15
は、各スロットのDRV/CMPボードからのスキュー
補正データ転送終了フラグを読み取り、全スロット分の
スキュー補正データ転送終了フラグを検出することによ
り、スキュー補正データ転送完了を認識する。The micro CPU circuit 32 sets a skew correction data transfer end flag for the controller CPU 15. And the controller CPU 15
Reads the skew correction data transfer end flag from the DRV / CMP board of each slot and detects the skew correction data transfer end flag for all slots to recognize the completion of the skew correction data transfer.
【0038】上述の動作により、テストバーンイン装置
100は、スキュー補正データをテスタバス14を介し
てスキュー補正データレジスタ13に転送せず、各スロ
ットに設けられたスキュー補正データ記憶回路21に格
納されたスキュー補正データをコントローラCPU15
より出力される転送命令によって、スキュー補正データ
レジスタ13に高速且つ並列的に転送することが可能と
なる。これにより、スキュー補正データ転送時間を短縮
し、ユーザーは、装置を効率的に使用することができ
る。By the above-described operation, the test burn-in apparatus 100 does not transfer the skew correction data to the skew correction data register 13 via the tester bus 14, but the skew correction data stored in the skew correction data storage circuit 21 provided in each slot. Correction data is sent to the controller CPU 15
According to the transfer instruction output from the skew correction data register 13, the transfer can be performed at high speed and in parallel. As a result, the skew correction data transfer time is reduced, and the user can use the device efficiently.
【0039】なお、本発明は、本実施の形態における記
述内容に限定されるものではなく、本発明の趣旨を逸脱
しない範囲で適宜変更可能である。The present invention is not limited to the description in the present embodiment, but can be appropriately changed without departing from the spirit of the present invention.
【0040】例えば、上記実施の形態では、スキュー補
正データ転送回路31は、EEPROM回路22に格納
されたスキュー補正データをそのデータ単位でスキュー
補正データレジスタ13に対して転送するものとしたが
(図3参照)、図4に示すように、アドレス順に格納さ
れた複数のスキュー補正データを複数のブロックに分割
し、ブロック番号を割り当てることにより、ブロック単
位でデータ転送する構成にしてもよい。For example, in the above embodiment, the skew correction data transfer circuit 31 transfers the skew correction data stored in the EEPROM circuit 22 to the skew correction data register 13 in data units. 3), as shown in FIG. 4, a plurality of skew correction data stored in address order may be divided into a plurality of blocks, and data may be transferred in block units by assigning block numbers.
【0041】これにより、各ブロックごとにバーンイン
ボードの品種に対応した最適なスキュー補正データを格
納することが可能となり、バーンインボードの特性に合
った最適な条件下でバーンイン試験を行うことができ
る。Thus, it is possible to store the optimum skew correction data corresponding to the type of the burn-in board for each block, and it is possible to perform the burn-in test under the optimum condition suitable for the characteristics of the burn-in board.
【0042】[0042]
【発明の効果】請求項1及び4記載の発明によれば、ス
キュー補正データの転送処理をハードウェアにより高速
に実行することが可能となり、補正データの転送時間を
大幅に短縮することができる。According to the first and fourth aspects of the present invention, the skew correction data transfer process can be performed at high speed by hardware, and the transfer time of the correction data can be greatly reduced.
【0043】請求項2記載の発明によれば、請求項1記
載の発明の効果に加えて、バーンインボードの品種を元
に、対応するブロック番号を指定した上でスキュー補正
データを転送することが可能となり、実装されたバーン
インボードの特性に合った最適な条件下でバーンインテ
ストを実行することができる。According to the second aspect of the invention, in addition to the effect of the first aspect, the skew correction data is transferred after designating the corresponding block number based on the type of the burn-in board. This makes it possible to execute a burn-in test under optimal conditions that match the characteristics of the mounted burn-in board.
【0044】請求項3及び5記載の発明によれば、請求
項1または2または4記載の発明の効果に加えて、補正
データ記憶手段に記憶されたデータを複数ブロックに分
割し、各ブロックにバーンインボード品種ごとにDUT
位置に対応するスキュー補正データを格納し、テストを
実行することが可能となり、スキュー補正をブロック単
位で行うことができる。According to the third and fifth aspects of the present invention, in addition to the effects of the first or second or fourth aspect of the present invention, the data stored in the correction data storage means is divided into a plurality of blocks, DUT for each burn-in board type
The test can be executed by storing the skew correction data corresponding to the position, and the skew correction can be performed in block units.
【図1】本発明に係るテストバーンイン装置100の要
部構成を示すブロック図である。FIG. 1 is a block diagram showing a main configuration of a test burn-in device 100 according to the present invention.
【図2】本発明に係るテストバーンイン装置100のス
キュー補正データ転送動作を示すブロック図である。FIG. 2 is a block diagram showing a skew correction data transfer operation of the test burn-in device 100 according to the present invention.
【図3】本発明に係るEEPROM回路22のデータ転
送時のスキュー補正データ格納例を示す図である。FIG. 3 is a diagram showing an example of skew correction data storage at the time of data transfer of the EEPROM circuit 22 according to the present invention.
【図4】本発明に係るEEPROM回路22のブロック
転送時のスキュー補正データ格納例を示す図である。FIG. 4 is a diagram showing an example of skew correction data storage at the time of block transfer of the EEPROM circuit 22 according to the present invention.
【図5】従来のテストバーンイン装置400の要部構成
を示すブロック図である。FIG. 5 is a block diagram showing a configuration of a main part of a conventional test burn-in device 400.
1、4 DRV/CMPボード 11、41 ドライバースキュー調整回路 12、42 コンパレータスキュー調整回路 13、43 スキュー補正データレジスタ 14、44 テスタバス 15、45 コントローラCPU 21 スキュー補正データ記憶回路 22 EEPROM回路 31 スキュー補正データ転送回路 32 マイクロCPU回路 33 RAM 34 バス変換回路 35 EEPROM制御回路 36 バス切換回路 37 マイクロCPUバス 100、400 テストバーンイン装置 1, 4 DRV / CMP board 11, 41 Driver skew adjustment circuit 12, 42 Comparator skew adjustment circuit 13, 43 Skew correction data register 14, 44 Tester bus 15, 45 Controller CPU 21 Skew correction data storage circuit 22 EEPROM circuit 31 Skew correction data Transfer circuit 32 Micro CPU circuit 33 RAM 34 Bus conversion circuit 35 EEPROM control circuit 36 Bus switching circuit 37 Micro CPU bus 100, 400 Test burn-in device
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01R 31/28 Y ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G01R 31/28 Y
Claims (5)
ごとに恒温槽内に実装し、任意の温度条件下で前記被測
定デバイスを試験するテストバーンイン装置において、 前記バーンインボードが実装される各スロットごとに設
けられた前記被測定デバイスの測定のために接続された
ドライバーピン及びI/Oピンに対応するスキューを補
正するスキュー補正データを格納する補正データ記憶手
段と、 この補正データ記憶手段に記憶されたスキュー補正デー
タをデータ補正手段へ転送する補正データ転送手段と、 この補正データ転送手段により転送されたスキュー補正
データに基づいてスキューを補正するデータ補正手段
と、 を備えたことを特徴とするテストバーンイン装置。1. A test burn-in apparatus for mounting a plurality of devices to be measured in a thermostat for each burn-in board and testing the device to be measured under arbitrary temperature conditions, wherein each slot in which the burn-in board is mounted is provided. Correction data storage means for storing skew correction data for correcting skew corresponding to a driver pin and an I / O pin connected for measurement of the device to be measured, provided in the correction data storage means. A test data transfer means for transferring the skew correction data to the data correction means, and a data correction means for correcting the skew based on the skew correction data transferred by the correction data transfer means. Burn-in device.
手段、データ補正手段は、対応する同一のスロット内に
備えられたことを特徴とする請求項1記載のテストバー
ンイン装置。2. The test burn-in apparatus according to claim 1, wherein said correction data storage means, correction data transfer means, and data correction means are provided in the same corresponding slot.
ー補正データをブロック単位で格納し、 前記補正データ転送手段は、前記複数のスキュー補正デ
ータを各ブロックごとに転送することを特徴とする請求
項1または2記載のテストバーンイン装置。3. The correction data storage means stores a plurality of skew correction data in block units, and the correction data transfer means transfers the plurality of skew correction data for each block. Item 3. The test burn-in device according to item 1 or 2.
ごとに恒温槽内に実装し、任意の温度条件下で前記被測
定デバイスを試験するテストバーンイン装置における試
験処理手順を制御する制御方法において、 前記バーンインボードが実装される各スロットごとに設
けられた前記被測定デバイスの測定のために接続された
ドライバーピン及びI/Oピンに対応するスキューを補
正するスキュー補正データを格納する補正データ記憶工
程と、 この補正データ記憶工程にて記憶されたスキュー補正デ
ータを転送する補正データ転送工程と、 この補正データ転送工程にて転送されたスキュー補正デ
ータに基づいてスキューを補正するデータ補正工程と、 を含むことを特徴とするテストバーンイン装置における
制御方法。4. A control method for mounting a plurality of devices under test in a thermostat for each burn-in board and controlling a test processing procedure in a test burn-in apparatus for testing the devices under test under an arbitrary temperature condition. A correction data storage step of storing skew correction data for correcting skew corresponding to a driver pin and an I / O pin connected for measurement of the device under test provided for each slot in which a burn-in board is mounted; A correction data transfer step of transferring the skew correction data stored in the correction data storage step; and a data correction step of correcting skew based on the skew correction data transferred in the correction data transfer step. A control method in a test burn-in device.
ー補正データをブロック単位で格納し、 前記補正データ転送工程は、この複数のスキュー補正デ
ータを各ブロックごとに転送することを特徴とする請求
項4記載のテストバーンイン装置における制御方法。5. The correction data storing step stores a plurality of skew correction data in block units, and the correction data transfer step transfers the plurality of skew correction data block by block. Item 5. A control method in the test burn-in device according to Item 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11118729A JP2000310666A (en) | 1999-04-26 | 1999-04-26 | Test burn-in device and control method in the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11118729A JP2000310666A (en) | 1999-04-26 | 1999-04-26 | Test burn-in device and control method in the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000310666A true JP2000310666A (en) | 2000-11-07 |
Family
ID=14743639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11118729A Pending JP2000310666A (en) | 1999-04-26 | 1999-04-26 | Test burn-in device and control method in the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000310666A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100800047B1 (en) | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | semiconductor chip burn-in test Device possible approval of high speed frequency. |
KR20160056346A (en) * | 2014-11-10 | 2016-05-20 | 에스케이하이닉스 주식회사 | Test system for semiconductor apparatus and test method using the same |
-
1999
- 1999-04-26 JP JP11118729A patent/JP2000310666A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100800047B1 (en) | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | semiconductor chip burn-in test Device possible approval of high speed frequency. |
KR20160056346A (en) * | 2014-11-10 | 2016-05-20 | 에스케이하이닉스 주식회사 | Test system for semiconductor apparatus and test method using the same |
KR102196996B1 (en) | 2014-11-10 | 2020-12-31 | 에스케이하이닉스 주식회사 | Test system for semiconductor apparatus and test method using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4124345B2 (en) | Test equipment | |
US7360137B2 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
KR100471544B1 (en) | PC and ATE integrated Chip Test Equipment | |
JP2002528726A (en) | Remote test module for automatic test equipment | |
JPH0416752B2 (en) | ||
KR100916762B1 (en) | semiconductor device test system | |
JP2001311765A (en) | Semiconductor test system | |
JP2854659B2 (en) | Test equipment for semiconductor devices | |
US4174805A (en) | Method and apparatus for transmitting data to a predefined destination bus | |
JP2000310666A (en) | Test burn-in device and control method in the same | |
JP2001273794A (en) | Pre-fail information obtaining circuit, and its obtaining method | |
WO2007108252A1 (en) | Ic socket and semiconductor integrated circuit testing apparatus | |
TW201809711A (en) | Semiconductor test method and apparatus for controlling tester | |
JP2001330645A (en) | Burn-in test system | |
CN110161977B (en) | Measuring system and measuring method thereof | |
JPS6329277A (en) | Testing device for logic integrated circuit | |
US7821254B2 (en) | Method and apparatus for improving load time for automated test equipment | |
JP2009257959A (en) | Semiconductor tester | |
KR100293631B1 (en) | Burn-in test system in wafer level | |
JP2001083216A (en) | Semiconductor tester | |
KR20050047928A (en) | Test board and method for performing burn-in test and actual mount test at the same time | |
JPH05157806A (en) | Constant temperature accelerated testing device for semiconductor | |
JPH0712897A (en) | Method and equipment for testing lsi | |
JP2001124821A (en) | Test burn-in device and method of controlling test burn- in device | |
TW202314492A (en) | Hard disk device simulator and testing system using the simulator and testing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |