KR20050047928A - Test board and method for performing burn-in test and actual mount test at the same time - Google Patents

Test board and method for performing burn-in test and actual mount test at the same time Download PDF

Info

Publication number
KR20050047928A
KR20050047928A KR1020030081731A KR20030081731A KR20050047928A KR 20050047928 A KR20050047928 A KR 20050047928A KR 1020030081731 A KR1020030081731 A KR 1020030081731A KR 20030081731 A KR20030081731 A KR 20030081731A KR 20050047928 A KR20050047928 A KR 20050047928A
Authority
KR
South Korea
Prior art keywords
test
burn
mounting
duts
board
Prior art date
Application number
KR1020030081731A
Other languages
Korean (ko)
Inventor
김영대
류정수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030081731A priority Critical patent/KR20050047928A/en
Publication of KR20050047928A publication Critical patent/KR20050047928A/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

번-인 테스트 및 실장 테스트를 동시에 수행하기 위한 테스트 보드 및 테스트 방법이 개시된다. 다수개의 DUT들 각각을 테스트하기 위한 테스트 보드는 번-인 시스템의 번-인 챔버와 전기적으로 접속되는 커넥터; 상기 다수개의 DUT들 각각이 삽입될 수 있는 각 소켓; 상기 다수개의 소켓들 각각과 접속되는 각 테스트 로직회로; 및 상기 각 소켓과 접속되는 버스를 구비하며, 상기 각 테스트 로직회로는 번-인 테스트와 실장 테스트가 동시에 진행되는 경우 상기 실장 테스트 결과를 출력한다. 상기 기술적 과제를 달성하기 위한 번-인 테스트 및 실장 테스트를 동시에 수행하는 테스트 방법은 번-인 시스템의 번-인 챔버 내에 있는 상기 테스트 보드에 장착된 다수개의 DUT들 각각으로 테스트 프로그램을 로딩하는 단계; 및 상기 번-인 시스템을 이용하여 상기 다수개의 DUT들 각각에 대하여 번-인 테스트를 수행하는 동시에 상기 로드된 테스트 프로그램을 이용하여 상기 다수개의 DUT들 각각에 대하여 실장 테스트를 수행하는 단계를 구비한다.A test board and test method for simultaneously performing a burn-in test and a mounting test are disclosed. The test board for testing each of the plurality of DUTs comprises a connector electrically connected to the burn-in chamber of the burn-in system; Each socket into which each of the plurality of DUTs can be inserted; Each test logic circuit connected to each of the plurality of sockets; And a bus connected to each of the sockets, wherein each test logic circuit outputs the mounting test result when the burn-in test and the mounting test are simultaneously performed. A test method for simultaneously performing a burn-in test and a mounting test for achieving the technical problem includes loading a test program into each of a plurality of DUTs mounted on the test board in a burn-in chamber of a burn-in system. ; And performing a burn-in test on each of the plurality of DUTs using the burn-in system and simultaneously performing a mounting test on each of the plurality of DUTs using the loaded test program. .

Description

번-인 테스트 및 실장 테스트를 동시에 수행하기 위한 테스트 보드 및 테스트 방법{Test board and method for performing burn-in test and actual mount test at the same time} Test board and method for performing burn-in test and actual mount test at the same time}

본 발명은 반도체 장치를 테스트하기 위한 장치 및 방법에 관한 것으로, 보다 상세하게는 번-인 테스트 및 실장 테스트를 동시에 하나의 장치로 수행하기 위한 테스트 보드 및 테스트 방법에 관한 것이다.The present invention relates to an apparatus and method for testing a semiconductor device, and more particularly, to a test board and a test method for simultaneously performing a burn-in test and a mounting test in one device.

일반적으로 반도체 장치의 불량 발생 확률은 초기 1000시간 이내에 발생하는 비율이 가장 높고, 그 이후에는 반도체 장치의 수명이 다할 때까지 거의 일정한 것으로 알려져 있다. In general, it is known that the probability of failure of a semiconductor device is the highest occurring within an initial 1000 hours, and thereafter, it is almost constant until the life of the semiconductor device is reached.

상기 반도체 장치의 생산에 있어서, 번-인 테스트(burn-in test)는 일반적인 사용환경(예컨대 실온)보다 가혹한 조건(예컨대, 125℃이상의 일정한 온도가 유지되는 챔버(chamber)내에서 각 반도체 장치의 특성에 맞게 설계된 번-인 테스트 보드에 상기 반도체 장치를 장착하고 특정시간동안 상기 챔버의 온도를 125℃이상의 일정한 온도로 유지하는 조건)하에서 수명 가속시험(Accelerated life test)을 통하여 일반적인 환경 하에서 보다 좀더 빠르게 반도체 장치의 초기 불량을 검출해 낼 수 있도록 함으로써 반도체 장치를 출하한 후에 발생할 수 있는 반도체 장치에 대한 잠재적인 불량을 검출하는데 그 목적이 있다. In the production of the semiconductor device, a burn-in test is carried out in each chamber in a chamber in which a constant temperature of 125 ° C or more is maintained under harsher conditions than a normal use environment (eg, room temperature). The semiconductor device is mounted on a burn-in test board that is designed for its characteristics and accelerated life test under the condition of maintaining the temperature of the chamber at a constant temperature of 125 ° C. or more for a specific time. It is an object of the present invention to detect a potential failure of a semiconductor device that may occur after shipment of the semiconductor device by enabling the early failure of the semiconductor device to be detected quickly.

그리고, 번-인 테스트가 끝난 후에 상기 번-인 테스트를 통과한 상기 반도체 장치를 대상으로 실장 테스트가 수행된다. 상기 실장 테스트는 상기 반도체 장치를 어플리케이션 세트((application set) 또는 실장 세트)에 장착한 후 시행되는 테스트를 말한다. 즉, 번-인 테스트와 상기 실장 테스트는 서로 분리되어 서로 다른 장치에서 각각 진행된다. 따라서 반도체 장치를 테스트하는 시간이 많이 소요된다.After the burn-in test is completed, a mounting test is performed on the semiconductor device that has passed the burn-in test. The mounting test refers to a test performed after the semiconductor device is mounted in an application set or mounting set. That is, the burn-in test and the mounting test are separated from each other and run in different devices. Therefore, it takes a long time to test the semiconductor device.

또한, 상기 번-인 테스트는 상당히 높은 온도에서 기능제어(function control)가 가능한 번-인 시스템에서 수행되고, 상기 실장 테스트는 상기 번-인 테스트가 수행되는 온도보다 낮은 온도에서 새로운 어플리케이션 세트를 사용하여 수행된다. 따라서 상기 번-인 테스트와 상기 실장 테스트는 서로 다른 두 개의 장비들을 사용하여 각각 수행되므로 반도체 장치를 테스트하기 위한 시간이 많이 소요되고, 테스트 효율이 저하되는 문제점이 있다. In addition, the burn-in test is performed in a burn-in system capable of function control at significantly higher temperatures, and the mounting test uses a new set of applications at a temperature lower than the temperature at which the burn-in test is performed. Is performed. Therefore, since the burn-in test and the mounting test are each performed using two different devices, the burn-in test and the mounting test are time-consuming to test a semiconductor device, and the test efficiency is deteriorated.

따라서 본 발명이 이루고자 하는 기술적인 과제는 반도체 장치를 테스트하는데 소비되는 시간을 감소시키고 상기 반도체 장치를 테스트하는데 소비되는 비용을 절감시키기 위하여 번-인 테스트 및 실장 테스트를 하나의 장치로 동시에 수행하기 위한 테스트 보드 및 테스트 방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to simultaneously perform a burn-in test and a mounting test in one device in order to reduce the time spent testing the semiconductor device and to reduce the cost spent testing the semiconductor device. To provide a test board and test method.

상기 기술적 과제를 달성하기 위한 다수개의 DUT들 각각을 테스트하기 위한 테스트 보드는 번-인 시스템의 번-인 챔버와 전기적으로 접속되는 커넥터; 상기 다수개의 DUT들 각각이 삽입될 수 있는 각 소켓; 상기 다수개의 소켓들 각각과 접속되는 각 테스트 로직회로; 및 상기 각 소켓과 접속되는 버스를 구비하며, 상기 각 테스트 로직회로는 번-인 테스트와 실장 테스트가 동시에 진행되는 경우 상기 실장 테스트 결과를 출력한다.The test board for testing each of the plurality of DUTs for achieving the technical problem is a connector electrically connected to the burn-in chamber of the burn-in system; Each socket into which each of the plurality of DUTs can be inserted; Each test logic circuit connected to each of the plurality of sockets; And a bus connected to each of the sockets, wherein each test logic circuit outputs the mounting test result when the burn-in test and the mounting test are simultaneously performed.

상기 기술적 과제를 달성하기 위한 번-인 테스트 및 실장 테스트를 동시에 수행하는 테스트 방법은 번-인 시스템의 번-인 챔버 내에 있는 상기 테스트 보드에 장착된 다수개의 DUT들 각각으로 테스트 프로그램을 로딩하는 단계; 및 상기 번-인 시스템을 이용하여 상기 다수개의 DUT들 각각에 대하여 번-인 테스트를 수행하는 동시에 상기 로드된 테스트 프로그램을 이용하여 상기 다수개의 DUT들 각각에 대하여 실장 테스트를 수행하는 단계를 구비한다.A test method for simultaneously performing a burn-in test and a mounting test for achieving the technical problem includes loading a test program into each of a plurality of DUTs mounted on the test board in a burn-in chamber of a burn-in system. ; And performing a burn-in test on each of the plurality of DUTs using the burn-in system and simultaneously performing a mounting test on each of the plurality of DUTs using the loaded test program. .

상기 테스트 방법은 상기 번-인 테스트 결과 상기 실장 테스트 결과를 동시에 또는 순차적으로 출력한다. The test method outputs the burn-in test result and the mounting test result simultaneously or sequentially.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 실시예에 따른 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한 시스템의 블락도를 나타낸다. 도 1을 참조하면, 시스템(100)은 번-인 시스템(200)과 실장 세트(300)를 구비한다.1 shows a block diagram of a system for concurrently performing a burn-in test and a mounting test in accordance with an embodiment of the present invention. Referring to FIG. 1, the system 100 includes a burn-in system 200 and a mounting set 300.

본 명세서에서는 반도체 장치에 대한 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한 하나의 시스템 및 테스트 방법을 중심으로 설명하고, 상기 반도체 장치를 테스트하는 다른 과정에 대한 설명은 생략한다.In the present specification, a description will be given of a system and a test method for simultaneously performing a burn-in test and a mounting test on a semiconductor device, and a description of another process of testing the semiconductor device is omitted.

번-인 시스템(200)은 테스트되는 반도체 장치(Device Under Test; 이하 'DUT'라 한다.)에 높은 전압과 높은 온도를 인가함으로서 초기 불량 DUT를 검출하기 위한 장치를 말한다. The burn-in system 200 refers to a device for detecting an initial bad DUT by applying a high voltage and a high temperature to a semiconductor device under test (DUT).

번-인 시스템(200)은 번-인 챔버(chamber; 210)를 구비하며, 번-인 챔버(210)내에 있는 다수개의 번-인 보드들(211, 212, 21n)각각은 대응되는 커넥터를 통하여 번-인 테스트를 수행하는 테스터(미 도시)와 전기적으로 접속된다. 각 번-인 보드(211, 212, 21n)는 다수개의 DUT들(221 내지 22n, 214 내지 24n; 여기서 n은 자연수)을 대량으로 동시에 테스트하기 위하여 다수개의 소켓들을 구비한다. The burn-in system 200 has a burn-in chamber 210, and each of the plurality of burn-in boards 211, 212, 21 n in the burn-in chamber 210 has a corresponding connector. Is electrically connected to a tester (not shown) that performs a burn-in test. Each burn-in board 211, 212, 21n has a plurality of sockets for simultaneously testing a large number of DUTs 221-22n, 214-24n, where n is a natural number.

또한, 각 번-인 보드(211, 212, 21n)는 번-인 시스템(200)에 의하여 번-인 테스트가 수행되는 동안 실장 테스트의 결과를 판단하기 위한 다수개의 테스트 로직 회로들(231 내지 23n, 251 내지 25n; 여기서 n은 자연수)을 구비한다. 각 DUT(221 내지 22n)와 각 테스트 로직 회로(231 내지 23n)는 일대일 대응되고, 각 DUT(241 내지 24n)와 각 테스트 로직 회로(251 내지 25n)는 일대일 대응된다. In addition, each burn-in board 211, 212, 21n has a plurality of test logic circuits 231-23n for determining the result of the mounting test during burn-in test by burn-in system 200. , 251 to 25n, where n is a natural number). Each DUT 221 to 22n and each test logic circuit 231 to 23n correspond one to one, and each DUT 241 to 24n and each test logic circuit 251 to 25n correspond one to one.

실장 세트(300)는 번-인 시스템(200)의 외부에 존재하고, 실장 세트(300)는 실장 프로그램을 기록(또는 저장)하기 위한 저장매체(310)를 구비한다. 상기 저장매체는 ROM(Read Only Memory)으로 구현되는 것이 바람직하다. 그러나 본 발명에 따른 저장매체가 ROM에 한정되는 것은 아니다. The mounting set 300 is external to the burn-in system 200, and the mounting set 300 includes a storage medium 310 for recording (or storing) the mounting program. The storage medium is preferably implemented as a ROM (Read Only Memory). However, the storage medium according to the present invention is not limited to ROM.

도 2는 DUT에 대한 번-인 테스트 및 실장 테스트의 수행방법을 설명하기 위한 블락도이다. 도 1 및 도 2를 참조하면, 우선 번-인 테스트와 실장 테스트를 동시에 진행하기 위하여 각 DUT(221 내지 22n)가 장착된 각 번-인 보드(211, 212, 21n)를 상기 번-인 챔버(210)의 커넥터에 삽입하고 각 번-인 보드(211, 212, 21n)와 실장 세트(300)의 저장매체(310)를 버스(260)로 연결한다. 2 is a block diagram illustrating a method of performing a burn-in test and a mounting test on a DUT. 1 and 2, first, each burn-in board 211, 212, 21n equipped with each DUT 221 to 22n is mounted on the burn-in chamber in order to simultaneously carry out the burn-in test and the mounting test. Insert into the connector of (210) and connect each burn-in board (211, 212, 21n) and the storage medium 310 of the mounting set 300 to the bus (260).

테스트가 시작되면, 번-인 시스템(200)은 번-인 챔버(210)의 온도와 전압을 이미 설정된 값에 도달할 때까지 공급하고, 각 번-인 보드(211, 212, 21n)에 장착된 각(221 내지 22n, 214 내지 24n)에 대하여 번-인 테스트를 진행한다. Once the test has started, the burn-in system 200 supplies the temperature and voltage of the burn-in chamber 210 until it has reached a predetermined value, and is mounted on each burn-in board 211, 212, 21n. The burn-in test is performed for the angles 221 to 22n and 214 to 24n.

이와 동시에 실장 테스트를 수행하기 위한 저장매체(310)에 저장된 실장 테스트 프로그램은 버스(260)를 통하여 대응되는 DUT의 내부 메모리 컨트롤러(330)의 메모리 영역(예컨대 332)으로 로딩된다. 각 메모리 영역(331 내지 33n; 여기서 n은 자연수)은 SROM 또는 SDRAM으로 구현될 수 있다. 내부 메모리 컨트롤러(330)는 메모리 영역(예컨대 332)으로 로딩된 실장 테스트 프로그램을 이용하여 소정의 메모리 영역(351과 353)으로/으로부터 데이터를 기입 및/또는 독출한다. At the same time, the mounting test program stored in the storage medium 310 for performing the mounting test is loaded into the memory area (eg, 332) of the internal memory controller 330 of the corresponding DUT via the bus 260. Each memory area 331 to 33n (where n is a natural number) may be implemented as SROM or SDRAM. The internal memory controller 330 writes and / or reads data to / from predetermined memory areas 351 and 353 using a mounting test program loaded into the memory area (eg, 332).

기입 및/또는 독출된 데이터는 내부 메모리 컨트롤러(330)를 통하여 테스트 로직 회로(231)로 전송되고, 테스트 로직 회로(231)는 기입 데이터와 독출 데이터를 비교하고, 그 비교결과에 따른 통과(pass) 또는 불량(fail)을 판정한다. 또는 실장 테스트 결과는 실장 세트(300)에서도 판별할 수 있다.The written and / or read data is transmitted to the test logic circuit 231 through the internal memory controller 330, and the test logic circuit 231 compares the write data with the read data and passes according to the comparison result. ) Or fail. Alternatively, the mounting test result may also be determined by the mounting set 300.

즉, 본 발명에 따른 실장 테스트 방법은 번-인 테스트가 수행되고 있는 동안 저장매체(310)에 저장된 테스트 프로그램을 이용하여 메모리 장치(350)를 구성하는 모든 메모리 셀에 대하여 데이터를 기입하고 출력하고, 상기 입/출력되는 데이터를 비교하고, 그 비교결과에 따라 통과 또는 불량으로 판별한다. That is, the mounting test method according to the present invention writes and outputs data for all the memory cells constituting the memory device 350 using the test program stored in the storage medium 310 while the burn-in test is being performed. The input / output data are compared, and the result is determined as passing or defective according to the comparison result.

따라서 본 발명에 따른 번-인 보드는 DUT가 삽입되는 소켓이외에 실장 테스트 여부를 판별하고, 그 결과를 외부로 출력하기 위한 별도의 테스트 로직회로를 더 구비한다. 따라서 본 발명은 번-인 테스트와 실장 테스트를 하나의 장치로 동시에 수행할 수 있으므로 반도체 장치를 테스트하기 위한 테스트 시간이 감소된다.Therefore, the burn-in board according to the present invention further includes a separate test logic circuit for determining whether the test is mounted in addition to the socket into which the DUT is inserted and outputting the result to the outside. Therefore, the present invention can perform the burn-in test and the mounting test simultaneously in one device, thereby reducing the test time for testing the semiconductor device.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한 시스템 및 방법은 테스트 시간을 감소시킬 수 있는 동시에 내부 메모리 컨트롤러를 이용하여 실장 테스트를 수행함으로서 인터페이스 핀에 대한 신뢰성을 검증할 수 있는 효과가 있다.As described above, the system and method for simultaneously performing the burn-in test and the mounting test according to the present invention can reduce the test time and verify the reliability of the interface pins by performing the mounting test using the internal memory controller. It can work.

또한, 온도 및 전압만을 고려한 하나의 번-인 시스템을 이용하여 번-인 테스트 및 실장 테스트를 동시에 수행함으로서 비용절감 및 생산 효율화를 이룰 수 있는 효과가 있다. In addition, it is possible to achieve cost reduction and production efficiency by simultaneously performing burn-in test and mounting test using one burn-in system considering only temperature and voltage.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.The detailed description of each drawing is provided in order to provide a thorough understanding of the drawings cited in the detailed description of the invention.

도 1은 본 발명의 실시예에 따른 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한 시스템의 블락도를 나타낸다.1 shows a block diagram of a system for concurrently performing a burn-in test and a mounting test in accordance with an embodiment of the present invention.

도 2는 DUT에 대한 번-인 테스트 및 실장 테스트의 수행방법을 설명하기 위한 블락도이다.2 is a block diagram illustrating a method of performing a burn-in test and a mounting test on a DUT.

Claims (3)

다수개의 DUT들 각각을 테스트하기 위한 테스트 보드에 있어서,A test board for testing each of a plurality of DUTs, 번-인 시스템의 번-인 챔버와 전기적으로 접속되는 커넥터;A connector in electrical connection with the burn-in chamber of the burn-in system; 상기 다수개의 DUT들 각각이 삽입될 수 있는 각 소켓; Each socket into which each of the plurality of DUTs can be inserted; 상기 다수개의 소켓들 각각과 접속되는 각 테스트 로직회로; 및Each test logic circuit connected to each of the plurality of sockets; And 상기 각 소켓과 접속되는 버스를 구비하며,A bus connected to each of the sockets, 상기 각 테스트 로직회로는 번-인 테스트와 실장 테스트가 동시에 진행되는 경우 상기 실장 테스트 결과를 출력하는 것을 특징으로 하는 테스트 보드. Wherein each test logic circuit outputs the mounting test result when the burn-in test and the mounting test are simultaneously performed. 번-인 테스트 및 실장 테스트를 동시에 수행하는 테스트 방법에 있어서,In a test method for simultaneously performing a burn-in test and a mounting test, 번-인 시스템의 번-인 챔버 내에 있는 상기 테스트 보드에 장착된 다수개의 DUT들 각각으로 테스트 프로그램을 로딩하는 단계; 및Loading a test program into each of a plurality of DUTs mounted to the test board in a burn-in chamber of the burn-in system; And 상기 번-인 시스템을 이용하여 상기 다수개의 DUT들 각각에 대하여 번-인 테스트를 수행하는 동시에 상기 로드된 테스트 프로그램을 이용하여 상기 다수개의 DUT들 각각에 대하여 실장 테스트를 수행하는 단계를 구비하는 것을 특징으로 하는 테스트 방법. Performing a burn-in test on each of the plurality of DUTs using the burn-in system and simultaneously performing a mounting test on each of the plurality of DUTs using the loaded test program. Characteristic test method. 제2항에 있어서, 상기 테스트 방법은 상기 번-인 테스트 결과 상기 실장 테스트 결과를 동시에 또는 순차적으로 출력하는 것을 특징으로 하는 테스트 방법. The test method according to claim 2, wherein the test method outputs the burn-in test result and the mounting test result simultaneously or sequentially.
KR1020030081731A 2003-11-18 2003-11-18 Test board and method for performing burn-in test and actual mount test at the same time KR20050047928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030081731A KR20050047928A (en) 2003-11-18 2003-11-18 Test board and method for performing burn-in test and actual mount test at the same time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081731A KR20050047928A (en) 2003-11-18 2003-11-18 Test board and method for performing burn-in test and actual mount test at the same time

Publications (1)

Publication Number Publication Date
KR20050047928A true KR20050047928A (en) 2005-05-23

Family

ID=37246807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030081731A KR20050047928A (en) 2003-11-18 2003-11-18 Test board and method for performing burn-in test and actual mount test at the same time

Country Status (1)

Country Link
KR (1) KR20050047928A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174278B2 (en) 2007-09-17 2012-05-08 Samsung Electronics Co., Ltd. Test board and test system
KR20160007138A (en) 2014-07-11 2016-01-20 (주)인포큐브 Burn in test module
KR20160007139A (en) 2014-07-11 2016-01-20 (주)인포큐브 Burn-in test apparatus of a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174278B2 (en) 2007-09-17 2012-05-08 Samsung Electronics Co., Ltd. Test board and test system
KR20160007138A (en) 2014-07-11 2016-01-20 (주)인포큐브 Burn in test module
KR20160007139A (en) 2014-07-11 2016-01-20 (주)인포큐브 Burn-in test apparatus of a semiconductor device

Similar Documents

Publication Publication Date Title
US7473568B2 (en) Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in
US7642105B2 (en) Manufacturing method for partially-good memory modules with defect table in EEPROM
KR101383754B1 (en) Self-test, monitoring, and diagnostics in grouped circuitry module
US9000789B2 (en) Method and equipment for testing semiconductor apparatuses simultaneously and continuously
JPWO2002037503A1 (en) Semiconductor memory, semiconductor memory inspection method and manufacturing method
US5991215A (en) Method for testing a memory chip in multiple passes
US6057698A (en) Test system for variable selection of IC devices for testing
KR100216993B1 (en) A test board for testing both integrated circuit device operating in merged data output mode and ic device operating standard mode
JP4124206B2 (en) Burn-in test method
US7954019B2 (en) Flash storage device and method and system for testing the same
KR20050047928A (en) Test board and method for performing burn-in test and actual mount test at the same time
TWI763594B (en) Semiconductor chip and burn-in test method thereof
US20090300442A1 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment
KR20030046801A (en) Parallel logic devices/circuits tester for plural logic devices/circuits and parallel memory chip repairing apparatus
US7159157B2 (en) Apparatus and method for testing a device for storing data
KR100190921B1 (en) Monitoring burn-in tester
US20240160547A1 (en) Systems and methods for reducing error log required space in semiconductor testing
US20230400514A1 (en) Test system, test method, and non-transitory computer readable medium
KR20080102827A (en) Monitor burn-in system
CN110164503A (en) A kind of semiconductor component test fixture, test macro and test method
KR100247173B1 (en) Test system in which ic devices under test are selected at random depending on the test patterns
KR100248863B1 (en) Memory chip testing device and method of a burin-in board with reduced writing time
US7821254B2 (en) Method and apparatus for improving load time for automated test equipment
KR20120095770A (en) Sip semiconductor system
JP2008090989A (en) Semiconductor memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid