KR100248863B1 - Memory chip testing device and method of a burin-in board with reduced writing time - Google Patents

Memory chip testing device and method of a burin-in board with reduced writing time Download PDF

Info

Publication number
KR100248863B1
KR100248863B1 KR1019970032372A KR19970032372A KR100248863B1 KR 100248863 B1 KR100248863 B1 KR 100248863B1 KR 1019970032372 A KR1019970032372 A KR 1019970032372A KR 19970032372 A KR19970032372 A KR 19970032372A KR 100248863 B1 KR100248863 B1 KR 100248863B1
Authority
KR
South Korea
Prior art keywords
burn
board
test data
memory chips
memory
Prior art date
Application number
KR1019970032372A
Other languages
Korean (ko)
Other versions
KR19990009832A (en
Inventor
강경석
Original Assignee
강경석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강경석 filed Critical 강경석
Priority to KR1019970032372A priority Critical patent/KR100248863B1/en
Publication of KR19990009832A publication Critical patent/KR19990009832A/en
Application granted granted Critical
Publication of KR100248863B1 publication Critical patent/KR100248863B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 쓰기시간을 단축한 번인보드의 메모리칩 검사장치 및 방법에 관한 것으로, 번인보드상에 접속된 메모리칩에 대해 시험데이터를 저장하는 쓰기동작을 일괄적으로 수행하고, 스캔신호에 의해 구분되는 그룹별로 메모리칩으로부터 시험데이터를 읽어내므로써 쓰기시간이 대폭적으로 줄어들며, 특히 셀간섭검사공정(cell disturbance test)과 같이 쓰기동작을 수회 반복하는 검사항목에서는 현격한 쓰기시간의 단축을 달성할 수 있어서 검사공정을 능률적으로 수행할 수 있는 효과가 있다.The present invention relates to a memory chip inspection apparatus and method for a burn-in board with a shorter write time, and performs a write operation for storing test data for a memory chip connected to the burn-in board in a batch, and is classified by a scan signal. By reading test data from memory chips for each group, the write time is greatly reduced. Especially, in the case of a test item that repeats a write operation several times, such as a cell disturbance test, the write time can be significantly shortened. Therefore, there is an effect that can efficiently perform the inspection process.

Description

쓰기시간을 단축한 번인보드의 메모리칩 검사장치 및 방법Burn-in board memory chip tester and method for shorter writing time

본 발명은 메모리칩 검사장치 및 방법에 관한 것으로, 특히 번인보드상에 접속된 메모리칩들에 대해 시험데이타를 일괄적으로 저장하는 방식을 채택하므로써 검사공정을 효율적으로 수행할 수 있는 쓰기시간을 단축한 번인보드의 메모리칩 검사장치 및 검사방법에 관한 것이다.The present invention relates to an apparatus and method for testing a memory chip, and in particular, by adopting a method of collectively storing test data for memory chips connected on a burn-in board, it is possible to shorten a writing time for performing an inspection process efficiently. The present invention relates to a memory chip tester and a test method of a board.

일반적으로, 번인공정시스템은 도 1에 도시한 바와 같이, 메모리칩에 대한 불량여부를 검출하는 번인테스터(11)와, 메모리칩들을 회로연결하며 신호선을 통해 번인테스터(11)와 제어신호와 데이터등을 입출력하는 번인보드(12)를 구비하고 있다. 메모리칩을 검사하는 공정은 번인테스터(11)가 번인보드(12)에 접속된 메모리칩들을 고온에서 전기적 스트레스를 가하는 공정 즉, 메모리칩을 구성하는 메모리셀들에 대해 시험데이터를 저장하고, 저장된 시험데이터를 독출하는 번인(burn-in)공정을 통해 이루어진다.In general, the burn-in process system, as shown in Figure 1, the burn-in tester 11 for detecting whether the memory chip is defective, the burn-in tester 11 and the control signal and data through the signal line connecting the memory chips The burn-in board 12 which inputs and outputs etc. is provided. The process of inspecting the memory chip is a process in which the burn-in tester 11 applies electrical stress to the memory chips connected to the burn-in board 12 at a high temperature, that is, the test data is stored and stored in the memory cells constituting the memory chip. This is done through a burn-in process for reading test data.

도 2a는 번인보드에 회로연결된 메모리칩들의 연결상태를 나타내는 일예시도이다. 도시한 바와 같이, 메모리칩(M11∼M34)들은 신호선을 통해 시험데이터를 인가받아 저장하며, 번인테스터(11)로부터의 독출요구가 있으면 저장된 시험데이터를 출력하게 된다. 구체적으로, 번인테스터(11)는 스캔신호를 이용하여 데이터 신호선을 공유하는 메모리칩들중 특정한 메모리칩을 지정하여 여러개의 그룹으로 나눈다. 즉, 번인테스터(11)는 1열의 메모리칩(M11,M12,M13, M14)에 스캔신호를 인가하여 제 1그룹을 지정한후 시험데이터를 저장하고, 메모리칩(M11,M12,M13)에 저장된 시험데이터를 읽어내는 동작을 수행한다. 이어, 번인테스터(11)는 2열의 메모리칩(M21,M22,M23,M24)에 대해 시험데이터를 저장하고 읽어내는 동작을 수행하며, 이후 제 3열과 4열에 대해 동일하게 검사공정을 차례로 수행하므로써 해당 그룹의 메모리칩에 대한 불량여부를 검출한다. 도 2b는 각각의 그룹별로 시험데이터의 저장 및 읽기동작을 순차적으로 수행하는 과정을 나타내는 파형도이다.2A is an exemplary view illustrating a connection state of memory chips connected to a burn-in board. As illustrated, the memory chips M11 to M34 receive and store test data through signal lines, and output stored test data when a read request from the burn-in tester 11 is required. Specifically, the burn-in tester 11 designates a specific memory chip among memory chips sharing a data signal line using a scan signal and divides the same into a plurality of groups. That is, the burn-in tester 11 applies a scan signal to the memory chips M11, M12, M13, and M14 in one row to designate the first group, stores test data, and stores the test data in the memory chips M11, M12, and M13. The test data reading operation is performed. Subsequently, the burn-in tester 11 performs an operation of storing and reading test data for the two memory chips M21, M22, M23, and M24, and then sequentially performing the same inspection process for the third and fourth columns. Detects whether the memory chip of the group is defective. 2B is a waveform diagram illustrating a process of sequentially performing storage and reading operations of test data for each group.

이와 같이, 종래에는 번인테스터(11)가 그룹별로 시험데이터를 저장하는 쓰기동작(write)과 시험데이터를 독출하는 읽기동작(read)을 수행한 후 다음 그룹에 대해 쓰기동작과 읽기동작을 동일하게 수행하게 된다.As described above, in the related art, the burn-in tester 11 performs a write operation for storing test data for each group and a read operation for reading the test data, and then writes and reads the same for the next group. Will be done.

근래에는, 집적도가 높고 고속처리용 메모리칩에 대한 수요가 증가되는 실정으로 메모리칩에 대해 신뢰도가 우수한 검사공정이 필수적으로 수반되고 있으며 동작모드에 따라 검사장비를 사용하고 있다. 고성능 메모리칩이 고속동작모드에서 정상적으로 동작하는 가를 검사하는 장비로는 고속용 검사장비(일예로, 테스터 T5581)를 사용하는데, 고속처리를 요하는 검사항목에 대해서 신속하게 검사한다.In recent years, as the demand for memory chips for high integration and high-speed processing increases, highly reliable inspection processes for memory chips are inevitably accompanied, and inspection equipment is used according to operation modes. As a device for checking whether the high performance memory chip operates normally in the high speed operation mode, a high speed inspection device (for example, the tester T5581) is used. The inspection item that requires high speed processing is quickly inspected.

반면, 저속동작모드에서 정상적으로 동작하는 가를 검사하는 저속용 검사장비로는 TDBI(Test During Burn-in)를 사용하는데, 메모리칩에 대해 시험데이터를 저장 및 독출하는 쓰기동작과 읽기동작을 수행하는 동작을 그룹별로 순차적으로 검사한다. 즉, 전술한 바와 같이 동일한 시험데이터를 그룹별로 쓰기동작과 읽기동작을 차례로 수행하므로 그룹별로 쓰기동작을 중복하여 실행할 수밖에 없어서 장시간이 소요되는 문제가 상존하고 있는 실정이어서 보다 효과적으로 메모리칩에 시험데이타를 쓰기동작과 읽기동작을 수행하는 것이 요구되고 있다.On the other hand, TDBI (Test During Burn-in) is used as a low-speed inspection device that checks whether it operates normally in the low-speed operation mode, which performs a write operation and a read operation for storing and reading test data to and from a memory chip. Check the operation sequentially by group. In other words, as described above, since the same test data is sequentially written and read in groups, there is a problem in that it takes a long time since the write operations are repeatedly executed for each group. Therefore, the test data is effectively applied to the memory chip. It is required to perform write and read operations.

본 발명의 목적은 번인보드상에 접속된 메모리칩들중 불량 메모리칩을 검출하는데 소요되는 검사시간을 줄여 검사공정을 효율적으로 수행할 수 있는 쓰기시간을 단축한 번인보드의 메모라칩 검사 장치를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a memory chip inspection apparatus for burn-in boards, which reduces the inspection time required for detecting a defective memory chip among the memory chips connected on the burn-in board, thereby reducing the writing time for performing the inspection process efficiently. Is in.

본 발명의 다른 목적은 번인보드의 메모리칩에 대해 시험데이터를 일시에 저장하고, 메모리칩으로부터 저장된 시험데이터를 그룹별로 읽어내므로써 불량한 메모리칩을 검출하는 검사공정을 효율적으로 수행할 수 있는 쓰기시간을 단축한 번인보드의 메모리칩 검사방법을 제공함에 있다.Another object of the present invention is to save test data at a time on the memory chip of the burn-in board and to write a test time for detecting a bad memory chip by reading out the test data stored in the memory group by group. The purpose of the present invention is to provide a burn-in board memory chip inspection method.

도 1은 번인테스터와 번인보드로 이루어진 일반적인 번인공정시스템을 나타낸 구성도,1 is a configuration diagram showing a general burn-in process system consisting of a burn-in tester and a burn-in board,

도 2a는 번인보드에 회로연결된 메모리칩들의 연결상태를 나타내는 일예시도,2A is an exemplary diagram illustrating a connection state of memory chips connected to a burn-in board;

도 2b는 종래기술에 따라 메모리칩에 시험데이타를 저장 및 읽는 동작을 시간적으로 나타낸 파형도,2B is a waveform diagram illustrating an operation of storing and reading test data in a memory chip according to a related art in time;

도 3a는 번인보드에 회로연결된 메모리칩들의 상세한 연결상태를 나타내는 일예시도,3A is an exemplary view illustrating a detailed connection state of memory chips connected to a burn-in board;

도 3b는 본 발명에 따라 메모리칩에 시험데이타를 저장 및 읽는 동작을 시간적으로 나타낸 파형도.3B is a waveform diagram illustrating an operation of storing and reading test data in a memory chip in accordance with the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 번인테스터 12 : 번인보드11: Burnin Tester 12: Burnin Board

A/C :번지/콘트롤 입력단자 Da,Db,Dc,Dd : 데이터 입력단자A / C: Address / Control Input Terminal Da, Db, Dc, Dd: Data Input Terminal

S1,S2,S3 : 스캔신호 입력단자 M11∼M34 : 메모리칩S1, S2, S3: Scan signal input terminal M11 to M34: Memory chip

상기와 같은 본 발명의 목적은 번인보드상에 회로연결된 메모리칩들을 검사하는 장치에 있어서, 상기 번인보드에 연결된 신호선들을 공유하는 메모리칩들에 대해 시험데이터를 동시에 저장하며, 선택지정된 그룹별로 상기 메모리칩들로부터 기저장된 시험데이터를 순차적으로 읽어내는 번인테스터에 의하여 달성된다.An object of the present invention as described above, in the apparatus for inspecting the memory chips connected to the circuit board on the burn-in board, simultaneously storing the test data for the memory chips sharing the signal lines connected to the burn-in board, the memory for each selected group This is achieved by a burn-in tester that reads pre-stored test data from the chips sequentially.

본 발명의 다른 목적은 번인보드상에 회로연결된 메모리칩들을 검사하는 방법에 있어서, 상기 번인보드에 연결된 신호선들을 공유하는 모든 메모리칩들에 대해 시험데이터를 동시에 저장하는 단계; 상기 메모리칩들을 구분하여 그룹을 형성하는 단계; 및 상기 메모리칩에 저장된 시험데이터를 그룹별로 순차적으로 읽어내는 단계에 의하여 달성된다.Another object of the present invention is a method of inspecting memory chips connected on a burn-in board, the method comprising: simultaneously storing test data for all memory chips sharing signal lines connected to the burn-in board; Forming groups by dividing the memory chips; And sequentially reading the test data stored in the memory chip in groups.

이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 도 1의 일반적인 번인공정시스템을 적용할 수 있으며, 동일한 구성요소에 대해 동일한 부호를 인용하여 설명하기로 한다.The present invention can be applied to the general burn-in process system of Figure 1, the same components will be described with reference to the same reference numerals.

도 3a는 번인보드에 회로연결된 메모리칩들의 상세한 연결상태를 나타내는 일예시도이다. 도시한 바와 같이, 번지/콘트롤신호선은 메모리칩들(M11∼M34)에 대해 쓰기명령(write)과 읽기명령(read)을 지시하기 위한 것이며, 스캔신호선은 메모리칩(M11∼M34)들을 그룹별로 구분하기 위한 신호선이며, 데이터신호선은 시험데이타를 입출력하기 위한 신호선이다.3A is an exemplary diagram illustrating a detailed connection state of memory chips connected to a burn-in board. As shown, the address / control signal lines are for instructing write and read commands to the memory chips M11 to M34, and the scan signal lines are used to group the memory chips M11 to M34 in groups. It is a signal line for classification, and the data signal line is a signal line for inputting and outputting test data.

일예로 번인보드(12)에 100개의 메모리칩들이 회로연결되어 있는 경우 전체 데이터 입력핀수는 수백개에 달하는데 반하여 데이터를 입출력하기 위한 데이터신호선은 100개 미만으로 설정되어 있어서 불가피하게 메모리칩들이 데이터신호선을 공유하게 된다.For example, if 100 memory chips are circuit-connected to the burn-in board 12, the total number of data input pins is hundreds, whereas the data signal lines for inputting / outputting data are set to less than 100. Will be shared.

본 발명의 번인테스터(11)는 스캔신호선을 통해 스캔신호를 인가하여 시험데이터버를 저장 및 독출할 메모리칩을 선택하여 그룹별로 메모리칩을 구분하며, 메모리칩이 DRAM(dynamic random access memory)인 경우 /RAS 신호 또는 /CAS신호를 스캔신호로서 사용한다.The burn-in tester 11 according to the present invention selects a memory chip to store and read a test data by applying a scan signal through a scan signal line to classify the memory chips into groups, and the memory chip is a dynamic random access memory (DRAM). In this case, the / RAS signal or the / CAS signal is used as a scan signal.

도 3a에서 1행의 메모리칩들(M11,M21,M31)은 데이터 입력단자(Da)를 통해 제 1데이터신호선을 공유하며, 2행의 메모리칩들(M12,M22,M32)은 데이터 입력단자(Db)를 통해 제 2데이터신호선을 공유하며, 3행과 4행의 메모리칩들(M13,M23,M33) (M14,M24,M34)은 데이터 임력단자(Dc)(Dd)를 통해 제 3과 제 4데이터신호선을 각각 공유한다.In FIG. 3A, the first row of memory chips M11, M21, and M31 share a first data signal line through the data input terminal Da, and the second row of memory chips M12, M22, and M32 are data input terminals. The second data signal line is shared through (Db), and the memory chips M13, M23, and M33 of the third and fourth rows (M14, M24, and M34) are connected to the third through the data force terminals Dc (Dd). And share the fourth data signal line.

본 발명에서는 메모리칩의 검사시간을 단축하기 위하여, 번인테스터(11)가 제 1스캔신호선, 제 2스캔신호선, 제 3스캔신호선에 의해 구분되는 제 1 내지 제 3그룹별로 쓰기동작을 동시에 수행한 다음 그룹별로 메모리칩으로부터 시험데이타를 읽어내는 동작을 수행한다.In the present invention, in order to shorten the inspection time of the memory chip, the burn-in tester 11 simultaneously performs write operations for the first to third groups divided by the first scan signal line, the second scan signal line, and the third scan signal line. The test data is read from the memory chip in the following groups.

즉, 도 3b에 도시한 바와 같이 번인테스터(11)는 검사대상이 되는 모든 메모리칩에 대해 동일한 시험데이터를 저장하는 쓰기동작을 일괄적으로 동시에 실행하는 반면에, 기저장된 시험데이타를 독출하여 메모리칩의 오류를 검출하고자 할경우에는 해당 그룹에 대응하는 스캔신호를 스캔신호선을 통해 인가하여 그룹별로 시험데이터를 차례로 읽어내는 동작을 수행하게 된다.That is, as shown in FIG. 3B, the burn-in tester 11 simultaneously performs a write operation for storing the same test data for all the memory chips to be inspected at the same time, while reading out the pre-stored test data. In order to detect an error of a chip, a scan signal corresponding to a corresponding group is applied through a scan signal line to sequentially read out test data for each group.

이상과 같은 본 발명은 번인보드상에 접속된 메모리칩에 대해 시험데이터를 일괄적으로 쓰기동작을 수행하고, 스캔신호에 의해 구분되는 그룹별로 메모리칩으로부터 시험데이터를 읽어내므로써 쓰기시간이 대폭적으로 줄어들며, 특히 셀간섭검사공정(cell disturbance test)과 같이 쓰기동작을 수회 반복하는 검사항목에서는 현격한 쓰기시간의 단축을 달성할 수 있어서 검사공정을 효율적으로 수행할 수 있다.As described above, the present invention performs write operation on the test data for the memory chips connected on the burn-in board collectively, and write time is greatly increased by reading test data from the memory chips for each group classified by the scan signal. In particular, in a test item which repeats a write operation several times, such as a cell disturbance test, a marked shortening of the writing time can be achieved, so that the test process can be efficiently performed.

Claims (5)

번인보드상에 회로연결된 메모리칩들을 검사하는 장치에 있어서,A device for inspecting circuit chips connected on a burn-in board, 상기 번인보드에 연결된 신호선들을 공유하는 메모리칩들에 대해 시험데이터를 동시에 저장하며, 선택지정된 그룹별로 상기 메모리칩들로부터 기저장된 시험데이터를 순차적으로 읽어내는 번인테스터를 구비하는 것을 특징으로 하는 쓰기시간을 단축한 번인보드의 메모리칩 검사장치.And a burn-in tester for simultaneously storing test data for memory chips sharing the signal lines connected to the burn-in board, and sequentially reading test data stored from the memory chips for each selected group. Burn-in board memory chip tester shortened. 번인보드상에 회로연결된 메모리칩들을 검사하는 방법에 있어서,A method for inspecting memory chips connected on a burn-in board, 상기 번인보드에 연결된 신호선들을 공유하는 모든 메모리칩들에 대해 시험데이터를 동시에 저장하는 단계;Simultaneously storing test data for all memory chips sharing the signal lines connected to the burn-in board; 상기 메모리칩들을 구분하여 그룹을 형성하는 단계; 및Forming groups by dividing the memory chips; And 상기 메모리칩에 저장된 시험데이터를 그룹별로 순차적으로 읽어내는 단계를 포함하는 것을 특징으로 하는 쓰기시간을 단축한 번인보드의 메모리칩 검사방법.And a step of sequentially reading out the test data stored in the memory chip for each group. 제 2항에 있어서, 상기 메모리칩들에 시험데이터를 저장하는 단계는 동일한 시험데이터를 모든 그룹의 메모리칩에 저장하는 것을 특징으로 하는 쓰기시간을 단축한 번인보드의 메모리칩 검사장치.The apparatus of claim 2, wherein the storing of test data in the memory chips comprises storing the same test data in the memory chips of all groups. 제 2항에 있어서, 상기 그룹을 형성하는 단계는 메모리칩을 선택하는 스캔신호선의 공유여부에 따라 메모리칩을 구분하는 것을 특징으로 하는 쓰기시간을 단축한 번인보드의 메모리칩 검사방법.3. The method of claim 2, wherein the forming of the group comprises classifying the memory chips according to whether the scan signal lines for selecting the memory chips are shared. 제 4항에 있어서, 상기 스캔신호선은 메모리칩이 DRAM(dynamic random access memory)인 경우 /RAS 신호 또는 /CAS신호를 사용하는 것을 특징으로 하는 쓰기시간을 단축한 번인보드의 메모리칩 검사방법.5. The method of claim 4, wherein the scan signal line uses a / RAS signal or a / CAS signal when the memory chip is a dynamic random access memory (DRAM).
KR1019970032372A 1997-07-11 1997-07-11 Memory chip testing device and method of a burin-in board with reduced writing time KR100248863B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032372A KR100248863B1 (en) 1997-07-11 1997-07-11 Memory chip testing device and method of a burin-in board with reduced writing time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032372A KR100248863B1 (en) 1997-07-11 1997-07-11 Memory chip testing device and method of a burin-in board with reduced writing time

Publications (2)

Publication Number Publication Date
KR19990009832A KR19990009832A (en) 1999-02-05
KR100248863B1 true KR100248863B1 (en) 2000-03-15

Family

ID=19514240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032372A KR100248863B1 (en) 1997-07-11 1997-07-11 Memory chip testing device and method of a burin-in board with reduced writing time

Country Status (1)

Country Link
KR (1) KR100248863B1 (en)

Also Published As

Publication number Publication date
KR19990009832A (en) 1999-02-05

Similar Documents

Publication Publication Date Title
KR100328809B1 (en) Semiconductor memory device with wafer level test function
US6577547B2 (en) Semiconductor memory device
JP2003307545A (en) Semiconductor inspection device, semiconductor integrated circuit device, inspection method and manufacturing method
JP4322827B2 (en) Semiconductor chip
JP3031883B2 (en) Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode
KR100248863B1 (en) Memory chip testing device and method of a burin-in board with reduced writing time
US6352868B1 (en) Method and apparatus for wafer level burn-in
KR100660640B1 (en) Data writing apparatus and method for eds test
JPH0312099A (en) Method of testing recording element with series data transmission path
KR100630716B1 (en) Semiconductor memory device capable of writing a versatile pattern data and method for testing the same
JPH0252446A (en) Testing apparatus for integrated circuit
JP2930037B2 (en) Semiconductor memory and test method thereof
JP3516834B2 (en) Semiconductor integrated circuit
KR100252303B1 (en) Tester for semiconductor chip slave
JP2002042485A (en) Test apparatus for semiconductor memory
KR19980076902A (en) Memory chip inspection device
JP2003151299A (en) Semiconductor device and its test method, and electronic equipment
KR100505613B1 (en) Printed circuit board for performing burn-in test of semiconductor memory device
JP3165131B2 (en) Test method and test circuit for semiconductor integrated circuit
JP3016755B2 (en) Inspection system that allows optional selection of integrated circuit elements mounted on the inspection board
KR20010084673A (en) Memory device capable of high speed testing with low frequency tester and the method thereof
US20030204796A1 (en) Serial input/output testing method
KR20050047928A (en) Test board and method for performing burn-in test and actual mount test at the same time
KR100487632B1 (en) Inspection method of multiple faults of DRAM
CN118131019A (en) Method for precisely positioning metastable state defect position on scanning chain

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee