KR100252303B1 - Tester for semiconductor chip slave - Google Patents
Tester for semiconductor chip slave Download PDFInfo
- Publication number
- KR100252303B1 KR100252303B1 KR1019970037617A KR19970037617A KR100252303B1 KR 100252303 B1 KR100252303 B1 KR 100252303B1 KR 1019970037617 A KR1019970037617 A KR 1019970037617A KR 19970037617 A KR19970037617 A KR 19970037617A KR 100252303 B1 KR100252303 B1 KR 100252303B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- signal
- slave
- inspection
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명은 반도체칩 검사장치에 관한 것으로, 보다 상세하게는, 양품과 검사할 반도체칩의 데이타신호를 각각 비교하여 불량여부를 판별하는 반도체칩 슬레이브 검사장치에 관한 것이다.The present invention relates to a semiconductor chip inspection apparatus, and more particularly, to a semiconductor chip slave inspection apparatus for comparing the good and the data signal of the semiconductor chip to be inspected to determine whether there is a defect.
일반적으로 반도체칩 검사는 제품완성후 양품을 판별하는 최종적인 과정으로서, 다량의 제품을 효율적으로 검사할 수 있는 반도체칩 검사장치가 요청되고 있다.In general, semiconductor chip inspection is a final process for determining good quality after completion of a product, and a semiconductor chip inspection apparatus capable of efficiently inspecting a large quantity of products is required.
도 1은 종래의 반도체칩 검사장치인 마스타 검사장치를 도시한 것이다.1 shows a master inspection apparatus which is a conventional semiconductor chip inspection apparatus.
도 1a는 한 개의 반도체칩(30)을 검사하는 블럭도이고, 도 1b는 반도체칩모듈(31)을 검사하는 블럭도이다.FIG. 1A is a block diagram for inspecting one
도 1a 및 도 1b에 도시한 바와 같이, 종래의 마스터 검사장치는 각종 신호를 발생하는 중앙검사부(10)와, 반도체칩(30)이나 반도체칩모듈(31)을 장착하여 신호를 입출력하는 핸들러(20)로 구성된다.As shown in FIGS. 1A and 1B, a conventional master inspection apparatus includes a
중앙검사부(10)는 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 발생하고, 이 신호들은 해당 신호선을 통해 핸들러(20)에 인가된다.The
제어신호(C)는 반도체칩(30)과 반도체칩모듈(31)을 동작시키는 신호이다. 어드레스신호(A)는 메모리칩 검사시 번지(address, 위치나 주소)를 지정하는 신호이다. 데이타신호(D)는 메모리칩의 경우 지정번지에 기록할 신호이거나 이미 기록된 내용을 출력한 신호이고, 비메모리칩의 경우 일정한 입력에 대한 결과출력신호이다. 단, 데이타신호(D)만큼은 메모리칩과 비메모리칩에서 전송 및 처리과정이 다르다. 즉, 검사할 반도체칩(30)이 메모리칩인 경우, 메모리칩에 기록(write)할 데이타신호(D)가 중앙검사부(10)로부터 출력되어 지정번지에 기록되고, 일정시간이 경과한 후 메모리에 기록(write)된 데이타가 읽혀져(read) 다시 중앙검사부(10)로 입력된다. 하지만 비메모리칩인 경우, 어드레스신호(A)에 의해 지정된 번지에 이미 기록(write)되어 있는 데이타가 읽혀져서(read) 중앙검사부(10)로 이동된다. 중앙검사부(10)에서는 이 데이타신호(D)를 양품의 반도체칩 신호와 비교하여 불량유무를 판별한다.The control signal C is a signal for operating the
도 2는 종래 마스터 검사장치로 4M×64 DRAM 반도체칩 2개를 검사하는 실시예를 나타낸 것이다.Figure 2 shows an embodiment of inspecting two 4M x 64 DRAM semiconductor chips with a conventional master inspection device.
중앙검사부(10)는 제어신호(C), 어드레스신호(A), 데이타신호(D)를 출력하여 각 DRAM에 보낸다. 각 DRAM에 사용되는 신호선의 수를 살펴보면, 제어신호(C)는 14선, 어드레스신호(A)는 24선, 데이타신호(D)는 64선이 필요하다. 그러나 도 2의 예시와 같이, 2개의 DRAM(30a,30b)을 검사할 경우에는 신호전송선 및 중앙검사부의 신호보드(board)수가 2배로 증가하고, 또한 중앙검사부(10)의 신호처리용 기판상에서 차지하는 점유면적이 증가한다. 일예로 4개의 DRAM을 검사하려면 각 신호선이 4배씩 필요하고, 따라서 신호구동 보드수 및 점유면적이 그만큼 증가하게 된다.The
하지만, 위와 같이 구성된 종래의 반도체칩 검사장치는 검사할 반도체칩의 수에 따라 검사용 보드수 및 점유면적이 증가할 뿐만아니라, 각종 신호를 전송하는 버스선의 수도 선형적으로 증가되는 문제점이 있었다.However, the conventional semiconductor chip inspection apparatus configured as described above has a problem in that the number of inspection boards and the area occupied increases according to the number of semiconductor chips to be inspected, and the number of bus lines transmitting various signals increases linearly.
본 발명의 목적은 각각의 슬레이브 검사단에서 양품과 검사할 반도체칩의 데이타신호를 비교하여 불량여부를 판별하므로 검사할 반도체칩의 수에 따라 선형적으로 신호선을 증가시킬 필요가 없으며, 검사시간을 단축하고 검사비용의 절감을 통해 검사공정의 효율을 높일 수 있는 반도체칩 슬레이브 검사장치를 제공함에 있다.The object of the present invention is to compare the good and the data signal of the semiconductor chip to be inspected at each slave inspection stage to determine whether there is a defect, so it is not necessary to increase the signal line linearly according to the number of semiconductor chips to be inspected. The present invention provides a semiconductor chip slave inspection apparatus capable of shortening and reducing inspection costs to increase the efficiency of an inspection process.
도 1은 반도체칩을 검사하는 종래 마스터 검사장치의 블럭도.1 is a block diagram of a conventional master inspection device for inspecting a semiconductor chip.
도 2는 종래 마스터 검사장치에 의해 4M×64 DRAM 2개를 검사하는 예시도.2 is an exemplary diagram of inspecting two 4M × 64 DRAMs by a conventional master inspection device.
도 3은 본 발명에 따른 반도체칩 슬레이브 검사장치 전체를 나타내는 블록도.Figure 3 is a block diagram showing the entire semiconductor chip slave inspection apparatus according to the present invention.
도 4는 본 발명에 따른 반도체칩 슬레이브 검사장치의 동작을 설명하기 위한 부분블럭도.Figure 4 is a partial block diagram for explaining the operation of the semiconductor chip slave inspection apparatus according to the present invention.
도 5는 16개의 4M×64 DRAM 메모리칩을 검사하는 예시도.5 is an exemplary diagram for inspecting sixteen 4M × 64 DRAM memory chips.
※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing
10 : 중앙검사부 20,20a,20b : 핸들러(handler)10:
30,30a,30b : 반도체칩 31 : 반도체칩모듈30,30a, 30b: semiconductor chip 31: semiconductor chip module
40 : 중앙제어부 50 : 신호구동부40: central control unit 50: signal driver
60 : 슬레이브(slave)검사부60: slave inspection unit
601 : 슬레이브검사단 601a : 반도체칩 장착핸들러601:
601b : 데이타 비교처리단 601c : 전원공급장치601b: data comparison processing stage 601c: power supply device
70a : 양품 반도체칩 70b : 검사용 반도체칩70a:
D : 데이타 신호 A : 어드레스 신호D: data signal A: address signal
C : 제어신호 R : 검사결과신호C: control signal R: test result signal
이와 같은 목적을 달성하기 위한 본 발명은 장착된 반도체칩 또는 반도체칩모듈에 인가할 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 발생시키고 최종결과를 입력받는 중앙제어부(40)와, 중앙제어부(40)에서 입력된 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 다수의 고출력신호로 바꾸어 출력하는 신호구동부와, 양품과 검사할 반도체칩의 데이터를 비교검사하여 불량여부를 판별하는 슬레이브 검사부가 있다. 슬레이브 검사부는 다수의 슬레이브 검사단으로 구성된다. 각 슬레이브 검사단은 반도체칩 및 반도체칩모듈을 장착하는 반도체칩 장착핸들러와, 반도체칩 또는 반도체칩모듈로부터 출력된 데이타값을 비교하여 양품과 불량을 판별하는 데이타 비교처리단으로 구성하는 것을 특징으로 한다.The present invention for achieving the above object generates a control signal (C), an address signal (A) and a data signal (D) to be applied to the semiconductor chip or semiconductor chip module mounted, and receives a final result 40 ), A signal driver for converting the control signal (C), the address signal (A) and the data signal (D) inputted from the
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 반도체칩 슬레이브 검사장치의 전체 블록도이고, 도 4는 슬레이브 검사부(60)중 한 단의 슬레이브 검사단(60)만을 표시하여 동작상황과 신호이동을 도시한 부분블럭도이다.3 is an overall block diagram of a semiconductor chip slave inspection apparatus according to the present invention, and FIG. 4 is a partial block diagram showing operation status and signal movement by displaying only the
도 3 및 도 4에 도시한 바와 같이, 본 발명에 따른 반도체칩 슬레이브 검사장치는 각종 신호를 발생하는 중앙제어부(40)와, 중앙제어부(40)로부터 입력된 신호를 다수의 고출력신호로 변환시키는 신호구동부(50) 및 반도체칩(10)을 검사하는 다수의 슬레이브 검사단(601)으로 이루어진 슬레이브 검사부(60)를 구비하고 있다.As shown in FIG. 3 and FIG. 4, the semiconductor chip slave inspection apparatus according to the present invention converts the signals input from the
상기 중앙제어부(40)에서는 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 발생하여 신호구동부(50)로 출력하며, 슬레이브 검사부(60)로부터 검사결과신호(R)를 입력받는다.The
상기 신호구동부(50)는 중앙제어부(40)로부터 입력받은 각종 신호를 다수의 고출력의 신호로 변환한 후 슬레이브 검사부(60)로 출력하는데, 이는 다수의 슬레이브 검사단(601)에 동일신호를 공통적으로 인가시키기 위한 것이다.The
전술한 바와 같이, 슬레이브 검사부(60)는 다수의 슬레이브 검사단(601)을 구비하고 있다. 각 슬레이브 검사단(601)은 반도체칩 장착핸들러(601a), 데이터 비교처리단(601b) 및 전원공급장치(601c)로 구분된다.As described above, the
반도체칩 장착핸들러(601a)는 검사하고자 하는 반도체칩이나 반도체칩모듈을 장착하여 해당된 핀에 각종신호를 입출력한다. 그리고 반도체칩검사를 위한 데이타신호를 데이타 비교처리단(601b)으로 출력한다.The semiconductor
데이타 비교처리단(601b)은 반도체칩 장착핸들러(601a)에 장착된 양품과 검사할 반도체칩의 동일위치 핀에서 출력되는 데이타신호(D)를 병렬적으로 비교검사한다. 두 신호의 비교는 디지탈비교기(digital comparator)를 사용하며, 비교값이 일치하지 않은 경우, 데이타 비교처리단은 검사할 반도체칩을 불량으로 판정한다.The data
도 5는 본 발명의 반도체칩 슬레이브 검사장치에 의해 4M×64 DRAM반도체 16개를 검사하는 실시예를 도시한 것이다.FIG. 5 shows an embodiment in which 16 4M × 64 DRAM semiconductors are inspected by the semiconductor chip slave inspection apparatus of the present invention.
도 5에 도시한 바와 같이, 실시예에 의한 본 발명의 반도체칩 슬레이브 검사장치는 각종신호를 발생하는 중앙제어부(40)와, 고출력신호로 변환하는 신호구동부(50) 및 다수의 슬레이브 검사단(601)을 구비하는 슬레이브 검사부(60)로 구성된다.As shown in FIG. 5, the semiconductor chip slave inspection apparatus of the present invention includes a
중앙제어부(40)에서는 양품의 반도체칩과 검사할 반도체칩을 동작시키기 위한 제어신호(C)와 어드레스신호(A) 및 데이타신호(D)를 발생한다.The
종래 마스타 검사장치와 같이, 본 발명에 따른 반도체칩 슬레이브 검사장치에서도 메모리칩과 비메모리칩의 데이타신호(D)의 발생 및 처리과정에 차이가 있다. 하지만 데이타신호(D)의 이동경로는 기존의 마스타 검사장치와 차이가 있다. 검사할 반도체칩이 메모리칩인 경우에, 처음에는 메모리칩에 기록(write)할 데이타가 중앙제어부(40)에서 출력되어 양품과 검사할 반도체칩의 지정번지에 기록(write)되고, 일정시간이 경과한 후 두 반도체칩에 기록된 데이타가 읽혀져(read) 데이타 비교처리단(601b)으로 입력된다. 그러나 비메모리칩인 경우에는 어드레스신호(A)에 의해 지정된 번지의 데이타가 읽혀져서(read) 데이타 비교처리단(601b)으로 이동된다. 이후 데이타 비교처리단(601b)에서는 이 두가지의 데이타신호(D)를 비교하여 불량유무를 판별한다.As in the conventional master inspection apparatus, the semiconductor chip slave inspection apparatus according to the present invention has a difference in the generation and processing of the data signal D of the memory chip and the non-memory chip. However, the movement path of the data signal D is different from the existing master inspection apparatus. In the case where the semiconductor chip to be inspected is a memory chip, data to be written to the memory chip is first outputted from the
신호구동부(50)는 중앙제어부(40)에서 입력된 신호를 다수의 동일한 신호로 복제하고, 고출력신호로 변환하여 출력한다.The
각 슬레이브 검사부(601)는 반도체칩 장착핸들러(601a), 데이터 비교처리단(601b) 및 전원공급장치(601c)로 구성된다. 반도체칩 장착핸들러(601a)는 양품의 반도체칩과 검사해야 할 반도체칩이나 반도체칩모듈을 장착하여 각 핀에 해당신호를 입출력할 수 있도록 설계되어 있다. 데이타 비교처리단(601b)은 반도체칩 장착핸들러(601a)에 장착된 양품과 검사할 반도체칩의 동일위치 핀에서 출력된 데이타신호(D)를 병렬적으로 비교하여 양품과 불량을 판단한다. 두 신호의 비교는 디지탈비교기(digital comparator)를 사용하며, 비교값이 일치하지 않은 경우에 불량으로 판정한다. 양품과 불량이 판별되면 데이터 비교처리단(601b)에서는 결과를 중앙제어부(40)로 전송하고, 데이터 비교처리단(601b)자체에서 결과를 전시한다. 전원공급장치(601c)는 다수의 반도체칩이나 반도체칩모듈 검사시 각 슬레이브 검사단(601)에 쓰이는 전력을 공급하여 과부하로 인한 피해를 방지하기 위한 것이다.Each
도 5는 본 발명의 일실시예에 따른 반도체칩 슬레이브 검사장치의 상세구성도이다. 도시한 바와 같이, 슬레이브 검사부(60)는,5 is a detailed configuration diagram of a semiconductor chip slave inspection apparatus according to an embodiment of the present invention. As shown, the
신호구동부(50)으로부터 제어신호(C), 어드레스신호(A), 데이타신호(D), 검사결과신호(R)를 입출력하는 다수의 슬레이브 검사단(601)으로 이루어진다. 따라서 검사할 반도체칩이 증가하더라도 신호구동부(50)와 슬레이브 검사단(601)은 신호선을 공유하므로써 신호선의 증가를 억제할 수 있다.The
상술한 바와 같이, 본 발명은 하나의 신호를 다수의 동일한 신호로 복제하고, 복제된 신호를 고출력신호로 변환하여 반도체칩 검사에 이용한다. 또한, 양품과 검사할 반도체칩의 동일한 위치의 핀에서 출력된 데이터를 각각 비교하는 슬레이브 검사방법을 채택하여 검사시간과 검사비용을 줄임으로써, 저가의 비용으로도 다수의 반도체칩을 검사하여 생산성을 향상시키는 효과를 제공한다.As described above, the present invention duplicates one signal into a plurality of identical signals, converts the duplicated signal into a high output signal, and uses the same for semiconductor chip inspection. In addition, by adopting a slave inspection method that compares the data output from the good and the pins of the same position of the semiconductor chip to be inspected, the inspection time and inspection cost are reduced, so that many semiconductor chips can be inspected at low cost. Provide the effect of improving.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970037617A KR100252303B1 (en) | 1997-08-06 | 1997-08-06 | Tester for semiconductor chip slave |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970037617A KR100252303B1 (en) | 1997-08-06 | 1997-08-06 | Tester for semiconductor chip slave |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990015490A KR19990015490A (en) | 1999-03-05 |
KR100252303B1 true KR100252303B1 (en) | 2000-06-01 |
Family
ID=19517014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970037617A KR100252303B1 (en) | 1997-08-06 | 1997-08-06 | Tester for semiconductor chip slave |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100252303B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100358919B1 (en) * | 2000-11-18 | 2002-10-31 | 주식회사 메모리앤테스팅 | Semiconductor testing using Master-slave technique |
-
1997
- 1997-08-06 KR KR1019970037617A patent/KR100252303B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990015490A (en) | 1999-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020129298A1 (en) | Method of and apparatus for testing CPU built-in RAM mixed LSI | |
KR100358919B1 (en) | Semiconductor testing using Master-slave technique | |
US20020046374A1 (en) | Method of testing memory device, method of manufacturing memory device, apparatus for testing memory device, method of testing memory module, method of manufacturing memory module, apparatus for testing memory module and method of manufacturing computer | |
US7202692B2 (en) | Semiconductor chip and method of testing the same | |
JP3031883B2 (en) | Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode | |
JP2988380B2 (en) | Semiconductor test apparatus and test method using this test apparatus | |
KR20030046801A (en) | Parallel logic devices/circuits tester for plural logic devices/circuits and parallel memory chip repairing apparatus | |
US6352868B1 (en) | Method and apparatus for wafer level burn-in | |
KR100252303B1 (en) | Tester for semiconductor chip slave | |
KR20050121376A (en) | Test device for semiconductor device and method of testing semiconductor device by using the test device | |
US20220157397A1 (en) | Semiconductor chip burn-in test with mutli-channel | |
US6781363B2 (en) | Memory sorting method and apparatus | |
US6760871B2 (en) | Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test | |
KR100660640B1 (en) | Data writing apparatus and method for eds test | |
KR100842909B1 (en) | Scan method of Burn-in test | |
JP3089192B2 (en) | IC test equipment | |
KR19980076902A (en) | Memory chip inspection device | |
JPH11109000A (en) | Apparatus for testing connection of semiconductor device | |
KR100248863B1 (en) | Memory chip testing device and method of a burin-in board with reduced writing time | |
KR100247173B1 (en) | Test system in which ic devices under test are selected at random depending on the test patterns | |
KR20070069415A (en) | Test device for the semiconductor and the testing method thereof | |
KR100505613B1 (en) | Printed circuit board for performing burn-in test of semiconductor memory device | |
JP3016755B2 (en) | Inspection system that allows optional selection of integrated circuit elements mounted on the inspection board | |
JP2001176293A (en) | Test method for semiconductor memory, and test device | |
US20050138491A1 (en) | Circuit arrangement and method for driving electronic chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |