KR19990015490A - Semiconductor Chip Slave Inspection Device - Google Patents
Semiconductor Chip Slave Inspection Device Download PDFInfo
- Publication number
- KR19990015490A KR19990015490A KR1019970037617A KR19970037617A KR19990015490A KR 19990015490 A KR19990015490 A KR 19990015490A KR 1019970037617 A KR1019970037617 A KR 1019970037617A KR 19970037617 A KR19970037617 A KR 19970037617A KR 19990015490 A KR19990015490 A KR 19990015490A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- signal
- slave
- inspection
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
Abstract
개시된 내용은 완성된 반도체칩이나 반도체칩모듈의 품질을 검사하는 반도체칩 슬레이브 검사장치에 관한 것이다. 본 발명의 검사장치는 장착된 반도체칩 또는 반도체칩모듈에 인가할 제어신호, 어드레스신호 및 데이타신호를 발생시키고 최종검사결과를 입력받는 중앙제어부와, 중앙제어부로부터 출력된 제어신호, 어드레스신호 및 데이타신호를 입력받아 고출력의 신호로 변환하여 출력하는 신호구동부, 및 내부의 반도체칩 및 반도체칩모듈의 출력값을 비교하여 양품과 불량을 판단하는 슬레이브 결정부로 구성된다. 따라서, 본 발명은 검사할 반도체칩 및 반도체칩모듈의 수에 따라 신호선이 증가되는 문제점을 해결하고 검사시간과 검사비용을 줄임으로써 생산성을 향상시키는 효과를 제공한다.Disclosed is a semiconductor chip slave inspection apparatus for inspecting the quality of a completed semiconductor chip or semiconductor chip module. The inspection apparatus of the present invention generates a control signal, an address signal and a data signal to be applied to a semiconductor chip or semiconductor chip module mounted thereon, and receives a final inspection result, and a control signal, address signal and data output from the central controller. The signal driver receives a signal, converts the signal into a high output signal, and outputs the signal. A slave determination unit compares the output values of the semiconductor chip and the semiconductor chip module. Accordingly, the present invention solves the problem that signal lines are increased according to the number of semiconductor chips and semiconductor chip modules to be inspected, and provides an effect of improving productivity by reducing inspection time and inspection cost.
Description
본 발명은 반도체칩 검사장치에 관한 것으로, 보다 상세하게는, 양품과 검사할 반도체칩의 데이타신호를 각각 비교하여 불량여부를 판별하는 반도체칩 슬레이브 검사장치에 관한 것이다.The present invention relates to a semiconductor chip inspection apparatus, and more particularly, to a semiconductor chip slave inspection apparatus for comparing the good and the data signal of the semiconductor chip to be inspected to determine whether there is a defect.
일반적으로 반도체칩 검사는 제품완성후 양품을 판별하는 최종적인 과정으로서, 다량의 제품을 효율적으로 검사할 수 있는 반도체칩 검사장치가 요청되고 있다.In general, semiconductor chip inspection is a final process for determining good quality after completion of a product, and a semiconductor chip inspection apparatus capable of efficiently inspecting a large quantity of products is required.
도 1은 종래의 반도체칩 검사장치인 마스타 검사장치를 도시한 것이다.1 shows a master inspection apparatus which is a conventional semiconductor chip inspection apparatus.
도 1a는 한 개의 반도체칩(30)을 검사하는 블럭도이고, 도 1b는 반도체칩모듈(31)을 검사하는 블럭도이다.FIG. 1A is a block diagram for inspecting one semiconductor chip 30, and FIG. 1B is a block diagram for inspecting a semiconductor chip module 31.
도 1a 및 도 1b에 도시한 바와 같이, 종래의 마스터 검사장치는 각종 신호를 발생하는 중앙검사부(10)와, 반도체칩(30)이나 반도체칩모듈(31)을 장착하여 신호를 입출력하는 핸들러(20)로 구성된다.As shown in FIGS. 1A and 1B, a conventional master inspection apparatus includes a central inspection unit 10 for generating various signals, a semiconductor chip 30 or a semiconductor chip module 31, and a handler for inputting and outputting signals. 20).
중앙검사부(10)는 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 발생하고, 이 신호들은 해당 신호선을 통해 핸들러(20)에 인가된다.The central inspection unit 10 generates a control signal C, an address signal A and a data signal D, and these signals are applied to the handler 20 via the corresponding signal lines.
제어신호(C)는 반도체칩(30)과 반도체칩모듈(31)을 동작시키는 신호이다. 어드레스신호(A)는 메모리칩 검사시 번지(address, 위치나 주소)를 지정하는 신호이다. 데이타신호(D)는 메모리칩의 경우 지정번지에 기록할 신호이거나 이미 기록된 내용을 출력한 신호이고, 비메모리칩의 경우 일정한 입력에 대한 결과출력신호이다. 단, 데이타신호(D)만큼은 메모리칩과 비메모리칩에서 전송 및 처리과정이 다르다. 즉, 검사할 반도체칩(30)이 메모리칩인 경우, 메모리칩에 기록(write)할 데이타신호(D)가 중앙검사부(10)로부터 출력되어 지정번지에 기록되고, 일정시간이 경과한 후 메모리에 기록(write)된 데이타가 읽혀져(read) 다시 중앙검사부(10)로 입력된다. 하지만 비메모리칩인 경우, 어드레스신호(A)에 의해 지정된 번지에 이미 기록(write)되어 있는 데이타가 읽혀져서(read) 중앙검사부(10)로 이동된다. 중앙검사부(10)에서는 이 데이타신호(D)를 양품의 반도체칩 신호와 비교하여 불량유무를 판별한다.The control signal C is a signal for operating the semiconductor chip 30 and the semiconductor chip module 31. The address signal A is a signal that designates an address (address, location or address) during memory chip inspection. The data signal D is a signal to be written at a designated address in the case of a memory chip or a signal outputting already recorded contents, and a result output signal for a constant input in the case of a non-memory chip. However, the data signal D differs from the memory chip and the non-memory chip in the process of transfer and processing. That is, when the semiconductor chip 30 to be inspected is a memory chip, the data signal D to be written to the memory chip is output from the central inspection unit 10 and recorded at a designated address, and after a predetermined time has elapsed, the memory The data written in is read and inputted back to the central inspection unit 10. However, in the case of the non-memory chip, data already written at the address designated by the address signal A is read and moved to the central inspection unit 10. The central inspection unit 10 compares this data signal D with a good semiconductor chip signal to determine whether there is a defect.
도 2는 종래 마스터 검사장치로 4M×64 DRAM 반도체칩 2개를 검사하는 실시예를 나타낸 것이다.Figure 2 shows an embodiment of inspecting two 4M x 64 DRAM semiconductor chips with a conventional master inspection device.
중앙검사부(10)는 제어신호(C), 어드레스신호(A), 데이타신호(D)를 출력하여 각 DRAM에 보낸다. 각 DRAM에 사용되는 신호선의 수를 살펴보면, 제어신호(C)는 14선, 어드레스신호(A)는 24선, 데이타신호(D)는 64선이 필요하다. 그러나 도 2의 예시와 같이, 2개의 DRAM(30a,30b)을 검사할 경우에는 신호전송선 및 중앙검사부의 신호보드(board)수가 2배로 증가하고, 또한 중앙검사부(10)의 신호처리용 기판상에서 차지하는 점유면적이 증가한다. 일예로 4개의 DRAM을 검사하려면 각 신호선이 4배씩 필요하고, 따라서 신호구동 보드수 및 점유면적이 그만큼 증가하게 된다.The central inspection unit 10 outputs a control signal C, an address signal A, and a data signal D to each DRAM. Looking at the number of signal lines used for each DRAM, 14 lines for the control signal C, 24 lines for the address signal A, and 64 lines for the data signal D are required. However, when the two DRAMs 30a and 30b are inspected as in the example of FIG. 2, the number of signal transmission lines and the signal boards of the central inspection unit doubles, and on the signal processing substrate of the central inspection unit 10. The occupied area is increased. For example, to inspect four DRAMs, each signal line needs four times, thus increasing the number of signal driving boards and the footprint.
하지만, 위와 같이 구성된 종래의 반도체칩 검사장치는 검사할 반도체칩의 수에 따라 검사용 보드수 및 점유면적이 증가할 뿐만아니라, 각종 신호를 전송하는 버스선의 수도 선형적으로 증가되는 문제점이 있었다.However, the conventional semiconductor chip inspection apparatus configured as described above has a problem in that the number of inspection boards and the area occupied increases according to the number of semiconductor chips to be inspected, and the number of bus lines transmitting various signals increases linearly.
본 발명의 목적은 각각의 슬레이브 검사단에서 양품과 검사할 반도체칩의 데이타신호를 비교하여 불량여부를 판별하므로 검사할 반도체칩의 수에 따라 선형적으로 신호선을 증가시킬 필요가 없으며, 검사시간을 단축하고 검사비용의 절감을 통해 검사공정의 효율을 높일 수 있는 반도체칩 슬레이브 검사장치를 제공함에 있다.The object of the present invention is to compare the good and the data signal of the semiconductor chip to be inspected at each slave inspection stage to determine whether there is a defect, so it is not necessary to increase the signal line linearly according to the number of semiconductor chips to be inspected. The present invention provides a semiconductor chip slave inspection apparatus capable of shortening and reducing inspection costs to increase the efficiency of an inspection process.
도 1은 반도체칩을 검사하는 종래 마스터 검사장치의 블럭도.1 is a block diagram of a conventional master inspection device for inspecting a semiconductor chip.
도 2는 종래 마스터 검사장치에 의해 4M×64 DRAM 2개를 검사하는 예시도.2 is an exemplary diagram of inspecting two 4M × 64 DRAMs by a conventional master inspection device.
도 3은 본 발명에 따른 반도체칩 슬레이브 검사장치 전체를 나타내는 블록도.Figure 3 is a block diagram showing the entire semiconductor chip slave inspection apparatus according to the present invention.
도 4는 본 발명에 따른 반도체칩 슬레이브 검사장치의 동작을 설명하기 위한 부분블럭도.Figure 4 is a partial block diagram for explaining the operation of the semiconductor chip slave inspection apparatus according to the present invention.
도 5는 16개의 4M×64 DRAM 메모리칩을 검사하는 예시도.5 is an exemplary diagram for inspecting sixteen 4M × 64 DRAM memory chips.
※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing
10 : 중앙검사부 20,20a,20b : 핸들러(handler)10: central inspection unit 20, 20a, 20b: handler
30,30a,30b : 반도체칩 31 : 반도체칩모듈30,30a, 30b: semiconductor chip 31: semiconductor chip module
40 : 중앙제어부 50 : 신호구동부40: central control unit 50: signal driver
60 : 슬레이브(slave)검사부60: slave inspection unit
601 : 슬레이브검사단 601a : 반도체칩 장착핸들러601: slave inspection stage 601a: semiconductor chip mounting handler
601b : 데이타 비교처리단 601c : 전원공급장치601b: data comparison processing stage 601c: power supply device
70a : 양품 반도체칩 70b : 검사용 반도체칩70a: Good semiconductor chip 70b: Inspection semiconductor chip
D : 데이타 신호 A : 어드레스 신호D: data signal A: address signal
C : 제어신호 R : 검사결과신호C: control signal R: test result signal
이와 같은 목적을 달성하기 위한 본 발명은 장착된 반도체칩 또는 반도체칩모듈에 인가할 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 발생시키고 최종결과를 입력받는 중앙제어부(40)와, 중앙제어부(40)에서 입력된 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 다수의 고출력신호로 바꾸어 출력하는 신호구동부와, 양품과 검사할 반도체칩의 데이터를 비교검사하여 불량여부를 판별하는 슬레이브 검사부가 있다. 슬레이브 검사부는 다수의 슬레이브 검사단으로 구성된다. 각 슬레이브 검사단은 반도체칩 및 반도체칩모듈을 장착하는 반도체칩 장착핸들러와, 반도체칩 또는 반도체칩모듈로부터 출력된 데이타값을 비교하여 양품과 불량을 판별하는 데이타 비교처리단으로 구성하는 것을 특징으로 한다.The present invention for achieving the above object generates a control signal (C), an address signal (A) and a data signal (D) to be applied to the semiconductor chip or semiconductor chip module mounted, and receives a final result 40 ), A signal driver for converting the control signal (C), the address signal (A) and the data signal (D) inputted from the central controller 40 into a plurality of high output signals, and outputting the good and the data of the semiconductor chip to be inspected. There is a slave inspection unit which compares and determines whether there is a defect. The slave checker is composed of a plurality of slave checkers. Each slave inspection stage comprises a semiconductor chip mounting handler for mounting a semiconductor chip and a semiconductor chip module, and a data comparison processing stage for discriminating good quality and defects by comparing data values output from the semiconductor chip or semiconductor chip module. do.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 반도체칩 슬레이브 검사장치의 전체 블록도이고, 도 4는 슬레이브 검사부(60)중 한 단의 슬레이브 검사단(60)만을 표시하여 동작상황과 신호이동을 도시한 부분블럭도이다.3 is an overall block diagram of a semiconductor chip slave inspection apparatus according to the present invention, and FIG. 4 is a partial block diagram showing operation status and signal movement by displaying only the slave inspection stage 60 of one stage of the slave inspection unit 60. to be.
도 3 및 도 4에 도시한 바와 같이, 본 발명에 따른 반도체칩 슬레이브 검사장치는 각종 신호를 발생하는 중앙제어부(40)와, 중앙제어부(40)로부터 입력된 신호를 다수의 고출력신호로 변환시키는 신호구동부(50) 및 반도체칩(10)을 검사하는 다수의 슬레이브 검사단(601)으로 이루어진 슬레이브 검사부(60)를 구비하고 있다.As shown in FIG. 3 and FIG. 4, the semiconductor chip slave inspection apparatus according to the present invention converts the signals input from the central control unit 40 and the central control unit 40 to generate various signals into a plurality of high output signals. A slave test unit 60 including a signal driver 50 and a plurality of slave test terminals 601 for inspecting the semiconductor chip 10 is provided.
상기 중앙제어부(40)에서는 제어신호(C), 어드레스신호(A) 및 데이타신호(D)를 발생하여 신호구동부(50)로 출력하며, 슬레이브 검사부(60)로부터 검사결과신호(R)를 입력받는다.The central controller 40 generates a control signal C, an address signal A, and a data signal D, and outputs the generated control signal C to the signal driver 50, and inputs a test result signal R from the slave test unit 60. Receive.
상기 신호구동부(50)는 중앙제어부(40)로부터 입력받은 각종 신호를 다수의 고출력의 신호로 변환한 후 슬레이브 검사부(60)로 출력하는데, 이는 다수의 슬레이브 검사단(601)에 동일신호를 공통적으로 인가시키기 위한 것이다.The signal driver 50 converts various signals input from the central controller 40 into a plurality of high output signals and outputs the signals to the slave inspection unit 60, which share the same signals to the plurality of slave inspection units 601. It is to apply.
전술한 바와 같이, 슬레이브 검사부(60)는 다수의 슬레이브 검사단(601)을 구비하고 있다. 각 슬레이브 검사단(601)은 반도체칩 장착핸들러(601a), 데이터 비교처리단(601b) 및 전원공급장치(601c)로 구분된다.As described above, the slave checker 60 includes a plurality of slave checkers 601. Each slave inspection stage 601 is divided into a semiconductor chip mounting handler 601a, a data comparison processing stage 601b, and a power supply device 601c.
반도체칩 장착핸들러(601a)는 검사하고자 하는 반도체칩이나 반도체칩모듈을 장착하여 해당된 핀에 각종신호를 입출력한다. 그리고 반도체칩검사를 위한 데이타신호를 데이타 비교처리단(601b)으로 출력한다.The semiconductor chip mounting handler 601a mounts a semiconductor chip or a semiconductor chip module to be inspected and inputs and outputs various signals to the corresponding pins. The data signal for semiconductor chip inspection is then output to the data comparison processing stage 601b.
데이타 비교처리단(601b)은 반도체칩 장착핸들러(601a)에 장착된 양품과 검사할 반도체칩의 동일위치 핀에서 출력되는 데이타신호(D)를 병렬적으로 비교검사한다. 두 신호의 비교는 디지탈비교기(digital comparator)를 사용하며, 비교값이 일치하지 않은 경우, 데이타 비교처리단은 검사할 반도체칩을 불량으로 판정한다.The data comparison processing stage 601b compares and inspects the good quality mounted on the semiconductor chip mounting handler 601a and the data signal D output from the same position pin of the semiconductor chip to be inspected in parallel. The comparison of the two signals uses a digital comparator. If the comparison values do not match, the data comparison processing step determines the semiconductor chip to be inspected as defective.
도 5는 본 발명의 반도체칩 슬레이브 검사장치에 의해 4M×64 DRAM반도체 16개를 검사하는 실시예를 도시한 것이다.FIG. 5 shows an embodiment in which 16 4M × 64 DRAM semiconductors are inspected by the semiconductor chip slave inspection apparatus of the present invention.
도 5에 도시한 바와 같이, 실시예에 의한 본 발명의 반도체칩 슬레이브 검사장치는 각종신호를 발생하는 중앙제어부(40)와, 고출력신호로 변환하는 신호구동부(50) 및 다수의 슬레이브 검사단(601)을 구비하는 슬레이브 검사부(60)로 구성된다.As shown in FIG. 5, the semiconductor chip slave inspection apparatus of the present invention includes a central controller 40 for generating various signals, a signal driver 50 for converting a high output signal, and a plurality of slave inspection stages ( And a slave checker 60 having a 601.
중앙제어부(40)에서는 양품의 반도체칩과 검사할 반도체칩을 동작시키기 위한 제어신호(C)와 어드레스신호(A) 및 데이타신호(D)를 발생한다.The central controller 40 generates a control signal C, an address signal A, and a data signal D for operating the semiconductor chip of good quality and the semiconductor chip to be inspected.
종래 마스타 검사장치와 같이, 본 발명에 따른 반도체칩 슬레이브 검사장치에서도 메모리칩과 비메모리칩의 데이타신호(D)의 발생 및 처리과정에 차이가 있다. 하지만 데이타신호(D)의 이동경로는 기존의 마스타 검사장치와 차이가 있다. 검사할 반도체칩이 메모리칩인 경우에, 처음에는 메모리칩에 기록(write)할 데이타가 중앙제어부(40)에서 출력되어 양품과 검사할 반도체칩의 지정번지에 기록(write)되고, 일정시간이 경과한 후 두 반도체칩에 기록된 데이타가 읽혀져(read) 데이타 비교처리단(601b)으로 입력된다. 그러나 비메모리칩인 경우에는 어드레스신호(A)에 의해 지정된 번지의 데이타가 읽혀져서(read) 데이타 비교처리단(601b)으로 이동된다. 이후 데이타 비교처리단(601b)에서는 이 두가지의 데이타신호(D)를 비교하여 불량유무를 판별한다.As in the conventional master inspection apparatus, the semiconductor chip slave inspection apparatus according to the present invention has a difference in the generation and processing of the data signal D of the memory chip and the non-memory chip. However, the movement path of the data signal D is different from the existing master inspection apparatus. In the case where the semiconductor chip to be inspected is a memory chip, data to be written to the memory chip is first outputted from the central control unit 40 to be written to a good address and a designated address of the semiconductor chip to be inspected. After the elapse of time, the data recorded on the two semiconductor chips are read and input to the data comparison processing stage 601b. However, in the case of the non-memory chip, data of the address designated by the address signal A is read and moved to the data comparison processing stage 601b. Thereafter, the data comparison processing stage 601b compares the two data signals D and determines whether there is a defect.
신호구동부(50)는 중앙제어부(40)에서 입력된 신호를 다수의 동일한 신호로 복제하고, 고출력신호로 변환하여 출력한다.The signal driver 50 replicates the signal input from the central controller 40 into a plurality of identical signals, converts the signal into a high output signal, and outputs the converted signal.
각 슬레이브 검사부(601)는 반도체칩 장착핸들러(601a), 데이터 비교처리단(601b) 및 전원공급장치(601c)로 구성된다. 반도체칩 장착핸들러(601a)는 양품의 반도체칩과 검사해야 할 반도체칩이나 반도체칩모듈을 장착하여 각 핀에 해당신호를 입출력할 수 있도록 설계되어 있다. 데이타 비교처리단(601b)은 반도체칩 장착핸들러(601a)에 장착된 양품과 검사할 반도체칩의 동일위치 핀에서 출력된 데이타신호(D)를 병렬적으로 비교하여 양품과 불량을 판단한다. 두 신호의 비교는 디지탈비교기(digital comparator)를 사용하며, 비교값이 일치하지 않은 경우에 불량으로 판정한다. 양품과 불량이 판별되면 데이터 비교처리단(601b)에서는 결과를 중앙제어부(40)로 전송하고, 데이터 비교처리단(601b)자체에서 결과를 전시한다. 전원공급장치(601c)는 다수의 반도체칩이나 반도체칩모듈 검사시 각 슬레이브 검사단(601)에 쓰이는 전력을 공급하여 과부하로 인한 피해를 방지하기 위한 것이다.Each slave inspection unit 601 is composed of a semiconductor chip mounting handler 601a, a data comparison processing stage 601b, and a power supply device 601c. The semiconductor chip mounting handler 601a is designed to mount a good semiconductor chip and a semiconductor chip or a semiconductor chip module to be inspected to input and output a corresponding signal to each pin. The data comparison processing stage 601b compares the good quality mounted on the semiconductor chip mounting handler 601a with the data signal D output from the same position pin of the semiconductor chip to be inspected in parallel to determine good quality and defectiveness. The comparison of the two signals uses a digital comparator, which is judged to be bad when the comparison values do not match. If good or bad is determined, the data comparison processing unit 601b transmits the result to the central control unit 40, and displays the result in the data comparison processing unit 601b itself. The power supply device 601c is to prevent damage due to overload by supplying power for each slave inspection unit 601 when inspecting a plurality of semiconductor chips or semiconductor chip modules.
도 5는 본 발명의 일실시예에 따른 반도체칩 슬레이브 검사장치의 상세구성도이다. 도시한 바와 같이, 슬레이브 검사부(60)는,5 is a detailed configuration diagram of a semiconductor chip slave inspection apparatus according to an embodiment of the present invention. As shown, the slave checker 60,
신호구동부(50)으로부터 제어신호(C), 어드레스신호(A), 데이타신호(D), 검사결과신호(R)를 입출력하는 다수의 슬레이브 검사단(601)으로 이루어진다. 따라서 검사할 반도체칩이 증가하더라도 신호구동부(50)와 슬레이브 검사단(601)은 신호선을 공유하므로써 신호선의 증가를 억제할 수 있다.The signal driver 50 includes a plurality of slave test stages 601 for inputting and outputting a control signal C, an address signal A, a data signal D, and a test result signal R. Therefore, even if the number of semiconductor chips to be inspected increases, the signal driver 50 and the slave inspecting terminal 601 share the signal lines, thereby suppressing an increase in the signal lines.
상술한 바와 같이, 본 발명은 하나의 신호를 다수의 동일한 신호로 복제하고, 복제된 신호를 고출력신호로 변환하여 반도체칩 검사에 이용한다. 또한, 양품과 검사할 반도체칩의 동일한 위치의 핀에서 출력된 데이터를 각각 비교하는 슬레이브 검사방법을 채택하여 검사시간과 검사비용을 줄임으로써, 저가의 비용으로도 다수의 반도체칩을 검사하여 생산성을 향상시키는 효과를 제공한다.As described above, the present invention duplicates one signal into a plurality of identical signals, converts the duplicated signal into a high output signal, and uses the same for semiconductor chip inspection. In addition, by adopting a slave inspection method that compares the data output from the good and the pins of the same position of the semiconductor chip to be inspected, the inspection time and inspection cost are reduced, so that many semiconductor chips can be inspected at low cost. Provide the effect of improving.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037617A KR100252303B1 (en) | 1997-08-06 | 1997-08-06 | Tester for semiconductor chip slave |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037617A KR100252303B1 (en) | 1997-08-06 | 1997-08-06 | Tester for semiconductor chip slave |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990015490A true KR19990015490A (en) | 1999-03-05 |
| KR100252303B1 KR100252303B1 (en) | 2000-06-01 |
Family
ID=19517014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970037617A KR100252303B1 (en) | 1997-08-06 | 1997-08-06 | Tester for semiconductor chip slave |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252303B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358919B1 (en) * | 2000-11-18 | 2002-10-31 | 주식회사 메모리앤테스팅 | Semiconductor testing using Master-slave technique |
-
1997
- 1997-08-06 KR KR1019970037617A patent/KR100252303B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358919B1 (en) * | 2000-11-18 | 2002-10-31 | 주식회사 메모리앤테스팅 | Semiconductor testing using Master-slave technique |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252303B1 (en) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7356742B2 (en) | Method and apparatus for testing a memory device in quasi-operating conditions | |
| US20020129298A1 (en) | Method of and apparatus for testing CPU built-in RAM mixed LSI | |
| KR100358919B1 (en) | Semiconductor testing using Master-slave technique | |
| JP3031883B2 (en) | Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode | |
| JP2988380B2 (en) | Semiconductor test apparatus and test method using this test apparatus | |
| KR20030046801A (en) | Parallel logic devices/circuits tester for plural logic devices/circuits and parallel memory chip repairing apparatus | |
| US6352868B1 (en) | Method and apparatus for wafer level burn-in | |
| KR100252303B1 (en) | Tester for semiconductor chip slave | |
| US20220157397A1 (en) | Semiconductor chip burn-in test with mutli-channel | |
| KR20050121376A (en) | Test device for semiconductor device and method of testing semiconductor device by using the test device | |
| US6760871B2 (en) | Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test | |
| US6781363B2 (en) | Memory sorting method and apparatus | |
| KR100660640B1 (en) | Data writing apparatus and method for eds test | |
| KR100821095B1 (en) | Test device for the semiconductor and the testing method thereof | |
| JP3089192B2 (en) | IC test equipment | |
| JPH11109000A (en) | Apparatus for testing connection of semiconductor device | |
| KR20080041507A (en) | Scan method of burn-in test | |
| KR19980076902A (en) | Memory chip inspection device | |
| KR100248863B1 (en) | Memory chip testing device and method of a burin-in board with reduced writing time | |
| KR100505613B1 (en) | Printed circuit board for performing burn-in test of semiconductor memory device | |
| JP3016755B2 (en) | Inspection system that allows optional selection of integrated circuit elements mounted on the inspection board | |
| KR100247173B1 (en) | Test system in which ic devices under test are selected at random depending on the test patterns | |
| JP2001176293A (en) | Test method for semiconductor memory, and test device | |
| JP2005292062A (en) | Inspection method and manufacturing method for multichip module | |
| JPH0317577A (en) | Test circuit of semiconductor integrated circuit apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |