KR20160007139A - Burn-in test apparatus of a semiconductor device - Google Patents

Burn-in test apparatus of a semiconductor device Download PDF

Info

Publication number
KR20160007139A
KR20160007139A KR1020140087372A KR20140087372A KR20160007139A KR 20160007139 A KR20160007139 A KR 20160007139A KR 1020140087372 A KR1020140087372 A KR 1020140087372A KR 20140087372 A KR20140087372 A KR 20140087372A KR 20160007139 A KR20160007139 A KR 20160007139A
Authority
KR
South Korea
Prior art keywords
test
burn
board
bib
temperature
Prior art date
Application number
KR1020140087372A
Other languages
Korean (ko)
Inventor
김관형
Original Assignee
(주)인포큐브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인포큐브 filed Critical (주)인포큐브
Priority to KR1020140087372A priority Critical patent/KR20160007139A/en
Publication of KR20160007139A publication Critical patent/KR20160007139A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Abstract

The present invention relates to a burn-in test apparatus including a burn-in test chamber where an internal space is separated by a partition unit in which a functional test (F/T) board is installed, which comprises: a plurality of power boards accessing an access unit installed at one side of the F/T board; a plurality of burn-in test boards (BIBs) accessing the access unit installed at the other side of the F/T board and mounting driving devices on the lower surface; a plurality of air injection holes injecting air with first temperature to the BIBs; and a plurality of refrigerant flowing pipes making refrigerant with second temperature flow along the driving devices installed on the lower surfaces of the BIBs.

Description

번-인 테스트 장치{Burn-in test apparatus of a semiconductor device}[0001] The present invention relates to a burn-in test apparatus,

본 발명은 번-인 테스트 장치에 관한 것으로, 보다 상세하게는 번-인 테스트에 사용되는 구동디바이스 예를 들어, 전압(Voltage)을 제공하는 LDO 또는 논리블록을 제공하는 FPGA를 검사대상인 반도체 칩이 탑재되는 번-인 테스트 보드(BIB)에 접합하여 번-인 테스트에 사용할 수 있는 번-인 테스트 장치에 관한 것이다.
The present invention relates to a burn-in test apparatus, and more particularly, to a burn-in test apparatus which includes a driver device used for burn-in test, for example, an FPGA that provides an LDO or a logic block that provides a voltage, The present invention relates to a burn-in test device that can be used for burn-in testing by bonding to a loaded burn-in test board (BIB).

번-인 테스트(Burn-In Test)라 함은 반도체 칩(예를 들어 메모리)이 하나의 부품으로 기능을 다 할 수 있도록 패키지화된 상태에서 실시되는 성능시험이다. 현재 대부분의 반도체 칩 제조업체는 반도체 칩에 고온, 고전압과 같은 심한 스트레스를 가함으로써 초기 불량 도달시점을 인위적으로 앞당기는 과정에서 발생된 불량 반도체 칩을 조기에 걸러내고 번-인 테스트를 통과한 반도체 칩을 대상으로 실장 테스트를 수행한다.A burn-in test is a performance test conducted in a packaged state in which a semiconductor chip (for example, a memory) functions as a single component. Currently, most semiconductor chip makers apply severe stresses such as high temperature and high voltage to the semiconductor chip, thereby early eliminating the defective semiconductor chip generated during the process of artificially advancing the initial failure point, As shown in FIG.

여기서, 실장 테스트는 반도체 칩을 어플리케이션 세트(application set) 또는 실장 세트에 장착한 후 실시되는 테스트를 말한다. 즉, 번-인 테스트와 실장 테스트는 서로 분리되어 서로 다른 장치에서 각각 진행된다. 따라서 반도체 칩 제조업체의 경우 반도체 칩을 테스트하는 시간이 많이 소요되며 이는 제품제조 시간 및 비용을 상승시키는 요인이 된다.Here, the mounting test refers to a test performed after the semiconductor chip is mounted on an application set or a mounting set. That is, the burn-in test and the mounting test are conducted separately from each other in different apparatuses. Therefore, the semiconductor chip maker requires a long time to test the semiconductor chip, which increases the manufacturing time and cost of the product.

한편, 기존 번-인 테스트에 사용되는 구동디바이스 예를 들어, 전압(Voltage)을 제공하는 LDO(Low Drop Output)는 일종의 레귤레이터(Regulator)로서, 스탠다드 고정 출력 3단자 레귤레이터에 비해, 최소 입출력 전압차가 작으며, 같은 전압을 출력할 경우에도 입력전압을 낮게 설정할 수 있어서 발열을 억제하는 설계가 가능하다.On the other hand, a driving device used in conventional burn-in testing, for example, a low drop output (LDO) that provides a voltage, is a kind of regulator that has a minimum input / output voltage difference And even when the same voltage is output, the input voltage can be set low, so that the design for suppressing heat generation is possible.

또한, 기존 번-인 테스트에 사용되는 FPGA(Field Programmable Gate Arrary, 현장 프로그래머블 게이트 어레이)는 프로그래머블 논리 블록과 프로그래밍가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리 블록은 AND, OR, XOR, NOT, 또는 더 복잡한 디코더나 계산기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. In addition, the Field Programmable Gate Arrays (FPGAs) used in conventional burn-in testing are semiconductor devices that include programmable logic blocks and programmable internal lines. A programmable logic block can be programmed by replicating the functions of a basic logic gate, such as AND, OR, XOR, NOT, or a combination of more complex decoders or computational functions.

기존의 번-인 테스트 장치(10)는 도 1a에 도시한 바와 같이, 번-인 테스트 챔버(11)와 제어장치(12)로 구현된다. 제어장치(12)는 모니터와 조작부와 전원공급장치와 롬과 램과 마이크로프로세서를 포함하여 구현된다. 번-인 테스트 챔버(11)는 도 1b에 도시한 바와 같이, 연결보드(F/T Board)(15)가 설치된 격벽부(13)에 의해 공간이 분리된다. The conventional burn-in test apparatus 10 is embodied as a burn-in test chamber 11 and a control apparatus 12, as shown in FIG. 1A. The controller 12 includes a monitor, an operating unit, a power supply, a ROM, a RAM, and a microprocessor. The burn-in test chamber 11 is separated from the space by the partition wall portion 13 on which the connection board (F / T Board) 15 is mounted, as shown in FIG.

연결보드(F/T Board)(15)에는 복수개의 접속부(18)가 설치되며, 복수개의 접속부(18) 각각에는 검사대상인 반도체 칩이 탑재되는 번-인 테스트 보드(BIB)(19)와, 구동디바이스(17)가 탑재되는 드라이브 보드(Drive Board)(16)와 전원 보드(Power Board)(19)가 접속된다. 연결보드(F/T Board)(15)에는 번-인 테스트 보드(BIB)(19)가 설치된 공간 내에 예컨대, 125℃ 이상의 온도를 갖는 공기가 주입되는 복수개의 공기 주입구(14)가 설치된다. A plurality of connection portions 18 are provided on the F / T Board 15. Each of the plurality of connection portions 18 is provided with a burn-in test board (BIB) 19 on which a semiconductor chip to be inspected is mounted, A drive board 16 on which the drive device 17 is mounted and a power board 19 are connected. A plurality of air inlets 14 for injecting air having a temperature of, for example, 125 占 폚 or higher are installed in the space where the burn-in test board (BIB) 19 is provided in the connection board (F /

종래 번-인 테스트 보드(BIB)(19)와 드라이브 보드(Drive Board)(16)는 도 1c에 도시한 바와 같이, 연결보드(F/T Board)(15) 좌, 우측에 따로 따로 설치되어, 검사대상인 반도체 칩 예를들어 메모리(DDR4 / LPDDR4 등)의 High Speed Test 불가능하다. 그 이유는 연결보드(F/T Board)(15)의 케이블(Cable)과 PCB로 인한 SI 특성 저하로 Low Speed Test만 가능하기 때문이다. 이에 따라 Low Speed Test 공정과 High Speed Test 공정으로 구분하여 장비의 중복 투자 및 테스트 시간이 증가되는 문제점이 있었다.Conventionally, a test board (BIB) 19 and a drive board 16 are separately provided on the left and right sides of a connection board (F / T Board) 15 as shown in FIG. 1C , The high speed test of a semiconductor chip, for example, a memory (DDR4 / LPDDR4) to be inspected is impossible. This is because the low-speed test is only possible due to the deterioration of the SI characteristics due to the cable of the connection board (F / T Board) 15 and the PCB. As a result, there is a problem in that redundant investment of equipment and test time are increased due to the division into a low speed test process and a high speed test process.

한국공개특허번호 제10-2005-0047928호(이하,‘선행문헌’이라 함)는 검사대상인 반도체 칩이 삽입되는 복수개의 소켓과, 복수개의 소켓들 각각과 접속되는 복수개의 테스트 로직회로(혹은 구동디바이스)와, 각 소켓과 접속되는 버스를 구비하며, 각 테스트 로직회로는 번-인 테스트와 실장 테스트가 동시에 진행되는 경우 실장 테스트 결과를 출력하는 기술을 개시하고 있다. Korean Patent Laid-Open Publication No. 10-2005-0047928 (hereinafter referred to as " Prior Art Document ") discloses a semiconductor device comprising a plurality of sockets into which semiconductor chips to be inspected are inserted, a plurality of test logic circuits Device) and a bus connected to each socket, and each test logic circuit discloses a technique for outputting a mounting test result when the burn-in test and the mounting test proceed simultaneously.

그러나, 선행문헌과 같이 반도체 칩의 성능 시험을 위해 반도체 칩이 삽입되는 복수개의 소켓 각각에 테스트 로직회로를 구현하는 경우, 테스트 로직회로에서 발생하는 열이 소모되는 전력에 비례하여 발생하고, 챔버 내부의 테스트 온도(Ambient Temperature)가 더해져 테스트 로직회로(혹은 구동디바이스) 표면의 접합 온도(Junction Temperature)가 상승하고, 접합 온도(Junction Temperature)가 일정 온도 이상 상승하면 테스트 로직회로(혹은 구동디바이스) 파손 및 오동작하는 문제점이 있다.
However, when the test logic circuit is implemented in each of the plurality of sockets into which the semiconductor chip is inserted for the performance test of the semiconductor chip as in the prior art, the heat generated in the test logic circuit is generated in proportion to the consumed power, The junction temperature of the surface of the test logic circuit (or driving device) rises due to the addition of the ambient temperature of the test logic circuit (or the driving device), and when the junction temperature rises over a certain temperature, And malfunctions.

한국공개특허번호 제10-2005-0047928호 (공개일 2005.05.23)Korean Patent Publication No. 10-2005-0047928 (published on May 23, 2005) 한국등록특허번호 10-1111482호 (등록일 2012.01.26)Korean Registered Patent No. 10-1111482 (registered on January 26, 2012)

본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 본 발명은 번-인 테스트에 사용되는 구동디바이스를 검사대상인 반도체 칩이 탑재되는 번-인 테스트 보드(BIB)에 접합하여 번-인 테스트에 사용할 수 있는 번-인 테스트 장치를 제공함에 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems as described above, and it is an object of the present invention to provide a semiconductor device, which is manufactured by bonding a driving device used for a burn-in test to a burn-in test board (BIB) The present invention provides a burn-in test apparatus which can be used for a test apparatus.

본 발명은 번-인 테스트 보드(BIB)에 접합되는 구동디바이스의 접합 온도(Junction Temperature)를 낮추어 테스트 속도와 SI(Signal Integrity)를 높일 수 있고, 테스트 속도 향상으로 인한 메모리 생산성을 증대할 수 있는 번-인 테스트 장치를 제공함에 그 목적이 있다.
The present invention can improve the test speed and SI (Signal Integrity) by lowering the junction temperature of the driving device connected to the burn-in test board (BIB) and increase the memory productivity due to the improvement of the test speed The present invention has been made to solve the above problems.

상기와 같은 목적을 달성하기 위한 본 발명의 일 양상에 따른 번-인 테스트 장치는, 연결보드(F/T Board)가 설치된 격벽부에 의해 내부 공간이 분리되는 번-인 테스트 챔버를 포함하는 번-인 테스트 장치에 관한 것으로, 연결보드(F/T Board)의 일 측면에 설치되는 접속부에 접속되는 복수개의 전원 보드(Power Board)와, 연결보드(F/T Board)의 타 측면에 설치되는 접속부에 접속되며 구동디바이스가 하부면에 장착되는 복수개의 번-인 테스트 보드(BIB)와, 복수개의 번-인 테스트 보드(BIB)로 제1 온도를 갖는 공기를 주입하는 복수개의 공기 주입구와, 복수개의 번-인 테스트 보드(BIB)의 하부면에 장착되는 구동디바이스에 제2 온도를 갖는 냉매가 유동하는 복수개의 냉매 유동관을 포함한다.
According to an aspect of the present invention, there is provided a burn-in test apparatus including a burn-in test chamber in which an inner space is separated by a partition wall provided with a connection board (F / T Board) - a plurality of power boards connected to a connection portion provided on one side of a connection board (F / T Board) and a plurality of power boards connected to a connection board (F / T Board) A plurality of burn-in test boards (BIB) connected to the connecting parts and having driving devices mounted on a lower surface thereof, a plurality of air inlets for injecting air having a first temperature into the plurality of burn-in test boards (BIB) And a plurality of refrigerant flow tubes through which a refrigerant having a second temperature flows in a driving device mounted on a lower surface of a plurality of burn-in test boards (BIB).

본 발명의 부가적인 양상에 따르면, 복수개의 냉매 유동관은, 연결보드(F/T Board)가 설치된 격벽부에 일단이 연결되는 것을 특징으로 한다.
According to a further aspect of the present invention, a plurality of refrigerant flow tubes are connected at one end to a partition wall provided with a connection board (F / T Board).

상기와 같이 구성에 따르면, 번-인 테스트 장치는 다음과 같은 장점이 있다.According to the above configuration, the burn-in test apparatus has the following advantages.

첫째, 복수개의 공기 유동관을 이용하여 번-인 테스트 보드(BIB)에 접합되는 구동디바이스의 접합 온도(Junction Temperature)를 낮추어 검사대상인 반도체 칩이 탑재되는 번-인 테스트 보드(BIB)에 접합하더라도 SI(Signal Integrity) 및 테스트 속도 향상으로 인하여 반도체 칩 생산성을 증대시킬 수 있다.First, even if a junction temperature of a driving device bonded to a burn-in test board (BIB) is lowered by using a plurality of air flow tubes and bonded to a burn-in test board (BIB) on which a semiconductor chip to be inspected is mounted, (Signal Integrity) and improved test speed, semiconductor chip productivity can be increased.

둘째, 메모리 종류별(DDR3/4, LPDDR3/4, 등) 테스트 장비 재투자를 줄일 수 있고, 테스트 장비의 국산화가 가능하다.Second, reinvestment of test equipment by memory type (DDR3 / 4, LPDDR3 / 4, etc.) can be reduced and test equipment can be localized.

셋째, 번-인 테스트와 실장 테스트를 통합하여 공정단계를 축소할 수 있다.
Third, the process steps can be reduced by integrating the burn-in test and the mounting test.

도 1a는 종래 번-인 테스트 장치를 도시한다.
도 1b는 종래 번-인 테스트 챔버에 번-인 테스트 보드(BIB)와 드라이브 보드(Drive Board)와 전원 보드(Power Board)를 설명하기 위한 예시도이다.
도 1c는 종래 번-인 테스트 보드(BIB)와 드라이브 보드(Drive Board)를 연결하는 연결보드(F/T Board)를 설명하기 위한 예시도이다.
도 2a는 본 발명의 일실시예에 따른 번-인 테스트 장치의 주요구조를 설명하기 위한 예시도이다.
도 2b는 본 발명의 일실시예에 따른 번-인 테스트 장치의 방열구조를 설명하기 위한 예시도이다.Figure 1A shows a conventional burn-in test apparatus.
FIG. 1B is an exemplary view for explaining a test board BIB, a drive board, and a power board, which are connected to a conventional test chamber.
1C is an exemplary view illustrating a connection board (F / T Board) connecting a conventional test board (BIB) and a drive board (Drive Board).
2A is an exemplary diagram for explaining a main structure of a burn-in test apparatus according to an embodiment of the present invention.
2B is an exemplary view illustrating a heat dissipation structure of a burn-in test apparatus according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 전술한, 그리고 추가적인 양상을 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the present embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.

본 발명의 일실시예에 따른 번-인 테스트 장치(200)는 도 2a에 도시한 바와 같이, 연결보드(F/T Board)(15)가 설치된 격벽부(13)에 의해 내부 공간이 분리되는 번-인 테스트 챔버를 포함한다. 번-인 테스트 챔버 내에는 연결보드(F/T Board)(15)의 일 측면에 설치되는 접속부에 접속되는 복수개의 전원 보드(Power Board)가 설치된다.
As shown in FIG. 2A, the burn-in test apparatus 200 according to an embodiment of the present invention is a device for separating the inner space by the partition wall 13 provided with the F / T board 15 Burn-in test chamber. A plurality of power boards connected to connection portions provided on one side surface of a connection board (F / T Board) 15 are installed in the burn-in test chamber.

복수개의 번-인 테스트 보드(BIB)(211)는 연결보드(F/T Board)(15)의 타 측면에 설치되는 접속부에 접속되며, 구동디바이스(211)가 하부면에 장착된다. 복수개의 공기 주입구(14)는 복수개의 번-인 테스트 보드(BIB)(211)로 제1 온도를 갖는 공기를 주입한다. 공기 주입구(14)에서 챔버 내부로 주입되는 공기의 제1 온도는 -40∼125(℃)의 범위를 갖는다.
The plurality of burn-in test boards (BIB) 211 are connected to connection portions provided on the other side of the connection board (F / T Board) 15, and the driving devices 211 are mounted on the lower surface. A plurality of air inlets (14) inject air having a first temperature into a plurality of burn-in test boards (BIB) (211). The first temperature of the air injected from the air inlet 14 into the chamber has a range of -40 to 125 占 폚.

도 2b에 도시한 바와 같이 복수개의 냉매 유동관(213)은 복수개의 번-인 테스트 보드(BIB)(211)의 하부면에 장착되는 구동디바이스(211)에 제2 온도를 갖는 냉매가 유동한다. 복수개의 냉매 유동관(213)은 연결보드(F/T Board)(15)가 설치된 격벽부(13)에 일단이 연결된다. 일례로, 냉매는 공기로 구현될 수 있다. 냉매 유동관(213)에서 챔버 내부로 주입되는 공기의 제1 온도는 -20∼90(℃)의 범위를 갖는다.
As shown in FIG. 2B, a plurality of refrigerant flow tubes 213 flow in a refrigerant having a second temperature to a driving device 211 mounted on a lower surface of a plurality of burn-in test boards (BIB) 211. One end of the plurality of refrigerant flow tubes 213 is connected to a partition wall portion 13 on which a connection board (F / T Board) 15 is installed. For example, the refrigerant may be implemented with air. The first temperature of the air injected into the chamber from the refrigerant flow tube 213 is in the range of -20 to 90 (占 폚).

복수개의 냉매 유동관(213)은 복수개의 번-인 테스트 보드(BIB)(211)의 하부면에 장착되는 구동디바이스(211)에서 발생하는 열을 제거하기 위해 제1 온도보다 낮은 제2 온도를 갖는 냉매를 유동하거나, 반대로, 구동디바이스(211)에 챔버 주변 온도보다 높은 저온의 냉매를 유동할 수 있다. 즉, 복수개의 공기 주입구(14)에서 주입되는 공기의 제1 온도가 -40(℃)인 경우, 복수개의 냉매 유동관(213)에서 유동되는 냉매의 제2 온도는 -20(℃)일 수 있다.
The plurality of refrigerant flow tubes 213 may have a second temperature lower than the first temperature to remove heat generated by the driving device 211 mounted on the lower surface of the plurality of burn-in test boards (BIB) The refrigerant can flow, or conversely, the low-temperature refrigerant having a temperature higher than the ambient temperature of the chamber can be flowed to the driving device 211. That is, when the first temperature of the air injected from the plurality of air inlets 14 is -40 ° C, the second temperature of the refrigerant flowing in the plurality of refrigerant flow tubes 213 may be -20 ° C .

구동디바이스(211)는 LDO(Low Drop Output) 또는 FPGA(Field Programmable Gate Arrary)인 것을 특징으로 한다. 전압(Voltage)을 제공하는 LDO(Low Drop Output)는 일종의 레귤레이터(Regulator)로서, 스탠다드 고정 출력 3단자 레귤레이터에 비해, 최소 입출력 전압차가 작으며, 같은 전압을 출력할 경우에도 입력전압을 낮게 설정할 수 있어서 발열을 억제하는 설계가 가능하다.The driving device 211 is an LDO (Low Drop Output) or an FPGA (Field Programmable Gate Array). LDO (Low Drop Output), which provides voltage, is a kind of regulator. It has smaller minimum input / output voltage difference than standard fixed output 3-terminal regulator and can set input voltage lower even when output same voltage. It is possible to design to suppress heat generation.

FPGA(Field Programmable Gate Arrary, 현장 프로그래머블 게이트 어레이)는 프로그래머블 논리 블록과 프로그래밍가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리 블록은 AND, OR, XOR, NOT, 또는 더 복잡한 디코더나 계산기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다.
Field Programmable Gate Arrays (FPGAs) are semiconductor devices that include programmable logic blocks and programmable internal lines. A programmable logic block can be programmed by replicating the functions of a basic logic gate, such as AND, OR, XOR, NOT, or a combination of more complex decoders or computational functions.

지금까지, 본 명세서에는 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자가 본 발명을 용이하게 이해하고 재현할 수 있도록 도면에 도시한 실시 예들 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에 통상의 지식을 지닌 자라면 본 발명의 실시 예들로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허 청구범위에 의해서만 정해져야 할 것이다.While the invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined only by the appended claims.

211: 번-인 테스트 보드(BIB)
212: 구동디바이스
213: 냉매 유동관211: burn-in test board (BIB)
212: Driving device
213: Refrigerant flow tube

Claims (2)

연결보드(F/T Board)가 설치된 격벽부에 의해 내부 공간이 분리되는 번-인 테스트 챔버를 포함하는 번-인 테스트 장치에 있어서,
상기 연결보드(F/T Board)의 일 측면에 설치되는 접속부에 접속되는 복수개의 전원 보드(Power Board)와;
상기 연결보드(F/T Board)의 타 측면에 설치되는 접속부에 접속되며, 구동디바이스가 하부면에 장착되는 복수개의 번-인 테스트 보드(BIB)와;
상기 복수개의 번-인 테스트 보드(BIB)로 제1 온도를 갖는 공기를 주입하는 복수개의 공기 주입구와;
상기 복수개의 번-인 테스트 보드(BIB)의 하부면에 장착되는 구동디바이스에 제2 온도를 갖는 냉매가 유동하는 복수개의 냉매 유동관;
을 포함하는 것을 특징으로 하는 번-인 테스트 장치.A burn-in test apparatus comprising a burn-in test chamber in which an inner space is separated by a partition wall provided with a connection board (F / T Board)
A plurality of power boards connected to a connection unit provided on one side of the F / T board;
A plurality of burn-in test boards (BIB) connected to connection portions provided on the other side of the connection board (F / T Board) and having driving devices mounted on a lower surface thereof;
A plurality of air inlets for injecting air having a first temperature into the plurality of burn-in test boards (BIB);
A plurality of refrigerant flow tubes in which a refrigerant having a second temperature flows in a driving device mounted on a lower surface of the plurality of burn-in test boards (BIB);
And a burn-in test device. 청구항 1에 있어서,
상기 복수개의 냉매 유동관은,
연결보드(F/T Board)가 설치된 격벽부에 일단이 연결되는 것을 특징으로 하는 번-인 테스트 장치.The method according to claim 1,
The plurality of refrigerant flow tubes may include:
Wherein one end is connected to a partition wall portion where a connection board (F / T Board) is installed.
KR1020140087372A 2014-07-11 2014-07-11 Burn-in test apparatus of a semiconductor device KR20160007139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140087372A KR20160007139A (en) 2014-07-11 2014-07-11 Burn-in test apparatus of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140087372A KR20160007139A (en) 2014-07-11 2014-07-11 Burn-in test apparatus of a semiconductor device

Publications (1)

Publication Number Publication Date
KR20160007139A true KR20160007139A (en) 2016-01-20

Family

ID=55307867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087372A KR20160007139A (en) 2014-07-11 2014-07-11 Burn-in test apparatus of a semiconductor device

Country Status (1)

Country Link
KR (1) KR20160007139A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210108A1 (en) 2016-06-02 2017-12-07 Kes Systems, Inc. System and methods for semiconductor burn-in test
KR20200106852A (en) 2019-03-05 2020-09-15 주식회사 아이티엔티 Burn-in board
KR20220041684A (en) 2020-09-25 2022-04-01 제이제이티솔루션 주식회사 A high speed monitoring burn-in tester and a burn-in board therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050047928A (en) 2003-11-18 2005-05-23 삼성전자주식회사 Test board and method for performing burn-in test and actual mount test at the same time
KR101111482B1 (en) 2009-05-15 2012-02-21 (주)아테코 Burn-in test system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050047928A (en) 2003-11-18 2005-05-23 삼성전자주식회사 Test board and method for performing burn-in test and actual mount test at the same time
KR101111482B1 (en) 2009-05-15 2012-02-21 (주)아테코 Burn-in test system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210108A1 (en) 2016-06-02 2017-12-07 Kes Systems, Inc. System and methods for semiconductor burn-in test
EP3465238A4 (en) * 2016-06-02 2020-01-22 KES Systems, Inc. System and methods for semiconductor burn-in test
US11061069B2 (en) 2016-06-02 2021-07-13 Kes Systems, Inc. Burn-in test apparatus for semiconductor devices
US11719743B2 (en) 2016-06-02 2023-08-08 Kes Systems, Inc. Method and apparatus for conducting burn-in testing of semiconductor devices
KR20200106852A (en) 2019-03-05 2020-09-15 주식회사 아이티엔티 Burn-in board
KR20220041684A (en) 2020-09-25 2022-04-01 제이제이티솔루션 주식회사 A high speed monitoring burn-in tester and a burn-in board therefor

Similar Documents

Publication Publication Date Title
KR20160007138A (en) Burn in test module
US9893732B1 (en) Techniques for bypassing defects in rows of circuits
US8471567B2 (en) Circuit for detection of failed solder-joints on array packages
KR20160007139A (en) Burn-in test apparatus of a semiconductor device
US20190042516A1 (en) Methods and apparatus for programming an integrated circuit using a configuration memory module
JP2007287770A (en) Semiconductor integrated circuit
TWI485415B (en) Testing board for burn-in tester
US20090267203A1 (en) Multi-chip package for reducing test time
CN112204735B (en) Semiconductor chip and method for manufacturing the same
TWI569022B (en) Test system
TWI485413B (en) Burn-in tester
KR20100040979A (en) Water jacket
JP2016156798A (en) Universal testing platform and testing method thereof
KR102377170B1 (en) Burn-in board
US9966317B2 (en) Semiconductor device and semiconductor package comprising the same
KR101161809B1 (en) Burn-in board capable of testing high speed chips, burn-in test apparatus using the same and method thereof
US20140062523A1 (en) Semiconductor apparatus and test method thereof
TWI763594B (en) Semiconductor chip and burn-in test method thereof
KR20140078170A (en) JTAG interface board
KR20100002357A (en) Methode for managing multi burn-in test
CN104813172A (en) Interface for test system
CN103278763A (en) Film transistor (FT) test board system and test method of chip
CN102645623B (en) Test handler
KR102012509B1 (en) Test fixture for mother board mounted test of memory, method of manufacturing the same and test system having the same
US9030227B1 (en) Methods and apparatus for providing redundancy on multi-chip devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application