JP2000125112A - 画像データ処理方法及び画像処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】回転処理のためにラインメモリを設ける必要が
なく、また２以上のデータビット数を有する画像データ
を処理可能な画像データ処理方法及び装置。 【解決手段】画像読み取り部１と、画像データをＭ行Ｎ
列単位のにブロック処理する画像ブロック部３と、画像
ブロックをビット変換処理する回転部７と、圧縮処理さ
れた画像ブロックとビット変換処理された画像ブロック
を記憶する記憶部９と、画像ブロック部３と圧縮部５の
間と、圧縮部５と記憶部９の間と、記憶部９と伸長部６
の間と、伸長部６と回転部７の間と、回転部７と記憶部
９の間の画像ブロックの転送を制御すると共に、記憶部
９に矩形領域を指定する制御部４と、ビット変換処理さ
れた画像ブロックを記憶する記憶部９の矩形領域内の位
置を指定するアドレス制御部８とを備えて、画像ブロッ
ク毎に回転処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データを処理
する方法及び装置に関し、たとえば、圧縮された画像デ
ータを伸長した後、かかる画像データに基づき画像の回
転をブロック毎に行う際に用いる方法及び装置に関す
る。

【０００２】

【従来の技術】読み取った画像にかかる画像データを圧
縮して記憶手段に記憶し、それを必要に応じて読み出し
てプリントすることが、デジタル複写機やファクシミリ
装置などで行われている。ところが、読み取って記憶さ
れた画像と、記録紙の大きさや向きとが、いつも一致し
ているとは限らない。たとえば、縦横が逆だったり、読
み取り画像より記録紙のほうが大きかったり、またその
逆もある。そのような場合には、読み取り画像を記録紙
に合わせて変倍したり、読み取り画像を９０°回転させ
て記録紙に記録する方法が提案されている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
画像の回転方法では、特開平６―１０５１１９号公報に
示されるように、回転処理のためにラインメモリを備え
る必要があったり、画像データビット数が１ビットに限
られていたりという問題点があった。また、異なるビッ
ト数の画像データを同時に処理したい場合もあるが、従
来の処理によれば、異なるビット数の画像データを処理
することはできなかった。

【０００４】本発明は、かかる従来技術の問題点に鑑
み、回転処理のためにラインメモリを設ける必要がな
く、また２以上のデータビット数を有する画像データを
処理可能な画像データ処理方法及び装置を提供すること
を目的とする。

【０００５】

【課題を解決するための手段】かかる従来技術の問題点
を解決すべく、本発明の画像データ処理方法は、異なる
データビット数を有する画像データを処理する画像デー
タ処理方法であって、各画像データのデータビット数の
所定の倍数を決定するステップと、各画像データのデー
タビット数で、前記所定の倍数を除すことによって得ら
れた数だけ、該画像データを足し合わせるステップと、
前記画像データを、前記所定の倍数に等しいデータビッ
ト数の画像データとして処理するステップとを有するこ
とを特徴とする。

【０００６】本発明の画像データ処理装置は、１または
複数のデータビット数を有する画像データを入力する画
像入力手段と、前記画像データをＭ行Ｎ列単位の画像ブ
ロックにブロック処理する画像ブロック手段と、前記画
像データを前記ブロック処理するために必要なラインメ
モリと、前記画像ブロックを圧縮処理する圧縮手段と、
前記圧縮手段によって圧縮処理された前記画像ブロック
を伸長処理する伸長手段と、前記画像入力手段が入力し
た画像データの画像ブロックと、記憶手段から読み出し
た画像データの画像ブロックと、前記伸長手段によって
伸長処理された前記画像ブロックの少なくとも一つをビ
ット変換処理する回転手段と、前記圧縮処理された前記
画像ブロックと前記ビット変換処理された前記画像ブロ
ックを記憶する記憶手段と、前記画像ブロック手段と前
記圧縮手段の間と、前記圧縮手段と前記記憶手段の間
と、前記記憶手段と前記伸長手段の間と、前記伸長手段
と前記回転手段の間と、前記回転手段と前記記憶手段の
間の前記画像ブロックの転送を制御すると共に、前記記
憶手段に矩形領域を指定する制御手段と、前記ビット変
換処理された前記画像ブロックを記憶する前記記憶手段
の前記矩形領域内の位置を指定するアドレス制御手段と
を備えたことを特徴とする。

【０００７】

【作用】本発明の画像データ処理方法によれば、各画像
データのデータビット数の所定の倍数を決定するステッ
プと、各画像データのデータビット数で、前記所定の倍
数を除すことによって得られた数だけ、該画像データを
足し合わせるステップと、前記画像データを、前記所定
の倍数に等しいデータビット数の画像データとして処理
するステップとを有するので、従来行うことのできなか
った異なるビット数の画像データの処理を行うことがで
きる。

【０００８】本発明の画像データ処理装置は、１または
複数のデータビット数を有する画像データを入力する画
像入力手段と、前記画像データをＭ行Ｎ列単位の画像ブ
ロックにブロック処理する画像ブロック手段と、前記画
像データを前記ブロック処理するために必要なラインメ
モリと、前記画像ブロックを圧縮処理する圧縮手段と、
前記圧縮手段によって圧縮処理された前記画像ブロック
を伸長処理する伸長手段と、前記画像入力手段が入力し
た画像データの画像ブロックと、記憶手段から読み出し
た画像データの画像ブロックと、前記伸長手段によって
伸長処理された前記画像ブロックの少なくとも一つをビ
ット変換処理する回転手段と、前記圧縮処理された前記
画像ブロックと前記ビット変換処理された前記画像ブロ
ックを記憶する記憶手段と、前記画像ブロック手段と前
記圧縮手段の間と、前記圧縮手段と前記記憶手段の間
と、前記記憶手段と前記伸長手段の間と、前記伸長手段
と前記回転手段の間と、前記回転手段と前記記憶手段の
間の前記画像ブロックの転送を制御すると共に、前記記
憶手段に矩形領域を指定する制御手段と、前記ビット変
換処理された前記画像ブロックを記憶する前記記憶手段
の前記矩形領域内の位置を指定するアドレス制御手段と
を備えているので、画像ブロック毎に回転処理を行うこ
とができ、それにより処理の効率化を図ることができ
る。尚、前記回転手段により回転される画像にかかる画
像データは、伸長処理後の画像データに限らず、画像入
力手段からの画像データにかかる画像や、記憶手段から
の画像データにかかる画像も同様に回転させることが可
能である。

【０００９】

【発明の実施の形態】これより、図面を参照しながら本
発明による実施の形態について説明する。図１は、本実
施の形態に係る画像処理装置の構成を示す図である。図
２，３はデータの流れを示す図である。図１において、
１は画像読み取り部、２は画像出力部、３は画像ブロッ
ク部、４は制御部、５は圧縮部、６は伸長部、７は回転
部、８はアドレス制御部、９は記憶部、１０はラインメ
モリを示す。

【００１０】図１中の、各部の概略について説明する。
画像読み取り部１は、ＣＣＤセンサ（不図示）等により
画像を読み取り、オフセット調整、ゲイン調整を行った
後にあらかじめ決められたビット数のデジタル画像デー
タに変換する。その後、シェーディング補正、ガンマ変
換、空間フィルタ処理、変倍処理、画像領域検知、誤差
拡散などの画像処理が行われる。

【００１１】画像出力部２は、所定のビット数のデジタ
ル画像データに基づいてパルス幅変調を行い、レーザー
の点灯消灯を各画素ごとに制御することによって中間調
画像を形成することができる。

【００１２】画像ブロック部３では、画像読み取り部１
から時系列的に入力される画像データが、ラインメモリ
（不図示）に所定のライン数分格納される。画像ブロッ
ク部３は、ＣＣＤセンサの電気的な走査方向（以下主走
査方向と呼ぶ）と機械的な走査方向（以下副走査方向と
呼ぶ）の、あらかじめ決められた矩形領域内の画像デー
タ群をひとつのブロックとする画像ブロックを出力する
ことができる。

【００１３】制御部４は、画像ブロック部３と圧縮部５
の間、圧縮部５と記憶部９の間、記憶部９と伸長部６の
間、伸長部６と回転部７の間、回転部７と記憶部９の間
または記憶部９同士の画像ブロック転送を統括的に管理
することができる。また、回転画像領域に相当するぺー
ジメモリの書き込み開始アドレスと、主走査方向のアド
レス数と、副走査方向のアドレス数と、書き込み終了ア
ドレスを指定することにより、アドレス制御部８は、回
転部７においてビット変換処理された回転画像ブロック
を格納する記憶部９のアドレスを出力する。

【００１４】圧縮部５は、画像ブロック部３からの画像
データをより多く記憶部９に格納するためにデータ圧縮
を行う。また記憶部９からの画像データに対して圧縮を
することも可能である。伸長部６は、圧縮された画像デ
ータを復元するためにデータ伸長を行う。伸長された画
像データは、画像出力部２に転送されたり、そのまま記
憶部９に格納されたり、回転部７において回転処理され
てから記憶部９に格納されるようになっている。

【００１５】回転部７は、画像ブロックを９０°単位で
回転させるためのビット変換ロジックで構成される。か
かるビット変換ロジックに基づき、伸長部６で伸長され
た画像ブロックを、ビット変換処理して記憶部９に格納
したり、記憶部９から読み出された画像データを、ビッ
ト変換処理して再び記憶部に格納することができる。ま
た、画像読み取り部１からの画像データを、ビット変換
処理して記憶部９に格納することができる。

【００１６】アドレス制御部８は、記憶部９に対して画
像データを書き込む時の書き込みアドレスや、読み出す
時の読み出しアドレスを生成することができる。制御部
４において指定されたぺージメモリの書き込み開始アド
レスと、主走査方向のアドレス数と、副走査方向のアド
レス数と、書き込み終了アドレスによって記憶部のアド
レスが生成され、そこに、回転部７においてビット変換
処理された回転画像ブロックが格納されるようになって
いる。

【００１７】記憶部９は、ダイナミックＲＡＭで構成さ
れ、圧縮部５からの圧縮された画像データや、伸長部６
からの伸長された画像データを格納することができる。
また、回転部７において回転処理された画像データも、
記録部９は格納することができる。

【００１８】次に、本実施の形態の画像処理装置の動作
の概要を説明する。画像読み取り部１、画像出力部２、
画像ブロック部３、制御部４、圧縮部５、伸長部６、回
転部７、アドレス制御部８、および記憶部９の、相互間
の画像データの転送には以下のモードがある。 （１）画像読み取り部１からの画像データを画像ブロッ
ク部３においてブロック化し、圧縮部５に転送してデー
タ圧縮を行い、圧縮された画像データを記憶部９に転送
するモード（図２参照）、 （２）画像読み取り部１からの画像データを画像ブロッ
ク部３においてブロック化し、記憶部９に転送するモー
ド、 （３）記憶部９からの圧縮された画像データを伸長部６
に転送してデータ伸長を行い、伸長された画像データを
画像出力部２に転送するモード、 （４）記憶部９からの画像データを画像出力部２に転送
するモード、 （５）記憶部９からの圧縮された画像データを伸長部６
に転送してデータ伸長を行い、伸長された画像データを
記憶部９に転送するモード（図３参照）、 （６）記憶部９からの画像データを圧縮部５に転送して
データ圧縮を行い、圧縮された画像データを記憶部９に
転送するモード、 （７）記憶部９からの画像データを再び記憶部９に転送
するモードである。

【００１９】そのなかで、記憶部９からの圧縮された画
像データを伸長部６に転送してデータ伸長を行い、伸長
された画像データを記憶部９に転送するモードにおいて
は、データ伸長を行った後に、回転部７に転送してビッ
ト変換処理を行い、その後記憶部９に格納できるように
なっている。

【００２０】また、記憶部９からの画像データを再び記
憶部９に転送するモードでは、記憶部９からの画像デー
タを、回転部７に転送してビット変換処理を行った後
で、記憶部９に格納できるようになっている。画像読み
取り部１からの画像データを画像ブロック３においてブ
ロック化し、記憶部９に転送するモードでも、回転部７
に転送してビット変換処理を行った後で、記憶部９に格
納できる。

【００２１】まず、制御部４において、画像読み取り部
１からの画像データを画像ブロック部３においてブロッ
ク化し、圧縮部５に転送してデータ圧縮を行い、圧縮さ
れた画像データを記憶部９に転送するモードが設定され
るた場合について説明する。かかる場合、画像読み取り
部１から時系列的に入力される画像データは、画像ブロ
ック部３において、ラインメモリ１０に所定のライン数
分格納され、主走査方向に所定の画素数、副走査方向に
所定のライン数によって定まる矩形領域にブロック化さ
れるようになっている。

【００２２】ひとつの画像ブロックは、複数の画像デー
タのまとまりとして出力される。それぞれの画像ブロッ
クは、圧縮部５に転送されてデータ圧縮される。圧縮さ
れた画像ブロックは、記憶部９に格納される。

【００２３】次に、制御部４において、記憶部９からの
圧縮された画像データを、伸長部６に転送してデータ伸
長を行い、伸長された画像データを記憶部９に転送する
モードが設定された場合について説明する。かかる場
合、圧縮された画像データは、圧縮された時と同じ順序
で伸長部６に転送されて、伸長部６においてデータ伸長
される。それにより、伸長処理された画像データは、圧
縮される前と同じ状態を保った画像ブロックとして伸長
部６から出力されることとなる。

【００２４】伸長された画像ブロックは、回転部７に転
送されて回転処理されることができる。この回転処理
は、画像ブロック単位でのビット変換処理である。制御
部４において、回転画像領域に相当するぺージメモリ領
域が設定される。制御部４によって、設定されたぺージ
メモリの書き込み開始アドレスと、主走査方向のアドレ
ス数と、副走査方向のアドレス数と、書き込み終了アド
レスによって、アドレス制御部は書き込みアドレスを生
成する。回転部７においてビット変換処理された画像ブ
ロックが、アドレス制御部８から生成された書き込みア
ドレスの記憶部９に格納されることで、１ぺージ分の回
転画像が完成することとなる。

【００２５】画像読み取り部１から入力される画像デー
タは、画像ブロック部３において、主走査方向に所定の
画素数、副走査方向に所定のライン数によって定まる矩
形領域にブロック化される。矩形領域のブロック方式
は、画像データのビット数によってあらかじめ決められ
ている。この状態は、回転処理された場合でも保持され
なければならない。つまり、記憶部９からの圧縮された
画像データを伸長部６に転送してデータ伸長を行い、回
転部５に転送して回転処理を行って、記憶部９に格納す
るときの、記憶部９に存在する回転画像についての画像
データのブロック方式も、画像ブロック部３におけるブ
ロック方式と同じである。このように、画像データのブ
ロック方式を、画像を回転する前と後で統一することに
より、たとえば記憶部９から画像ブロックを読み出し
て、その画像ブロックから画像データを抽出する場合
に、画像の出力が、画像データのビット数によって決ま
る一通りの態様で足りるという利点が生じる。

【００２６】次に、画像ブロック部３について説明す
る。画像読み取り部１から入力される画像データは、所
定のライン数分ラインメモリに格納される。複数のライ
ンメモリに格納された画像データは、２次元の画像デー
タ群を形成する。２次元的に配列された画像データ群
は、主走査方向に所定の画素数、副走査方向に所定のラ
イン数によって定まる矩形領域にブロック化される。こ
の画素数およびライン数は、画像データのビット数、お
よび圧縮部と伸長部のデータバス幅によって決まる。
尚、本実施の形態では、圧縮部５と伸長部６のデータバ
ス幅を３２ビットとする。

【００２７】図４乃至図６は、画像データの例を示す図
である。図４に示す画像データのビット数は１ビットで
ある。かかる画像データを圧縮部５に転送する場合、一
度に転送される画像ブロックは、３２ビットでなくては
ならないから、２次元の画像データ群から切り取られる
画像ブロックは３２ビット単位でなければならない。

【００２８】そこで、本実施の形態においては、主走査
方向に８画素、副走査方向に４ラインで定まる矩形領域
を、ひとつの画像ブロックとする。また、その画像ブロ
ックの出力する順番は図示の様に、画像ブロック０、
１、２、３、‥‥‥とする。この順番は、圧縮部５に転
送される画像ブロックの圧縮される順番であって、圧縮
効率を考慮に入れた順番である。すなわち、本実施の形
態の画像処理で扱う画像には、副走査方向に強い関係が
みられるため、副走査方向に接した二つの画像ブロック
を連続して出力するものとする。そうすることで圧縮率
を向上させることができる。

【００２９】次に、画像データのビット数が２ビットの
場合を考える。この場合にも、画像ブロックは３２ビッ
ト単位としなければならない。また、画像には副走査方
向に強い関係があることから、圧縮率の向上のために副
走査方向の画素を同時に圧縮することが望まれる。理論
的には、全部で３２ビットであればどんな矩形の画像ブ
ロックを指定することも可能であるが、矩形領域の副走
査方向の延長はラインメモリの増加につながるので、ハ
ードウェア的に成立させることが難しくなり、コストの
面でも限界がある。そこで、画像データのビット数が２
ビットのときには、図５に示す画像ブロック、つまり主
走査方向に４画素、副走査方向に４ラインで定まる矩形
領域にする。また、画像ブロックの出力する順番は画像
ブロック０、１、２、３、‥‥‥とする。

【００３０】同様に、画像データのビット数が４ビット
のときは、図６に示すとおりである。主走査方向に２画
素、副走査方向に４ラインの全８画素３２ビットを一つ
の画像ブロックとして出力する。１ライン１画素目を画
像ブロックのデータバスの［３１：２８］に、１ライン
２画素目を［２７：２４］に、２ライン１画素目を［２
３：２０］に、２ライン２画素目を［１９：１６］に、
３ライン１画素目を［１５：１２］に、３ライン２画素
目を［１１：８］に、４ライン１画素目を［７：４］
に、４ライン２画素目を［３：０］に出力して画像ブロ
ックを形成する。

【００３１】図７は、画像ブロック部３から圧縮部５に
転送される画像ブロックの順序を示した図である。かか
る画像ブロックは、図７に示すように、画像ブロック
０、１、２、３、・・・・の順で出力されるようになっ
ている。

【００３２】制御部４は、画像ブロック部３から出力さ
れた画像ブロックを、順次圧縮部５に転送する。圧縮部
５では、転送された画像ブロックをデータ圧縮し、符号
データとして３２ビットの符号データを出力するように
なっている。制御部４は、その符号データを記憶部９に
格納することとなる。このときの記憶部のデータバス幅
を６４ビットとする。

【００３３】図８は、圧縮部５から記憶部９に転送され
る符号データの順序を示した図である。図８に示すよう
に、データバス幅が３２ビットの符号データを二つまと
めて、記憶部９の同じアドレスに格納することにより、
６４ビットの符号データとして取り扱うことができる。

【００３４】圧縮部５からの符号データを二つまとめ
て、記録部９の同じアドレスに格納することを続けるこ
とで、画像ブロック部３においてブロック化された画像
ブロックが、画像ブロック部３から出カされた順番に圧
縮され、その符号データが記録部９に格納される。

【００３５】図９は、記憶部９から伸長部６に転送され
る符号データの順序を示した図である。制御部４が記憶
部９から一連の符号データを読み出す場合には、その符
号データを読み出す順番は、符号データを格納した順番
と同じである。図９のように、読み出された符号データ
は伸長部６に順次転送される。伸長部６では、符号デー
タを転送された順番にデータ伸長を行うようになってい
る。

【００３６】図１０は、伸長部６から回転部７に転送さ
れる画像ブロックの順序を示した図である。図１０に示
すように、伸長処理されたデータは、データ圧縮される
前の画像ブロックの形体を保ち、かつ圧縮された順番と
同じ順番で伸長部から出力されるようにになっている。
つまり、画像ブロックは、画像ブロック０、１、２、
３、・・・の順に圧縮されたのであるから、伸長された
画像ブロックが伸長部から出力される順番は、画像ブロ
ック０、１、２、３、・・・となる。伸長部６から出力
された画像ブロックは、回転部７に転送されることとな
る。

【００３７】回転部７について説明する。回転部７で
は、画像ブロックのビット変換処理を行うことができ
る。ビット変換論理は、画像データのビット数と回転角
度の組み合わせによって各々異なる。画像データのビッ
ト数の種類には１、２、４ビットがあるとする。また、
回転角度の種類には９０°、１８０°、２７０°がある
とする。

【００３８】そこでまず、画像データビット数が１ビッ
トで回転角度が９０°の場合を考える。画像ブロックは
圧縮された順番と同じ順番に伸長されて、かつ９０°回
転処理されると図１１に示すようになる。これをブロッ
ク化し直して、再び記録部９の、アドレス制御部８より
指定されたアドレスに格納する必要がある。

【００３９】回転部７においては、回転画像領域に相当
するぺージメモリの左下角のアドレスの、６３ビット目
には画像ブロック０の２４ビット目を、６２ビット目に
は画像ブロック０の１６ビット目を、６１ビット目には
画像ブロック０の８ビット目を、６０ビット目には画像
ブロック０の０ビット目を、５９ビット目には画像ブロ
ック１の２４ビット目を、５８ビット目には画像ブロッ
ク１の１６ビット目を、５７ビット目には画像ブロック
１の８ビット目を、５６ビット目には画像ブロック１の
０ビット目を、５５ビット目には画像ブロック０の２５
ビット目を（以下省略）、画像ブロック０または１の各
ビットを、図１１の矢印右方の数字が示すビットに格納
するようなビット変換処理がなされるようになってい
る。

【００４０】更に同様な処理が行われ、すなわちぺージ
メモリ左下角の上隣のアドレスに、画素ブロック２また
は３の各ビットが同様に格納される。

【００４１】次に、画像データビット数が１ビットで回
転角度が１８０°の場合を考える。画像ブロックは、圧
縮された順番と同じ順番に伸長されてかつ１８０°回転
処理されると図１２に示すようになる。これをブロック
化し直して、再び記録部９の、アドレス制御部８より指
定されたアドレスに格納する必要がある。

【００４２】回転部７において、回転画像領域に相当す
るぺージメモリの右下角のアドレスの、６３ビット目に
は画像ブロック１の０ビット目を、６２ビット目には画
像ブロック１の１ビット目を、６１ビット目には画像ブ
ロック１の２ビット目を、６０ビット目には画像ブロッ
ク１の３ビット目を、５９ビット目には画像ブロック１
の４ビット目を、５８ビット目には画像ブロック１の５
ビット目を、５７ビット目には画像ブロック１の６ビッ
ト目を、５６ビット目には画像ブロック１の７ビット目
を、５５ビット目には画像ブロック１の８ビット目を
（以下省略）、画像ブロック０または１の各ビットを図
１２矢印右方の数字が示すビットに格納するようなビッ
ト変換処理がなされる。

【００４３】更に同様な処理が行われ、すなわちぺージ
メモリ右下角の左隣のアドレスに、画素ブロック２また
は３の各ビットが同様に格納される。

【００４４】次に画像データバス幅が１ビットで回転角
度が２７０°の場合を考える。画像ブロックは、圧縮さ
れた順番と同じ順番に伸長されてかつ２７０°回転処理
されると図１３に示すようになる。これをブロック化し
直して、再び記録部９の、アドレス制御部８より指定さ
れたアドレスに格納する。

【００４５】回転部７において、回転画像領域に相当す
るぺージメモリの右上角のアドレスの、６３ビット目に
は画像ブロック１の７ビット目を、６２ビット目には画
像ブロック１の１５ビット目を、６１ビット目には画像
ブロック１の２３ビット目を、６０ビット目には画像ブ
ロック１の３１ビット目を、５９ビット目には画像プロ
ック０の７ビット目を、５８ビット目には画像ブロック
０の１５ビット目を、５７ビット目には画像ブロック０
の２３ビット目を、５６ビット目には画像ブロック０の
３１ビット目を、５５ビット目には画像ブロック１の６
ビット目を（以下省略）、画像ブロック０または１の各
ビットを図１３矢印右方の数字が示すビットに格納する
ようなビット変換処理がなされる。

【００４６】更に同様な処理が行われ、すなわちぺージ
メモリ右上角の下隣のアドレスに、画素ブロック２また
は３の各ビットが同様に格納される。

【００４７】次に、画像データバス幅が２ビットで回転
角度が９０°の場合を考える。画像ブロックは、圧縮さ
れた順番と同じ順番に伸長されてかつ９０°回転処理さ
れると図１４に示すようになる。これをブロック化し直
して、再び記録部９の、アドレス制御部８より指定され
たアドレスに格納する。

【００４８】回転部７において、回転画像領域に相当す
るぺージメモリの左下角のアドレスの、６３：６２ビッ
ト目には画像ブロック２の２５：２４ビット目を、６
１：６０ビット目には画像ブロック２の１７：１６ビッ
ト目を、５９：５８ビット目には画像ブロック２の９：
８ビット目を、５７：５６ビット目には画像ブロック２
の１：０ビット目を、５５：５４ビット目には画像ブロ
ック２の２７：２６ビット目を（以下省略）、画像ブロ
ック０または２の各ビットを図１４矢印右方の数字が示
すビットに格納するようなビット変換処理がなされる。

【００４９】更に同様な処理が行われ、すなわちぺージ
メモリ左下角の右隣のアドレスに、画素ブロック１また
は３の各ビットが同様に格納される。

【００５０】次に、画像データバス幅が４ビットで回転
角度が９０°の場合を考える。画像ブロックは、圧縮さ
れた順番と同じ順番に伸長されてかつ９０°回転処理さ
れると図１５のようになる。これをブロック化し直し
て、再び記録部９の、アドレス制御部８より指定された
アドレスに格納する。

【００５１】回転部７において、回転画像領城に相当す
るぺージメモリの左下角のアドレスの、６３：６０ビッ
ト目には画像ブロック６の２７：２４ビット目を、５
９：５６ビット目には画像ブロック６の１９：１６ビッ
ト目を、５５：５２ビット目には画像ブロック６の３
１：２８ビット目を、５１：４８ビット目には画像ブロ
ック６の２３：２０ビット目を、４７：４４ビット目に
は画像ブロック４の２７：２４ビット目を（以下省
略）、画像ブロック０、２、４または６の各ビットを図
１５矢印右方の数字が示すビットに格納するようなビッ
ト変換処理がなされる。

【００５２】更に、同様な処理が行われ、すなわちぺー
ジメモリ左下角の右隣のアドレスに、画像ブロック０、
２、４または６の各ビットが同様に格納され、かつその
右隣のアドレスに、画像ブロック１，３，５または７の
各ビットが同様に格納される。

【００５３】他の組み合わせについても同様に考えるこ
とができる。このように、本実施の形態においては、回
転画像についても、画像ブロック部３と同じ矩形領域で
画像データをブロック化して、記憶部９に格納してい
る。つまり、画像データが１ビットの揚合は、主走査方
向８画素、副走査方向４ライン、画像データが２ビット
の場合は、主走査方向４画素、副走査方向４ライン、画
像データが４ビットの場合は、主走査方向２画素、副走
査方向４ラインの矩形領域を一つの画像ブロックとして
いるのである。

【００５４】本実施の形態によれば、原画像について
も、回転画像についても、同じ矩形領域を画像ブロック
とすることで、画像を出力するときの記憶部９から読み
出す方式が統一できる。

【００５５】次に、アドレス制御部８について説明す
る。図１６は、アドレス制御部８のブロック図である。
アドレス制御部８は、読み出しアドレス生成部８ｂと、
書き込みアドレス生成部８ａと、アドレスセレクタ８ｃ
とから構成されている。読み出しアドレス生成部８ｂ
は、圧縮された画像ブロックを記憶部９から読み出すと
きの記憶部９のアドレスを出力する。書き込みアドレス
生成部８ａは、伸長部６において伸長処理された画像ブ
ロックを記憶部９に格納するときの記憶部９のアドレス
を生成する。アドレスセレクタ８ｃは、制御部４によっ
て制御され、画像ブロックを記憶部９から読み出すとき
は、読み出しアドレス生成部８ｂから出力される読み出
しアドレスを選択し、格納するときは書き込みアドレス
生成部８ａから出力される書き込みアドレスを選択す
る。

【００５６】書き込みアドレス生成部８ａは、ぺージメ
モリの左上の書き込みアドレスを設定するレジスタＷＳ
Ｔと、ぺージメモリの主走査方向のアドレス数を設定す
るレジスタＷＰＧＨと、ぺージメモリの副走査方向のア
ドレス数を設定するレジスタＷＰＧＶと、ぺージメモリ
の右下の書き込みアドレスを設定するレジスタＷＥＮＤ
と、画像データのビット数を設定するレジスタＢＩＴ
Ｗ、画像回転角度を設定するレジスタＰＡＴに対応し
て、回転画像領域に相当するぺージメモリのアドレスを
生成するようになっている。

【００５７】記憶部９からの圧縮された画像データを伸
長部６に転送してデータ伸長を行い、伸長された画像デ
ータを記憶部９に転送するモードのとき、制御部４は、
記憶部９をぺージメモリ的に使用するため、レジスタＷ
ＳＴ、ＷＰＧＨ、ＷＰＧＶ、ＷＥＮＤを設定する。

【００５８】図１７（ａ）は、原画像の画像領域を示す
図であり、図１７（ｂ）は９０°回転、図１７（ｃ）は
１８０°回転、図１７（ｄ）は２７０°回転させた回転
処理後の画像領域を示す図である。図１７（ａ）に示す
ように、正像の主走査方向の画素数をＰＧＨ、副走査方
向のライン数をＰＧＶとする。また、記憶部９から読み
出された符号データの集まりの画像ブロックは、３２ビ
ットを単位とするものであり、記録部９のデータバス幅
は６４ビットとする。

【００５９】９０°回転処理を行う場合、レジスタＷＰ
ＧＨに設定する値は、画像データのビット数が１、２、
４ビットのときいずれもＰＧＶ／８である。また、レジ
スタＷＰＧＶに設定する値は、画像データのビット数が
１ビットのときはＰＧＨ／８、２ビットのときはＰＧＨ
／４、４ビットのときにＰＧＨ／２である。

【００６０】このようにレジスタＷＰＧＨおよびＷＰＧ
Ｖの値（以下、ＷＰＧＨ値及びＷＰＧＶ値とする）を設
定する理由は、画像ブロックの形体と記録部９への格納
形態に関係がある。画像データのビット数が１ビットの
とき、画像ブロックは主走査方向に８画素、副走査方向
に４ラインの矩形領域を一つの単位としている。そし
て、副走査方向に接する二つの画像ブロック同士を、記
録部９の同じアドレスに格納するため、回転画像領域に
相当する記憶部９のぺージメモリの、主走査方向のアド
レスの幅を示すＷＰＧＨ値はＰＧＶ／８である。一方、
副走査方向のアドレスの幅を示すＷＰＧＶ値はＷＰＧＨ
／８となる。

【００６１】画像データのビット数が２ビットのとき
は、画像ブロックは主走査方向に４画素、副走査方向に
４ライン、画像データのビット数が４ビットのときは、
画像ブロックは主走査方向に２画素、副走査方向に４ラ
インの矩形領域を―つの単位とし、副走査方向に接する
二つの画像ブロック同士を、記録部９の一つのアドレス
に格納するために図示するような設定値となる。

【００６２】１８０°回転処理を行う場合、ＷＰＧＨ値
は、画像データのビット数が１ビットのときはＰＧＨ／
８、２ビットのときはＰＧＨ／４、４ビットのときにＰ
ＧＨ／２である。また、ＷＰＧＶ値は、画像データのビ
ット数が１、２、４ビットのときいずれもＰＧＶ／８で
ある。

【００６３】２７０°回転処理を行う揚合、ＷＰＧＨ値
は、画像データのビット数が１、２、４ビットのときい
ずれもＰＧＶ／８である。また、ＷＰＧＶ値は、画像デ
ータのビット数が１ビットのときはＰＧＨ／８、２ビッ
トのときはＰＧＨ／４、４ビットのときにＰＧＨ／２で
ある。

【００６４】図１６に示すように、レジスタＷＳＴの値
（以下、ＷＳＴ値とする）は、ぺージメモリの左上の書
き込みアドレスである。レジスタＷＥＮＤの値（以下、
ＷＥＮＤ値とする）は、ぺージメモリの右下の書き込み
アドレスである。制御部４は、ＷＳＴ値とＷＰＧＨ値と
ＷＰＧＶ値とＷＥＮＤ値を設定して、記録部９にぺージ
メモリ領域を形成することができる。

【００６５】記憶部９からの圧縮された画像データを伸
長部６に転送してデータ伸長を行い、伸長された画像デ
ータを記憶部９に転送するモードが設定されると、制御
部４はＬＯＡＤ信号をアドレス制御部８に出力する。そ
れにより、アドレス制御部８では、指定された画像回転
角度ＰＡＴに従って、書き込みアドレスの初期値が発生
する。

【００６６】記録部９への格納が行われる度に、制御部
４は書き込みクロックイネーブル信号ＷＲＣＥをアドレ
ス制御部８に出力し、アドレス制御部８では、システム
クロックＣＬＯＣＫに同期して、書き込みアドレスが変
化するようになっている。書き込みアドレスの変化の態
様は、画像データのビット数ＢＩＴＷと画像回転角度Ｐ
ＡＴによって異なる。ここで、書き込みアドレスの変化
の態様を詳しく説明する。

【００６７】まず、画像データのビット数ＢＩＴＷが１
ビット、画像回転角度ＰＡＴが９０°のときを考える。
制御部４からＬＯＡＤ信号が出ると、アドレス制御部８
は、書き込みアドレス（ＷＥＮＤ−ＷＰＧＨ＋１）を出
力する。また、内部パラメータＩＣＮＴを０にする。こ
の書き込みアドレス（ＷＥＮＤ−ＷＰＧＨ＋１）は、ぺ
ージメモリの左下角のアドレスである。

【００６８】記憶部９から読み出された連続する符号デ
ータは、伸長部６で伸長されて、回転部７で９０°回転
のビット変換処理されると、９０°回転画像の左下角か
ら始まってその右隣の順番で、それ以降は図１８に示す
順序通り、画像ブロックが回転部７から出力されること
となる。内部パラメータＩＣＮＴがインクリメントし
て、書き込みアドレスは、（ＷＥＮＤ−ＷＰＧＨ＋
１）、（ＷＥＮＤ−２×ＷＰＧＨ＋１）、（ＷＥＮＤ−
３×ＷＰＧＨ＋１）、・・・と変化するために、ぺージ
メモリの左端のアドレスに下端から順番に、連続する二
つの画像ブロックは同じアドレスに格納される。

【００６９】書き込みアドレスが（ＷＥＮＤ−ＷＰＧＶ
×ＷＰＧＨ＋１）となり、内部パラメータＩＣＮＴが
（ＷＰＧＶ−１）と等しくなる、つまりぺージメモリの
左上角に達すると、次の書き込みアドレスは（ＷＥＮＤ
−ＷＰＧＨ＋２）となる。これはぺージメモリの左端か
ら２列目の、下端の行のアドレスを指している。

【００７０】同様に、内部パラメータＩＣＮＴがインク
リメントして、書き込みアドレスは、（ＷＥＮＤ−ＷＰ
ＧＨ＋２）、（ＷＥＮＤ−２×ＷＰＧＨ＋２）、（ＷＥ
ＮＤ−３×ＷＰＧＨ＋２）、・・・と変化して、ぺージ
メモリの左端から２列目のアドレスに下から順番に、連
続する二つの画像ブロックは同じアドレスに格納され
る。書き込みアドレスが（ＷＥＮＤ−ＷＰＧＶ×ＷＰＧ
Ｈ＋２）となり、内部パラメータＩＣＮＴが（２×ＷＰ
ＧＶ−１）と等しくなる、つまりぺージメモリの左端か
ら２列目の上端に達すると、次の書き込みアドレスは
（ＷＥＮＤ−ＷＰＧＨ＋３）となる。これはぺージメモ
リの左端から３列目の、下端の行のアドレスを指してい
る。

【００７１】同様な動作が繰り返され、内部パラメータ
ＩＣＮＴが（ＷＥＮＤ−ＷＳＴ）と等しくなる、つまり
指定されたぺージメモリ領域に対して格納が終了する
と、アドレス制御部８は、格納終了信号ＷＣＲＹを制御
部４に出力する。制御部４は、格納終了信号を入力する
と、書き込みクロックイネーブル信号ＷＲＣＥを０にし
てぺージメモリへの書き込みを終えることとなる。

【００７２】次に、画像データのビット数ＢＩＴＷが１
ビット、画像回転角度ＰＡＴが１８０°のときを考え
る。制御部４からＬＯＡＤ信号が出ると、アドレス制御
部８は、書き込みアドレス（ＷＥＮＤ）を出力する。ま
た、内部パラメータＩＣＮＴを０にする。この書き込み
アドレス（ＷＥＮＤ）は、ぺージメモリの右下角のアド
レスである。

【００７３】記憶部９から読み出された連続する符号デ
ータは、伸長部６で伸長されて、回転部７で１８０°回
転のビット変換処理されると、１８０°回転画像の右下
角から始まってその上隣の順番で、それ以降は図１９の
順序に示すとおり画像ブロックが回転部７から出力され
る。

【００７４】内部パラメータＩＣＮＴがインクリメント
して、書き込みアドレスは、（ＷＥＮＤ）、（ＷＥＮＤ
−１）、（ＷＥＮＤ−２）、・・・と変化するために、
ぺージメモリの下端の行に右端から順番に、連続する二
つの画像ブロックは同じアドレスに格納される。書き込
みアドレスが（ＷＥＮＤ−ＷＰＧＨ＋１）となり、ＩＣ
ＮＴが（ＷＰＧＨ−１）と等しくなる、つまりぺージメ
モリの左下角に達すると、次の書き込みアドレスは（Ｗ
ＥＮＤ−ＷＰＧＨ）となる。これはぺージメモリの下端
から２行目の、右端の列のアドレスを指している。

【００７５】同様に、内部パラメータＩＣＮＴがインク
リメントして、書き込みアドレスは、（ＷＥＮＤ−ＷＰ
ＧＨ）、（ＷＥＮＤ−ＷＰＧＨ−１）、（ＷＥＮＤ−Ｗ
ＰＧＨ−２）、・・・と変化して、ぺージメモリの下端
から２行目のアドレスに右端から順番に、連続する二つ
の画像ブロックは同じアドレスに格納される。書き込み
アドレスが（ＷＥＮＤ―２×ＷＰＧＨ＋１）となり、内
部パラメータＩＣＮＴが（２×ＷＰＧＨ−１）と等しく
なる、つまりぺージメモリの下端から２行目の左端に達
すると、次の書き込みアドレスは（ＷＥＮＤ―２×ＷＰ
ＧＨ）となる。これはぺージメモリの下端から３行目
の、右端の列のアドレスを指している。

【００７６】同様な動作が繰り返され、内部パラメータ
ＩＣＮＴが（ＷＥＮＤ−ＷＳＴ）と等しくなる、つまり
指定されたぺージメモリ領域に対して格納が終了する
と、アドレス制御部８は、格納終了信号ＷＣＲＹを制御
部４に出力する。制御部４は格納終了信号が入力される
と、書き込みクロックイネーブル信号ＷＲＣＥを０にし
てぺージメモリへの書き込みを終える。

【００７７】次に、画像データのビット数ＢＩＴＷが１
ビット、画像回転角度ＰＡＴが２７０°のときを考え
る。制御部４からＬＯＡＤ信号が出ると、アドレス制御
部８は、書き込みアドレス（ＷＳＴ＋ＷＰＧＨ−１）を
出力する。また、内部パラメータＩＣＮＴを０にする。
この書き込みアドレス（ＷＳＴ＋ＷＰＧＨ−１）はぺー
ジメモリの右上角のアドレスである。

【００７８】記憶部９から読み出された連続する符号デ
ータは、伸長部６で伸長されて、回転部７で２７０°回
転のビット変換処理されると、２７０°回転画像の右上
角から始まってその左隣といった順番で、それ以降は図
２０の順序で示すとおり画像ブロックが回転部７から出
力される。

【００７９】内部パラメータＩＣＮＴがインクリメント
して、書き込みアドレスは、（ＷＳＴ＋ＷＰＧＨ−
１）、（ＷＳＴ＋２×ＷＰＧＨ−１）、（ＷＳＴ＋３×
ＷＰＧＨ−１）、・・・と変化するために、ぺージメモ
リの右端の列に上から順番に、連続する二つの画像ブロ
ックは同じアドレスに格納される。書き込みアドレスが
（ＷＳＴ＋ＷＰＧＶ×ＷＰＧＨ−１）となり、内部パラ
メータＩＣＮＴが（ＷＰＧＶ−１）と等しくなる、つま
りぺージメモリの右下角に達すると、次の書き込みアド
レスは（ＷＳＴ＋ＷＰＧＨ−２）となる。これはぺージ
メモリの右端から２列目の、上端の行のアドレスを指し
ている。

【００８０】同様に、内部パラメータＩＣＮＴがインク
リメントして、書き込みアドレスは、（ＷＳＴ＋ＷＰＧ
Ｈ−２）、（ＷＳＴ＋２×ＷＰＧＨ−２）、（ＷＳＴ＋
３×ＷＰＧＨ−２）、・・・と変化して、ぺージメモリ
の右端から２列目のアドレスに上から順番に、連続する
二つの画像ブロックは同じアドレスに格納される。書き
込みアドレスが（ＷＳＴ＋ＷＰＧＶ×ＷＰＧＨ−２）と
なり、内部パラメータＩＣＮＴが（２×ＷＰＧＶ−１）
と等しくなる、つまりぺージメモリの右端から２列目の
下端に達すると、次の書き込みアドレスは（ＷＳＴ＋Ｗ
ＰＧＨ−３）となる。これは、ぺージメモリの右端から
３列目の、上端の行のアドレスを指している。

【００８１】同様な動作が繰り返され、内部パラメータ
ＩＣＮＴが（ＷＥＮＤ−ＷＳＴ）と等しくなる、つまり
指定されたぺージメモリ領域に対して格納が終了する
と、アドレス制御部８は、格納終了信号ＷＣＲＹを制御
部４に出力する。制御部４は格納終了信号を入力する
と、書き込みクロックイネーブル信号ＷＲＣＥを０にし
てぺージメモリへの書き込みを終える。

【００８２】次に、画像データのビット数ＢＩＴＷが２
ビット、画像回転角度ＰＡＴが９０°のときを考える。
制御部４からＬＯＡＤ信号が出ると、アドレス制御部８
は、書き込みアドレス（ＷＥＮＤ−ＷＰＧＨ＋１）を出
力する。また、内部パラメータＩＣＮＴを０にする。こ
の書き込みアドレス（ＷＥＮＤ−ＷＰＧＨ＋１）はぺー
ジメモリの左下角のアドレスである。

【００８３】記憶部９から読み出された連続する符号デ
ータは、伸長部６で伸長されて、回転部７で９０°回転
のビット変換処理されると、９０°回転画像の左下角か
ら始まってその右隣といった順序で、それ以降は図２１
の順序に示すとおり画像ブロックが回転部から出力され
る。内部パラメータＩＣＮＴがインクリメントして、書
き込みアドレスは、（ＷＥＮＤ−ＷＰＧＨ＋１）、（Ｗ
ＥＮＤ−ＷＰＧＨ＋２）、（ＷＥＮＤ−２×ＷＰＧＨ＋
１）、（ＷＥＮＤ−２×ＷＰＧＨ＋２）、・・・と変化
する。したがって、ぺージメモリのまず左下角のアドレ
スに、次にその右隣、そして下端から２行目の左端、そ
の右隣の順番に、書き込みアドレスは変化する。書き込
みアドレスが（ＷＥＮＤ―ＷＰＧＶ×ＷＰＧＨ＋２）と
なり、内部パラメータＩＣＮＴが（２×ＷＰＧＶ−１）
と等しくなる、つまりぺージメモリの左上角の右隣に達
すると、次の書き込みアドレスは（ＷＥＮＤ−ＷＰＧＨ
＋３）となる。これはぺージメモリの左端から３列目
の、下端の行のアドレスを指している。

【００８４】同様に、内部パラメータＩＣＮＴがインク
リメントして、書き込みアドレスは、（ＷＥＮＤ−ＷＰ
ＧＨ＋３）、（ＷＥＮＤ−ＷＰＧＨ＋４）、（ＷＥＮＤ
−２×ＷＰＧＨ＋３）、（ＷＥＮＤ−２×ＷＰＧＨ＋
４）、・・・と変化する。したがつて、ぺージメモリの
まず３列目の下端のアドレスに、次にその右隣、そして
下端から２行目の３列目、その右隣の順番に、書き込み
アドレスは変化する。書き込みアドレスが（ＷＥＮＤ−
ＷＰＧＶ×ＷＰＧＨ＋４）となり、内部パラメータＩＣ
ＮＴが（４×ＷＰＧＶ−１）と等しくなる、つまりぺー
ジメモリの左端から４列目の上端に達すると、次の書き
込みアドレスは（ＷＥＮＤ−ＷＰＧＨ＋５）となる。こ
れはぺージメモリの左端から５列目の、下端の行のアド
レスを指している。

【００８５】同様な動作が繰り返され、内部パラメータ
ＩＣＮＴが（ＷＥＮＤ−ＷＳＴ）と等しくなる、つまり
指定されたぺージメモリ領域に対して格納が終了する
と、アドレス制御部８は、格納終了信号ＷＣＲＹを制御
部に出力する。制御部４は格納終了信号を入力すると、
書き込みクロックイネーブル信号ＷＲＣＥを０にしてぺ
ージメモリへの書き込みを終える。

【００８６】次に、画像データのビット数ＢＩＴＷが４
ビット、画像回転角度ＰＡＴが９０°のときを考える。
制御部４からＬＯＡＤ信号が出ると、アドレス制御部８
は、書き込みアドレス（ＷＥＮＤ−ＷＰＧＨ＋１）を出
力する。また、内部パラメータＩＣＮＴを０にする。こ
の書き込みアドレス（ＷＥＮＤ−ＷＰＧＨ＋１）はぺー
ジメモリの左下角のアドレスである。記憶部９から読み
出された連続する符号データは、伸長部で伸長されて、
回転部で９０°回転のビット変換処理されると、９Ｏ°
回転画像の左下角から始まってその右隣といった順番
で、それ以降は図２２の順序に示すとおり画像ブロック
が回転部７から出力される。

【００８７】内部パラメータＩＣＮＴがインクリメント
して、書き込みアドレスは、（ＷＥＮＤ−ＷＰＧＨ＋
１）、（ＷＥＮＤ−ＷＰＧＨ＋２）、（ＷＥＮＤ−ＷＰ
ＧＨ＋３）、（ＷＥＮＤ−ＷＰＧＨ＋４）、（ＷＥＮＤ
−２×ＷＰＧＨ＋１）、（ＷＥＮＤ−２×ＷＰＧＨ＋
２）、（ＷＥＮＤ−２×ＷＰＧＨ＋３）、（ＷＥＮＤ−
２×ＷＰＧＨ＋４）、・・・と変化する。したがって、
ぺージメモリのまず左下角のアドレスに、次に下端の２
列目、次に３列目、次に４列目、そして下端から２行目
の左端、次に２列目、次に３列目、次に４列目の順番
に、書き込みアドレスは変化する。書き込みアドレスが
（ＷＥＮＤ−ＷＰＧＶ×ＷＰＧＨ＋４）となり、内部パ
ラメータＩＣＮＴが（４×ＷＰＧＶ−１）と等しくな
る、つまりぺージメモリの上端の左端から４列目に達す
ると、次の書き込みアドレスは（ＷＥＮＤ−ＷＰＧＨ＋
５）となる。これはぺージメモリの左端から５列目の、
下端の行のアドレスを指している。

【００８８】同様に、内部パラメータＩＣＮＴがインク
リメントして、書き込みアドレスは、（ＷＥＮＤ−ＷＰ
ＧＨ＋５）、（ＷＥＮＤ−ＷＰＧＨ＋６）、（ＷＥＮＤ
−ＷＰＧＨ＋７）、（ＷＥＮＤ―ＷＰＧＨ＋８）、（Ｗ
ＥＮＤ−２×ＷＰＧＨ＋５）、（ＷＥＮＤ−２×ＷＰＧ
Ｈ＋６）、（ＷＥＮＤ−２×ＷＰＧＨ＋７）、（ＷＥＮ
Ｄ−２×ＷＰＧＨ＋８）、・・・と変化する。したがっ
て、ぺージメモリのまず下端の５列目のアドレスに、次
に６列目、次に７列目、次に８列目、そして下端から２
行目の５列目、次に６列目、次に７列目、次に８列目の
順番に、書き込みアドレスは変化する。書き込みアドレ
スが（ＷＥＮＤ−ＷＰＧＶ×ＷＰＧＨ＋８）となり、内
部パラメータＩＣＮＴが（８×ＷＰＧＶ−１）と等しく
なる、つまりぺージメモリの左端から８列目の上端に達
すると、次の書き込みアドレスは（ＷＥＮＤ−ＷＰＧＨ
＋９）となる。これはぺージメモリの左端から９列目
の、下端の行のアドレスを指している。

【００８９】同様な動作が繰り返され、内部パラメータ
ＩＣＮＴが（ＷＥＮＤ−ＷＳＴ）と等しくなる、つまり
指定されたぺージメモリ領域に対して格納が終了する
と、アドレス制御部８は、格納終了信号ＷＣＲＹを制御
部４に出力する。制御部４は格納終了信号を入力する
と、書き込みクロックイネーブル信号ＷＲＣＥを０にし
てぺージメモリへの書き込みを終える。

【００９０】画像データのビット数ＢＩＴＷと画像回転
角度ＰＡＴの他の組み合わせのときの、書き込みアドレ
スの変化についての説明は省略する。書き込みアドレス
を生成する論理は、図２３に示すとおりである。

【００９１】図２３、２４は、書き込みアドレスを生成
する論理を説明する図である。画像データのビット数Ｂ
ＩＴＷには、１、２、４、８ビットの場合があり、画像
回転角度ＰＡＴには、正像、９０°、１８０°、２７０
°の場合があるので、すべての組み合わせは１６通りに
なる。図２３にそれをまとめて表現している。その中の
１例を取り上げて説明する。

【００９２】画像データのビット数ＢＩＴＷが４ビッ
ト、画像回転角度ＰＡＴが９０°の場合を限定して考え
たとき、図２３を書き直してみると図２４となる。制御
部からＬＯＡＤ信号が出る（ＬＯＡＤ＝１）と、アドレ
ス制御部は、書き込みアドレスＷＣＮＴは（ＷＥＮＤ−
ＷＰＧＨ＋１）を出カする。また、内部パラメータＩＣ
ＮＴ＝０、ＩＨＥＮＤ＝４×ＷＰＧＶ−１、ＷＬＤ１＝
ＷＥＮＤ−ＷＰＧＨ＋１、ＷＬＤ２＝ＷＥＮＤ−ＷＰＧ
Ｈ＋１、ＨＢ＝４のそれぞれ初期値が設定される。この
ＷＣＮＴ＝（ＷＥＮＤ−ＷＰＧＨ＋１）はページメモリ
の左下角のアドレスである。

【００９３】書き込みクロックイネーブル信号ＷＲＣＥ
が１のときシステムクロックに同期して、ＩＣＮＴがイ
ンクリメントする。ＬＯＡＤ＝０、ＷＲＣＥ＝１、ＨＢ
≠１の場合である。ＷＣＮＴは、（ＷＥＮＤ−ＷＰＧＨ
＋１）、（ＷＥＮＤ−ＷＰＧＨ＋２）、（ＷＥＮＤ−Ｗ
ＰＧＨ＋３）、（ＷＥＮＤ−ＷＰＧＨ＋４）となり、Ｈ
Ｂはデクリメントする。ＨＢが１になり、ＩＣＮＴ≠４
×ＷＰＧＶ−１のとき、ＷＣＮＴは、（ＷＥＮＤ−２×
ＷＰＧＨ＋１）となり、さらに書き込み動作が続くと
（ＷＥＮＤ−２×ＷＰＧＨ＋２）、（ＷＥＮＤ−２×Ｗ
ＰＧＨ＋３）、（ＷＥＮＤ−２×ＷＰＧＨ＋４）、…と
変化する。したがって、ぺージメモリのまず左下角、次
に下端行の左端から２列目、次に３列目、次に４列目、
そして下端から２行目の左端、次に左端から２列目、次
に３列目、次に４列目の順番に、ＷＣＮＴは変化する。

【００９４】ＷＣＮＴが（ＷＥＮＤ―ＷＰＧＶ×ＷＰＧ
Ｈ＋４）となり、ＩＣＮＴが（４×ＷＰＧＶ−１）と等
しくなる、つまりぺージメモリの上端行の左端から４列
目に達すると、次のＷＣＮＴは（ＷＥＮＤ−ＷＰＧＨ＋
５）となる。これはぺージメモリの左端から５列目の、
下端の行のアドレスを指している。そして同様に、ＩＣ
ＮＴがインクリメントして、ＷＣＮＴは、（ＷＥＮＤ−
ＷＰＧＨ＋５）、（ＷＥＮＤ−ＷＰＧＨ＋６）、（ＷＥ
ＮＤ−ＷＰＧＨ＋７）、（ＷＥＮＤ−ＷＰＧＨ＋８）と
なり、ＨＢはデクリメントする。ＨＢが１になり、ＩＣ
ＮＴ≠８×ＷＰＧＶ−１のとき、ＷＣＮＴは、（ＷＥＮ
Ｄ−２×ＷＰＧＨ＋５）となり、さらに書き込み動作が
続くと（ＷＥＮＤ−２×ＷＰＧＨ＋６）、（ＷＥＮＤ−
２×ＷＰＧＨ＋７）、（ＷＥＮＤ−２×ＷＰＧＨ＋
８）、…と変化する。したがって、ぺージメモリのまず
下端行の左端から５列目、次に６列目、次に７列目、次
に８列目、そして下端から２行目の左端から５列目、次
に６列目、次に７列目、次に８列目の順番に、ＷＣＮＴ
は変化する。

【００９５】ＷＣＮＴが（ＷＥＮＤ−ＷＰＧＶ×ＷＰＧ
Ｈ＋８）となり、ＩＣＮＴが（８×ＷＰＧＶ−１）と等
しくなる、つまりぺージメモリの上端行の左端から８列
目に達すると、次の書き込みアドレスは（ＷＥＮＤ−Ｗ
ＰＧＨ＋９）となる。これはぺージメモリの左端から９
列目の、下端の行のアドレスを指している。同様な動作
が繰り返され、ＩＣＮＴが（ＷＥＮＤ−ＷＳＴ）と等し
くなる、つまり指定されたページメモリ領域に対して格
納が終了すると、アドレス制御部は、格納終了信号ＷＣ
ＲＹを制御部に出す。制御部は格納終了信号がくると、
書き込みクロックイネーブル信号ＷＲＣＥを０にしてペ
ージメモリヘの書き込みを終える。

【００９６】本実施の形態によれば、回転部７において
画像ブロックのビット変換処理を行い、アドレス制御部
８によって生成された書き込みアドレスにしたがって記
憶部９に格納することによって、伸長処理した後、回転
処理された回転画像をぺージメモリに格納することがで
きる。

【００９７】このように、本実施の形態によれば、ライ
ンメモリを備える必要なく、またデータビット数に関係
なく、伸長処理された画像データに対して回転処理を施
し、ぺージメモリに回転画像を格納することができる。

【００９８】以上、本発明を実施の形態を参照して説明
してきたが、本発明は上記実施の形態に限定して解釈さ
れるべきではなく、適宜変更／改良が可能であることは
もちろんである。

【００９９】

【発明の効果】本発明の画像データ処理方法によれば、
各画像データのデータビット数の所定の倍数を決定する
ステップと、各画像データのデータビット数で、前記所
定の倍数を除すことによって得られた数だけ、該画像デ
ータを足し合わせるステップと、前記画像データを、前
記所定の倍数に等しいデータビット数の画像データとし
て処理するステップとを有するので、従来行うことので
きなかった異なるビット数の画像データの処理を行うこ
とができる。

【０１００】本発明の画像データ処理装置は、１または
複数のデータビット数を有する画像データを入力する画
像入力手段と、前記画像データをＭ行Ｎ列単位の画像ブ
ロックにブロック処理する画像ブロック手段と、前記画
像データを前記ブロック処理するために必要なラインメ
モリと、前記画像ブロックを圧縮処理する圧縮手段と、
前記圧縮手段によって圧縮処理された前記画像ブロック
を伸長処理する伸長手段と、前記画像入力手段が入力し
た画像データの画像ブロックと、記憶手段から読み出し
た画像データの画像ブロックと、前記伸長手段によって
伸長処理された前記画像ブロックの少なくとも一つをビ
ット変換処理する回転手段と、前記圧縮処理された前記
画像ブロックと前記ビット変換処理された前記画像ブロ
ックを記憶する記憶手段と、前記画像ブロック手段と前
記圧縮手段の間と、前記圧縮手段と前記記憶手段の間
と、前記記憶手段と前記伸長手段の間と、前記伸長手段
と前記回転手段の間と、前記回転手段と前記記憶手段の
間の前記画像ブロックの転送を制御すると共に、前記記
憶手段に矩形領域を指定する制御手段と、前記ビット変
換処理された前記画像ブロックを記憶する前記記憶手段
の前記矩形領域内の位置を指定するアドレス制御手段と
を備えているので、画像ブロック毎に回転処理を行うこ
とができ、それにより処理の効率化を図ることができ
る。尚、前記回転手段により回転される画像にかかる画
像データは、伸長処理後の画像データに限らず、画像入
力手段からの画像データにかかる画像や、記憶手段から
の画像データにかかる画像も同様に回転させることが可
能である。

【図面の簡単な説明】

【図１】本実施の形態に係る画像処理装置の構成を示す
図である。

【図２】画像データの流れを示す図である。

【図３】画像データの流れを示す図である。

【図４】画像データの例を示す図である。

【図５】画像データの例を示す図である。

【図６】画像データの例を示す図である。

【図７】画像ブロック部３から圧縮部５に転送される画
像ブロックの順序を示した図である。

【図８】圧縮部５から記憶部９に転送される符号データ
の順序を示した図である。

【図９】記憶部９から伸長部６に転送される符号データ
の順序を示した図である。

【図１０】伸長部６から回転部７に転送される画像ブロ
ックの順序を示した図である。

【図１１】回転処理された画像データの例を示す図であ
る。

【図１２】回転処理された画像データの例を示す図であ
る。

【図１３】回転処理された画像データの例を示す図であ
る。

【図１４】回転処理された画像データの例を示す図であ
る。

【図１５】回転処理された画像データの例を示す図であ
る。

【図１６】アドレス制御部８のブロック図である。

【図１７】図１７（ａ）は、原画像の画像領域を示す図
であり、図１７（ｂ）は９Ｏ°回転、図１７（ｃ）は１
８０°回転、図１７（ｄ）は２７０°回転させた回転処
理後の画像領域を示す図である。

【図１８】回転部７から出力される画像データの順序を
示す図である。

【図１９】回転部７から出力される画像データの順序を
示す図である。

【図２０】回転部７から出力される画像データの順序を
示す図である。

【図２１】回転部７から出力される画像データの順序を
示す図である。

【図２２】回転部７から出力される画像データの順序を
示す図である。

【図２３】書き込みアドレスを生成する論理を説明する
図である。

【図２４】書き込みアドレスを生成する論理を説明する
図である。

【符号の説明】

１ 画像読み取り部 ２ 画像出力部 ３ 画像ブロック部 ４ 制御部 ５ 圧縮部 ６ 伸長部 ７ 回転部 ８ アドレス制御部 ９ 記憶部 １０ ラインメモリ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AA01 AB01 AB02 CB10 CB30 EA02 EA03 EB12 EB13 5B057 AA11 BA02 CA06 CA08 CB06 CB08 CC01 CD03 CD05 DB02 DB08 DB09 5C076 AA21 AA22 AA24 BA03 BA04 CB02

Claims (6)

【特許請求の範囲】
1. 【請求項１】 異なるデータビット数を有する画像デー
   タを処理する画像データ処理方法において、 各画像データのデータビット数の所定の倍数を決定する
   ステップと、 各画像データのデータビット数で、前記所定の倍数を除
   すことによって得られた数だけ、該画像データを足し合
   わせるステップと、 前記画像データを、前記所定の倍数に等しいデータビッ
   ト数の画像データとして処理するステップとを有するこ
   とを特徴とする画像データ処理方法。
2. 【請求項２】 １または複数のデータビット数を有する
   画像データを入力する画像入力手段と、 前記画像データをＭ行Ｎ列単位の画像ブロックにブロッ
   ク処理する画像ブロック手段と、 前記画像データを前記ブロック処理するために必要なラ
   インメモリと、 前記画像ブロックを圧縮処理する圧縮手段と、 前記圧縮手段によって圧縮処理された前記画像ブロック
   を伸長処理する伸長手段と、 前記画像入力手段が入力した画像データの画像ブロック
   と、記憶手段から読み出した画像データの画像ブロック
   と、前記伸長手段によって伸長処理された前記画像ブロ
   ックの少なくとも一つをビット変換処理する回転手段
   と、 前記圧縮処理された前記画像ブロックと前記ビット変換
   処理された前記画像ブロックを記憶する記憶手段と、 前記画像ブロック手段と前記圧縮手段の間と、前記圧縮
   手段と前記記憶手段の間と、前記記憶手段と前記伸長手
   段の間と、前記伸長手段と前記回転手段の間と、前記回
   転手段と前記記憶手段の間の前記画像ブロックの転送を
   制御すると共に、前記記憶手段に矩形領域を指定する制
   御手段と、 前記ビット変換処理された前記画像ブロックを記憶する
   前記記憶手段の前記矩形領域内の位置を指定するアドレ
   ス制御手段とを備えたことを特徴とする画像データ処理
   装置。
3. 【請求項３】前記画像ブロックのビット数は、前記圧縮
   部のデータビット数と等しいことを特徴とする請求項２
   に記載の画像データ処理装置。
4. 【請求項４】前記回転手段は、前記画像ブロック手段に
   よってブロック処理されたＭ行Ｎ列単位の前記画像ブロ
   ックと等しいＭ行Ｎ列単位の回転画像ブロックを出力す
   ることを特徴とする請求項２又は３に記載の画像データ
   処理装置。
5. 【請求項５】前記アドレス制御手段は、回転された画像
   に相当する前記記憶手段の前記矩形領域に前記回転画像
   ブロックを格納する書き込みアドレスを出力することを
   特徴とする請求項２乃至４のいずれかに記載の画像デー
   タ処理装置。
6. 【請求項６】前記画像データのデータビット数がＰ（Ｐ
   ＝１，２，４）のとき、Ｎ×Ｐ＝２Ｍであることを特徴
   とする請求項２乃至５のいずれかに記載の画像データ処
   理装置。