JP2000124173A5 - - Google Patents

Download PDF

Info

Publication number
JP2000124173A5
JP2000124173A5 JP1998294911A JP29491198A JP2000124173A5 JP 2000124173 A5 JP2000124173 A5 JP 2000124173A5 JP 1998294911 A JP1998294911 A JP 1998294911A JP 29491198 A JP29491198 A JP 29491198A JP 2000124173 A5 JP2000124173 A5 JP 2000124173A5
Authority
JP
Japan
Prior art keywords
substrate
holder
semiconductor substrate
medium
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1998294911A
Other languages
English (en)
Other versions
JP2000124173A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP29491198A priority Critical patent/JP2000124173A/ja
Priority claimed from JP29491198A external-priority patent/JP2000124173A/ja
Publication of JP2000124173A publication Critical patent/JP2000124173A/ja
Publication of JP2000124173A5 publication Critical patent/JP2000124173A5/ja
Pending legal-status Critical Current

Links

Claims (16)

  1. 表面に薄膜が形成された基板を準備する工程と、
    前記基板の裏面側をホルダーで保持する工程と、
    前記ホルダーに設置された電極部材により前記基板の裏面側の所望の箇所を局所的に加圧することにより前記基板表面を平坦に矯正する工程と、
    前記基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  2. 表面に薄膜が形成された基板を準備する工程と、
    前記薄膜を研磨するための砥石を準備する工程と、
    前記基板表面の面粗さ曲線の山頂線と前記砥石表面の面粗さ曲線の山頂線とが接触するように、前記基板表面を平坦に矯正する工程と、
    その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  3. 表面に薄膜が形成された基板を準備する工程と、
    表面に突起部を有するホルダーを用い、前記基板を真空吸引することにより前記基板の裏面側から前記基板を平坦に保持する工程と、
    前記基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  4. 前記砥石の縦弾性係数が3000Kg/cm2以上であることを特徴とする請求項記載の研磨方法。
  5. 前記薄膜は有機SOG薄膜であることを特徴とする請求項1乃至3のいずれかに記載の研磨方法。
  6. 表面に薄膜が形成された基板を準備する工程と、
    前記基板の裏面側をホルダーで保持する工程と、
    前記基板の表面側に前記基板の表面を平坦にするための矯正板を押し当てる工程と、
    前記基板表面を平坦に保ったまま前記基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、前記媒体を固化する工程と、
    その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  7. 表面に薄膜が形成された基板を準備する工程と、
    前記基板を裏面側からホルダーで保持する工程と、
    前記基板の表面側に突起部を有する矯正板を押し当て、前記突起部の隙間を排気して前記基板の表面を吸引して前記基板の表面を平坦に保つ工程と、
    前記基板表面を平坦に保ったまま前記基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、前記媒体を固化する工程と、
    その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  8. 表面の凹凸が±50nm以下に平坦化された基板を準備する工程と、
    前記基板表面に薄膜を形成する工程と、
    前記基板の裏面側をホルダーで保持する工程と、
    前記基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、前記媒体を固化する工程と、
    その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  9. 基板を準備する工程と、
    表面に突起を有する第1のホルダーで前記基板の裏面側を保持する工程と、
    前記基板の裏面と前記第1のホルダーとの隙間に流動化した第1の媒体を供給する工程と、
    前記第1の媒体を固化する工程と、
    砥石を用いて前記基板表面を研磨する工程と、
    その後、表面に突起を有する第2のホルダーで前記基板の表面側を保持する工程と、
    前記基板の表面と前記第2のホルダーとの隙間に、固化温度が前記第1の媒体と異なる流動化した第2の媒体を供給する工程と、
    前記第2の媒体を固化する工程と、
    前記第1の媒体を液化させ、前記第1のホルダーを取り外す工程と、
    砥石を用いて前記基板の裏面側を研磨する工程と、
    前記第2の媒体を液化させ、前記第2のホルダーを取り外す工程と、
    前記基板に薄膜を形成する工程と、
    その後、砥石を用いて前記基板に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。
  10. 電荷蓄積用の容量と前記容量への電荷の出し入れ用のスイッチトランジスタとを備えた半導体装置の製造方法であって、
    前記容量およびスイッチトランジスタを形成した半導体基板上部に薄膜を形成する工程と、
    表面に突起部を有するホルダーを用い、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、砥石を用いて前記薄膜を研磨する工程とを有することを特徴とする半導体装置の製造方法。
  11. 半導体装置の製造方法であって、半導体基板表面に溝を形成する工程と、
    前記溝を有する半導体基板表面に絶縁膜を形成する工程と、
    表面に突起部を有するホルダーを用い、、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、前記溝内に前記絶縁膜を残すように、砥石を用いて前記絶縁膜を研磨する工程とを有することを特徴とする半導体装置の製造方法。
  12. スイッチング用トランジスタと容量とを備えた半導体装置の製造方法であって、半導体基板表面にトランジスタを形成する工程と、
    前記トランジスタを覆うように絶縁膜を形成する工程と、
    表面に突起部を有するホルダーを用い、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    砥石を用いて前記絶縁膜を平坦に研磨する工程と、
    その後、前記平坦化された絶縁膜に、前記トランジスタと容量とを電気的に接続するための開口部を形成する工程とを有することを特徴とする半導体装置の製造方法。
  13. トランジスタと容量とを備えた半導体装置の製造方法であって、
    半導体基板表面に容量及びトランジスタを形成する工程と、
    前記容量及びトランジスタを覆うように絶縁膜を形成する工程と、
    表面に突起部を有するホルダーを用い、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    砥石を用いて前記絶縁膜を研磨する工程と、
    その後、前記絶縁膜を有する前記半導体基板上に配線層となる金属層を形成する工程とを有することを特徴とする半導体装置の製造方法。
  14. トランジスタを備えた半導体装置の製造方法であって、
    半導体基板上にトランジスタを形成する工程と、
    前記トランジスタ上に絶縁膜を形成する工程と、
    表面に突起部を有するホルダーを用い、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、縦弾性係数が3000Kg/cm 2 以上である砥石を用いて前記絶縁膜を研磨する工程とを有することを特徴とする半導体装置の製造方法。
  15. トランジスタを備えた半導体装置の製造方法であって、
    半導体基板上にトランジスタを形成する工程と、
    前記トランジスタ上に絶縁膜を形成する工程と、
    前記絶縁膜に開口部を形成する工程と、
    前記開口部を有する半導体基板上に金属層を形成する工程と、
    表面に突起部を有するホルダーを用い、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、前記開口部内に金属層が残るように、砥石を用いて前記金属層を研磨する工程とを有することを特徴とする半導体装置の製造方法。
  16. トランジスタを備えた半導体装置の製造方法であって、
    半導体基板上にトランジスタを形成する工程と、
    前記トランジスタ上にコンタクトホール用の開口部を有する第1の絶縁膜を形成し、前記コンタクトホールを露出するように配線用の溝部を有する第2の絶縁膜を前記第1の絶縁膜上に形成する工程と、
    前記第1及び第2の絶縁膜を有する半導体基板上に金属層を形成する工程と、
    表面に突起部を有するホルダーを用い、前記半導体基板の裏面を真空吸引することにより前記半導体基板の裏面側から前記半導体基板を平坦に保持する工程と、
    前記半導体基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、
    前記媒体を固化する工程と、
    その後、前記コンタクトホール及び溝内に金属層が残るように、砥石を用いて前記金属層を研磨して前記第2絶縁膜上の金属層を除去する工程とを有することを特徴とする半導体装置の製造方法。
JP29491198A 1998-10-16 1998-10-16 半導体装置の製造方法 Pending JP2000124173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29491198A JP2000124173A (ja) 1998-10-16 1998-10-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29491198A JP2000124173A (ja) 1998-10-16 1998-10-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000124173A JP2000124173A (ja) 2000-04-28
JP2000124173A5 true JP2000124173A5 (ja) 2004-10-28

Family

ID=17813857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29491198A Pending JP2000124173A (ja) 1998-10-16 1998-10-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000124173A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1177859B1 (en) 2000-07-31 2009-04-15 Ebara Corporation Substrate holding apparatus and substrate polishing apparatus
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP2006229027A (ja) * 2005-02-18 2006-08-31 Disco Abrasive Syst Ltd ウェハ搬送装置
US7312154B2 (en) * 2005-12-20 2007-12-25 Corning Incorporated Method of polishing a semiconductor-on-insulator structure
JP5481198B2 (ja) * 2006-12-28 2014-04-23 サン−ゴバン セラミックス アンド プラスティクス,インコーポレイティド サファイア基板の研削方法

Similar Documents

Publication Publication Date Title
JP2003163188A5 (ja)
JP2800802B2 (ja) 半導体ウェハーのcmp装置
JP2000323436A5 (ja)
TWI265958B (en) CMP polishing agent, a method for polishing a substrate and method for manufacturing semiconductor device using the same, and an additive for CMP polishing agent
TW262565B (en) A method for eliminating window mask process in the fabrication of a semiconductor wafer when chemical-mechanical polish planarization is used
EP1507292A4 (en) LAMINATED SUBSTRATE, METHOD FOR MANUFACTURING SUBSTRATE, AND PRINTING JIG FOR EXTERNAL PERIPHERY OF PLATELETS USED THEREIN
JPH10256360A (ja) 静電チャックの改良型表面形状構造及びその製造方法
JPH1148122A (ja) 化学的機械研磨装置およびこれを用いた半導体集積回路装置の製造方法
JPH0281431A (ja) 半導体装置の製造方法
US20070032083A1 (en) Planarization method for manufacturing semiconductor device
JP2000124173A5 (ja)
JPH1197537A (ja) ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法
US5911111A (en) Polysilicon polish for patterning improvement
JP2980868B2 (ja) 半導体素子の絶縁膜平坦化方法
JP3362478B2 (ja) ウェハ研磨装置及びウェハ研磨方法
JP3616407B2 (ja) 半導体基板を研磨する方法
WO2001063655A1 (fr) Dispositif de polissage chimiomecanique, dispositif formant un cablage damasquine et procede de formation d'un cablage damasquine
EP1573810B1 (fr) Procede de formation de motifs alignes de part et d'autre d'un film mince
JP3208784B2 (ja) ポリッシュによる平坦化方法
JP2785733B2 (ja) 半導体装置の製造方法
JP7371257B2 (ja) 電気接点を形成するための方法および半導体デバイスを形成するための方法
JP2000326215A (ja) 化学的機械研磨装置およびこれを用いた半導体集積回路装置の製造方法
JP2000124173A (ja) 半導体装置の製造方法
JP3470705B2 (ja) 半導体装置の製造方法
JP2004140130A (ja) 半導体基板研磨用パッドと研磨方法