JP2000101538A

JP2000101538A - 同期式多重伝送装置

Info

Publication number: JP2000101538A
Application number: JP10271088A
Authority: JP
Inventors: Isao Kato; 勇夫加藤
Original assignee: Aiphone Co Ltd
Current assignee: Aiphone Co Ltd
Priority date: 1998-09-25
Filing date: 1998-09-25
Publication date: 2000-04-07
Anticipated expiration: 2018-09-25
Also published as: JP3574337B2

Abstract

(57)【要約】【課題】同一系統内、複数系統間においてフレーム同期
をとる。【解決手段】同期信号発生装置４から生成出力される系
統間同期用マスタクロックＳ1と系統間同期用フレーム
同期信号Ｓ2を各系統Ａ1、Ａ2の制御装置１、１１に伝
送し、制御装置１、１１では系統間同期用マスタクロッ
クＳ1と系統間同期用フレーム同期信号Ｓ2を基準に下り
データＳ3に同期用リセット信号Ｓ4を付与して各系統Ａ
1、Ａ2の終端器２、１２に伝送し、終端器２、１２にて
系統内フレーム同期信号Ｓ12を検出し各系統Ａ1、Ａ2の
制御装置１、１１および端末３ａ、３ｂ、・・・３ｎ、１
３ａ、１３ｂ、・・・１３ｎにそれぞれ伝送することによ
り同一系統内、複数系統間においてフレーム同期をと
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は同期式多重伝送装置
に係わり、特に同一系統内、複数系統間においてフレー
ム同期がとられた同期式多重伝送装置に関する。

【０００２】

【従来の技術】従来から、この種の同期式多重伝送装置
として、図４のブロック図に示す全体構成の同期式多重
伝送装置が提案されている。同図に示す同期式多重伝送
装置は、系統ａ1、ａ2の同期式多重伝送装置が接続され
複数系統化されている。各系統ａ1、系統ａ2の同期式多
重伝送装置はそれぞれ同様な構成であり、制御装置１０
１、２０１と、制御装置１０１、２０１に延線接続され
た伝送路Ｌ100、Ｌ200の終端にそれぞれ接続され伝送路
Ｌ100、Ｌ200の特性インピーダンスで終端させる終端器
１０２、２０２と、伝送路Ｌ100、Ｌ200上の分岐点をそ
れぞれ介して伝送路Ｌ100、Ｌ200にハイインピーダンス
でバス接続された複数の端末１０３ａ、１０３ｂ、・・・
１０３ｎ、２０３ａ、２０３ｂ、・・・２０３ｎと、各制
御装置１０１、２０１を接続するライン間に設置された
FIFO（先着順処理）メモリ１０４、２０４とで構成され
ている。

【０００３】図５のブロック図に示すように、制御装置
１０１、２０１はそれぞれ同様な構成であり、制御回路
（以下、ＣＰＵと称す）１１０と、タイミング発生回路
１１１と、データ加工回路１１２と、変調回路１１３
と、復調回路１１４と、トランシーバ回路１１５とが備
えられている。終端器１０２、２０２はそれぞれ同様な
構成であり、マスタクロック発生回路１２０と、フレー
ム同期信号発生回路１２１と、変調回路１２２と、トラ
ンシーバ回路１２３とが備えられている。複数の端末１
０３ａ、１０３ｂ、・・・１０３ｎ、２０３ａ、２０３
ｂ、・・・２０３ｎはそれぞれ同様な構成であり、制御回
路（以下、ＣＰＵと称す）１３０と、選局スイッチ１３
１と、データ加工回路１３２と、変調回路１３３と、復
調回路１３４と、タイミング発生回路１３５と、トラン
シーバ回路１３６と、音声コーデック回路１３７と、ス
ピーカ１３８と、マイク１３９とが備えられている。

【０００４】このように複数系統化された同期式多重伝
送装置間においてフレーム同期をとるためには、各系統
ａ1、ａ2の同期式多重伝送装置内でそれぞれフレーム同
期をとる必要があった。ここでは、系統ａ1の同期式多
重伝送装置内でフレーム同期をとるための動作（制御動
作）について説明する。系統ａ1の終端器１０２のマス
タクロック発生回路１２０から図６のタイミングチャー
トに示す系統内マスタクロックＳ101が生成出力される
と、この系統内マスタクロックＳ101のタイミングでフ
レーム同期信号発生回路１２１から下りデータ、上りデ
ータのフレーム同期をとるための図６のタイミングチャ
ートに示す系統内フレーム同期信号Ｓ102が生成出力さ
れる。変調回路１２２に入力された系統内フレーム同期
信号Ｓ102は同様に入力された系統内マスタクロックＳ1
01の搬送波でＰＳＫ（Phase Shift Keying）変調され、
トランシーバ回路１２３から伝送路Ｌ100および伝送路
Ｌ100上の分岐点をそれぞれ介して制御装置１０１、複
数の端末１０３ａ、１０３ｂ、・・・１０３ｎにそれぞれ
伝送される。制御装置１０１に入力された系統内マスタ
クロックＳ101および系統内フレーム同期信号Ｓ102は、
トランシーバ回路１１５にて受信され復調回路１１４を
介してＮＲＺ復調され、タイミング発生回路１１１、デ
ータ加工回路１１２にそれぞれ伝送される。また、複数
の端末１０３ａ、１０３ｂ、・・・１０３ｎにそれぞれ入
力された系統内マスタクロックＳ101および系統内フレ
ーム同期信号Ｓ102は、トランシーバ回路１３６にて受
信され復調回路１３４を介してＮＲＺ復調され、データ
加工回路１３２、タイミング発生回路１３５にそれぞれ
伝送される。よって、上述の制御動作により系統ａ1の
同期式多重伝送装置内のフレーム同期がとられる。

【０００５】ここで、系統ａ1の制御装置１０１のポー
リング制御により、複数の端末１０３ａ、１０３ｂ、・・
・１０３ｎを順次動作させるためには、制御装置１０１
のＣＰＵ１１０に予め記憶されていたアドレステーブル
およびデータテーブルから順に読み出されたポーリング
アドレスおよび制御データが含有された下り制御データ
Ｓ110a、Ｓ110b、・・・Ｓ110nを順次サイクリックに出力
させる。ここでは、複数の端末１０３ａ、１０３ｂ、・・
・１０３ｎのうち、端末１０３ａを動作させるための下
り制御データＳ110aがＣＰＵ１１０から出力された場合
の動作について説明する。

【０００６】この下り制御データＳ110aはデータ加工回
路１１２に入力され、タイミング発生回路１１１の制御
によるタイミングで下りデータの伝送フォーマット（Ｎ
ＲＺデータ）に波形整形され、変調回路１１３を介して
系統内マスタクロックＳ101の搬送波でＰＳＫ変調され
たスタートビットを先頭に、ポーリングアドレス、制御
データ、ＰＣＭ（パルス符号変調）データからなる図６
のタイミングチャートに示す下りデータＳ111aとして系
統内フレーム同期信号Ｓ102に同期させて時分割でフレ
ーム毎に送出される。この下りデータＳ111aはトランシ
ーバ回路１１５から伝送路Ｌ100および伝送路Ｌ100上の
分岐点をそれぞれ介して複数の端末１０３ａ、１０３
ｂ、・・・１０３ｎにそれぞれ伝送される。この下りデー
タＳ111aが端末１０３ａに入力されたとすると、下りデ
ータＳ111aはトランシーバ回路１３６にてスタートビッ
トを基準に受信され復調回路１３４を介してＮＲＺ復調
され、データ加工回路１３２、タイミング発生回路１３
５にそれぞれ伝送される。データ加工回路１３２は入力
された下りデータＳ111aのポーリングアドレスと自局ア
ドレスとを比較参照する。ここでは、比較参照されたポ
ーリングアドレスと自局アドレスとが一致することか
ら、データ加工回路１３２は下りデータＳ111aから制御
データを取り出して下り制御データＳ112aとしてＣＰＵ
１３０に出力する。尚、他の端末１０３ｂ、・・・１０３
ｎに入力された下りデータＳ111aのポーリングアドレス
と自局アドレスとは一致しない（詳述せず）。

【０００７】ここで、例えば端末１０３ａの使用者によ
り端末１０３ｎの使用者との通話を成立させるために選
局スイッチ１３１が押下されていたすると、端末１０３
ａのＣＰＵ１３０は上述の下り制御データＳ112aを入力
検出するとともにこの発呼データを上り制御データＳ12
0aとしてデータ加工回路１３２に出力する。データ加工
回路１３２に入力された上り制御データＳ120aは、タイ
ミング発生回路１３５の制御によるタイミングで上りデ
ータの伝送フォーマット（ＮＲＺデータ）に波形整形さ
れ、変調回路１３３を介して系統内マスタクロックＳ10
1の搬送波でＰＳＫ変調されたポーリングアドレスを先
頭に、制御データ、ＰＣＭデータからなる図６のタイミ
ングチャートに示す上りデータＳ121aとして系統内フレ
ーム同期信号Ｓ102に同期させてトランシーバ回路１３
６から分岐点および伝送路Ｌ100を介して制御装置１０
１に伝送される。

【０００８】制御装置１０１に入力された上りデータＳ
121aは、トランシーバ回路１１５にて受信され復調回路
１１４を介してＮＲＺ復調されデータ加工回路１１２に
伝送される。データ加工回路１１２は入力された上りデ
ータＳ121aから制御データを取り出して上り制御データ
Ｓ122aとしてＣＰＵ１１０に出力する。ＣＰＵ１１０は
入力された上り制御データＳ122aを検出し、回線が空い
ていれば制御装置１０１からの下り制御データＳ130aと
してＰＣＭデータに割り付けて、伝送路Ｌ100および伝
送路Ｌ100上の分岐点を介して端末１０３ｎに送信す
る。よって、端末１０３ａ、１０３ｎはそのタイムスロ
ットの割付情報にしたがって、一方の端末（または他方
の端末）のマイク１３９からのアナログ音声信号を音声
コーデック回路１３７を介してＡ／Ｄ変換し、デジタル
音声データとしてＰＣＭデータに割り付けて送信すると
ともに、このデジタル音声データを他方の端末（または
一方の端末）の音声コーデック回路１３７を介してＤ／
Ａ変換し、アナログ音声信号としてスピーカ１３８から
鳴動させることによって通話を成立させることができ
る。

【０００９】尚、系統ａ2の同期式多重伝送装置内の動
作（フレーム同期制御動作、ポーリング動作、通話動
作）等については、上述の系統ａ1の同期式多重伝送装
置内の各動作と同様であることからその説明は省略す
る。また、系統ａ1、ａ2の同期式多重伝送装置間のデー
タ送受信については、制御データ、音声データをFIFOメ
モリ１０４、２０４をそれぞれ介して相互にデータ交換
し、各制御装置１０１、２０１のデータ加工回路１１２
内のレジスタに格納させることで行なっていた（詳述せ
ず）。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
同期式多重伝送装置は上述のように構成されているの
で、複数系統化された同期式多重伝送装置において、各
系統の終端器から生成出力される系統内マスタクロック
の周波数偏差によりフレーム同期の滑りが生じることか
ら、音声などのリアルタイム性を要するものではFIFOメ
モリのバッファの容量を越えてしまうと音飛びなどが生
じるので大容量のFIFOメモリを用意しなければならず、
該装置が大規模、複雑になるといった難点があった。

【００１１】本発明はこのような難点を解消するために
なされたもので、同一系統内、複数系統間の同期式多重
伝送装置においてそれぞれフレーム同期をとることで、
各系統の終端器から生成出力される系統内マスタクロッ
クの周波数偏差によるフレーム同期の滑りを除去するこ
とが可能な同期式多重伝送装置を提供することを目的と
する。

【００１２】

【課題を解決するための手段】このような目的を達成す
るため、本発明による同期式多重伝送装置は、制御装
置、端末間の同期をとる系統内マスタクロックとデータ
フレームの同期をとる系統内フレーム同期信号の発生回
路を、伝送路を終端する終端器にもたせた同期式多重伝
送装置であって、同期式多重伝送装置を複数接続し、複
数系統化したときに、各系統の同期式多重伝送装置間の
同期をとるための系統間同期用マスタクロックと系統間
同期用フレーム同期信号の発生回路を備え、発生回路か
らの系統間同期用フレーム同期信号が各系統の制御装置
を介して入力され同期をとって端末への系統内フレーム
同期信号を発生するための起動信号として出力する検出
回路を終端器に備えることにより各系統間のフレーム同
期をとるようにしたものである。

【００１３】このような同期式多重伝送装置によれば、
同期信号発生装置から系統間同期用マスタクロックと系
統間同期用フレーム同期信号とを各系統の制御装置に伝
送し、各系統の制御装置では系統間同期用マスタクロッ
クと系統間同期用フレーム同期信号を基準に下りデータ
にリセット同期信号を付与し、これを終端器に伝送さ
せ、終端器において系統間同期用フレーム同期信号を検
出し系統内の制御装置および端末に伝送させことによ
り、同一系統内、複数系統間においてフレーム同期をと
ることが可能で各系統の終端器から生成出力される系統
内マスタクロックの周波数偏差によるフレーム同期の滑
りを除去することができる。

【００１４】

【発明の実施の形態】以下、本発明による同期式多重伝
送装置を適用した好ましい形態の一実施例について、図
面を参照して説明する。図２は本発明による同期式多重
伝送装置の一実施例の全体構成を示すブロック図であ
り、系統Ａ1、Ａ2の同期式多重伝送装置が接続され複数
系統化されている。各系統Ａ1、系統Ａ2の同期式多重伝
送装置はそれぞれ同様な構成であり、制御装置１、１１
と、制御装置１、１１に延線接続された伝送路Ｌ1、Ｌ2
の終端に接続され伝送路Ｌ1、Ｌ2の特性インピーダンス
で終端させる終端器２、１２と、伝送路Ｌ1、Ｌ2上の分
岐点をそれぞれ介して伝送路Ｌ1、Ｌ2にハイインピーダ
ンスでバス接続された複数の端末３ａ、３ｂ、・・・３
ｎ、１３ａ、１３ｂ、・・・１３ｎと、複数系統化された
系統Ａ1、Ａ2の同期式多重伝送装置間のフレーム同期を
とる同期信号発生装置４とで構成されており、各制御装
置１、１１はデータ送受信用バスラインＬ3を介してバ
ス接続されている。

【００１５】図１は図２のブロック図に示す同期式多重
伝送装置の具体的な構成を示すブロック図である。図１
のブロック図に示すように、制御装置１、１１はそれぞ
れ同様な構成であり、制御回路（以下、ＣＰＵと称す）
２０と、タイミング発生回路２１と、データ加工回路２
２と、変調回路２３と、復調回路２４と、トランシーバ
回路２５とが備えられている。終端器２、１２はそれぞ
れ同様な構成であり、マスタクロック発生回路３０と、
フレーム同期信号発生回路３１と、リセット検出回路３
２と、変調回路３３と、トランシーバ回路３４とが備え
られている。複数の端末３ａ、３ｂ、・・・３ｎ、１３
ａ、１３ｂ、・・・１３ｎはそれぞれ同様な構成であり、
制御回路（以下、ＣＰＵと称す）４０と、選局スイッチ
４１と、データ加工回路４２と、変調回路４３と、復調
回路４４と、タイミング発生回路４５と、トランシーバ
回路４６と、音声コーデック回路４７と、スピーカ４８
と、マイク４９とが備えられている。同期信号発生装置
４にはマスタクロック発生回路５０と、フレーム同期信
号発生回路５１とが備えられている。

【００１６】このように構成された同期式多重伝送装置
において、以下、その動作について図１、図２のブロッ
ク図および図３のタイミングチャートをそれぞれ参照し
て説明する。図２のブロック図に示す複数系統化された
系統Ａ1、Ａ2の同期式多重伝送装置間のフレーム同期を
とるためには、図１のブロック図に示す同期信号発生装
置４のマスタクロック発生回路５０から系統間同期用マ
スタクロックＳ1を生成出力させ、この系統間同期用マ
スタクロックＳ1のタイミングでフレーム同期信号発生
回路５１から下りデータ、上りデータのフレーム同期を
とるための系統間同期用フレーム同期信号Ｓ2を生成出
力させる。この系統間同期用マスタクロックＳ1および
系統間同期用フレーム同期信号Ｓ2は各系統Ａ1、Ａ2の
制御装置１、１１にそれぞれ伝送される。尚、ここで
は、各系統Ａ1、Ａ2の制御装置１、１１にそれぞれ伝送
された系統間同期用マスタクロックＳ1および系統間同
期用フレーム同期信号Ｓ2のうち、系統Ａ1の制御装置１
に伝送された場合について説明する。

【００１７】系統Ａ1の制御装置１に伝送された系統間
同期用マスタクロックＳ1および系統間同期用フレーム
同期信号Ｓ2はタイミング発生回路２１に入力され、タ
イミング発生回路２１は入力された系統間同期用マスタ
クロックＳ1および系統間同期用フレーム同期信号Ｓ2か
ら制御装置１のタイミングを形成する。よって、このタ
イミングで制御装置１のデータ加工回路２２から下りデ
ータの伝送フォーマット（ＮＲＺデータ）に波形整形さ
れ、変調回路２３を介して系統間同期用マスタクロック
Ｓ1の搬送波でＰＳＫ変調されたスタートビットを先頭
に、ポーリングアドレス、制御データ、ＰＣＭ（パルス
符号変調）データからなる図３のタイミングチャートに
示す下りデータＳ3が同期用リセット信号Ｓ4が付与され
て生成出力され、系統間同期用フレーム同期信号Ｓ2に
フレーム同期させてトランシーバ回路２５から伝送路Ｌ
1を介して終端器２に伝送される。系統Ａ1の終端器２に
入力された同期用リセット信号Ｓ4が付与された下りデ
ータＳ3は、トランシーバ回路３４にてスタートビット
を基準に受信されリセット検出回路３２に伝送される。
リセット検出回路３２は入力された下りデータＳ3のス
タートビットから図３のタイミングチャートに示すリセ
ット信号Ｓ5を検出してフレーム同期信号発生回路３１
に出力する。

【００１８】ここで、系統Ａ1の同期式多重伝送装置内
のフレーム同期をとるために、マスタクロック発生回路
３０から生成出力される図３のタイミングチャートに示
す系統内マスタクロックＳ11のタイミングでフレーム同
期信号発生回路３１から生成出力される図３のタイミン
グチャートに示す系統内フレーム同期信号Ｓ12のカウン
トを、リセット検出回路３２にて検出されたリセット信
号Ｓ5でリセットすることにより、上述の系統間同期用
フレーム同期信号Ｓ2と系統内フレーム同期信号Ｓ12と
のフレーム同期がとられ、この系統内フレーム同期信号
Ｓ12を変調回路３３を介して系統内マスタクロックＳ11
の搬送波でＰＳＫ変調させ、トランシーバ回路３４から
伝送路Ｌ1および伝送路Ｌ1上の分岐点をそれぞれ介して
制御装置１、複数の端末３ａ、３ｂ、・・・３ｎにそれぞ
れ伝送させる。制御装置１に入力された系統内マスタク
ロックＳ11および系統内フレーム同期信号Ｓ12は、トラ
ンシーバ回路２５にて受信され復調回路２４を介してＮ
ＲＺ復調され、タイミング発生回路２１、データ加工回
路２２にそれぞれ伝送される。また、複数の端末３ａ、
３ｂ、・・・３ｎにそれぞれ入力された系統内マスタクロ
ックＳ11および系統内フレーム同期信号Ｓ12は、トラン
シーバ回路４６にて受信され復調回路４４を介してＮＲ
Ｚ復調され、データ加工回路４２、タイミング発生回路
４５にそれぞれ伝送される。よって、上述の制御動作に
より系統Ａ1の同期式多重伝送装置内のフレーム同期が
とられるとともに、同様の制御動作を系統Ａ2の同期式
多重伝送装置において行なうことにより、複数系統化さ
れた系統Ａ1、Ａ2の同期式多重伝送装置間のフレーム同
期がとられる。

【００１９】次に、複数系統化され、且つフレーム同期
がとられた系統Ａ1、Ａ2の同期式多重伝送装置におい
て、例えば、系統Ａ1の制御装置１のポーリング制御に
より、複数の端末３ａ、３ｂ、・・・３ｎを順次動作させ
るためには、制御装置１のＣＰＵ２０に予め記憶されて
いたアドレステーブルおよびデータテーブルから順に読
み出されたポーリングアドレスおよび制御データが含有
された下り制御データＳ20a、Ｓ20b、・・・Ｓ20nを順次サ
イクリックに出力させる。ここでは、複数の端末３ａ、
３ｂ、・・・３ｎのうち、端末３ａを動作させるための下
り制御データＳ20aがＣＰＵ２０から出力された場合の
動作について説明する。

【００２０】この下り制御データＳ20aはデータ加工回
路２２に入力され、タイミング発生回路２１の制御によ
るタイミングで下りデータの伝送フォーマット（ＮＲＺ
データ）に波形整形され、変調回路２３を介して系統内
マスタクロックＳ11の搬送波でＰＳＫ変調されたスター
トビットを先頭に、ポーリングアドレス、制御データ、
ＰＣＭ（パルス符号変調）データからなる図３のタイミ
ングチャートに示す下りデータＳ21aとして系統内フレ
ーム同期信号Ｓ12に同期させて時分割でフレーム毎に送
出される。この下りデータＳ21aはトランシーバ回路２
５から伝送路Ｌ1および伝送路Ｌ1上の分岐点をそれぞれ
介して複数の端末３ａ、３ｂ、・・・３ｎにそれぞれ伝送
される。この下りデータＳ21aが端末３ａに入力された
とすると、下りデータＳ21aはトランシーバ回路４６に
てスタートビットを基準に受信され復調回路４４を介し
てＮＲＺ復調され、データ加工回路４２、タイミング発
生回路４５にそれぞれ入力される。データ加工回路４２
は入力された下りデータＳ21aのポーリングアドレスと
自局アドレスとを比較参照する。ここでは、比較参照さ
れたポーリングアドレスと自局アドレスとが一致するこ
とから、データ加工回路４２は下りデータＳ21aから制
御データを取り出して下り制御データＳ22aとしてＣＰ
Ｕ４０に出力する。尚、他の端末３ｂ、・・・３ｎに入力
された下りデータＳ21aのポーリングアドレスと自局ア
ドレスとは一致しない（詳述せず）。

【００２１】ここで、例えば端末３ａの使用者により端
末３ｎの使用者との通話を成立させるために選局スイッ
チ４１が押下されていたすると、端末３ａのＣＰＵ４０
は上述の下り制御データＳ22aを入力検出するとともに
この発呼データを上り制御データＳ30aとしてデータ加
工回路４２に出力する。データ加工回路４２に入力され
た上り制御データＳ30aは、タイミング発生回路４５の
制御によるタイミングで上りデータの伝送フォーマット
（ＮＲＺデータ）に波形整形され、変調回路４３を介し
て系統内マスタクロックＳ11の搬送波でＰＳＫ変調され
たポーリングアドレスを先頭に制御データ、ＰＣＭデー
タからなる図３のタイミングチャートに示す上りデータ
Ｓ31aとして系統内フレーム同期信号Ｓ12に同期させて
トランシーバ回路４６から分岐点および伝送路Ｌ1を介
して制御装置１に伝送される。

【００２２】制御装置１に入力された上りデータＳ31a
は、トランシーバ回路２５にて受信され復調回路２４を
介してＮＲＺ復調されデータ加工回路２２に伝送され
る。データ加工回路２２は入力された上りデータＳ31a
から制御データを取り出して上り制御データＳ32aとし
てＣＰＵ２０に出力する。ＣＰＵ２０は入力された上り
制御データＳ32aを検出し、回線が空いていれば制御装
置１からの下り制御データＳ40aとしてＰＣＭデータに
割り付けて、伝送路Ｌ1および伝送路Ｌ1上の分岐点を介
して端末３ｎに送信する。よって、端末３ａ、３ｎはそ
のタイムスロットの割付情報にしたがって、一方の端末
（または他方の端末）のマイク４９からのアナログ音声
信号を音声コーデック回路４７を介してＡ／Ｄ変換し、
デジタル音声データとしてＰＣＭデータに割り付けて送
信するとともに、このデジタル音声データを音声コーデ
ック回路４７を介してＤ／Ａ変換し、アナログ音声信号
としてスピーカ４８から鳴動させることによって通話を
成立させることができる。

【００２３】尚、複数系統化され、且つフレーム同期が
とられた系統Ａ2の同期式多重伝送装置内の動作（ポー
リング制御動作、通話動作）等については、上述の系統
Ａ1の同期式多重伝送装置内の各動作と同様であること
からその説明は省略する。また、系統Ａ1、Ａ2の同期式
多重伝送装置間のデータ送受信については、データ送受
信用バスラインＬ3を介して、系統Ａ1の制御装置１から
順次、割り当てられたＰＣＭデータのタイムスロットを
用いて１フレーム内に相互にデータ交換し、各制御装置
１、１１のデータ加工回路２２内のレジスタに格納させ
ることで行なう（詳述せず）。

【００２４】

【発明の効果】以上の説明から明らかなように、本発明
の同期式多重伝送装置によれば、同期信号発生装置から
系統間同期用マスタクロックと系統間同期用フレーム同
期信号生成出力し、各系統の制御装置においてこれらに
同期した同期用リセット信号を下りデータに付与して各
系統の終端器に伝送させ、終端器にて検出されるリセッ
ト信号を用いて系統内のフレーム同期をとるように構成
したので、接続されるすべての系統でフレーム同期がと
られ、系統間で通信を行なう際に各系統の終端器から生
成出力される系統内マスタクロックの周波数偏差による
フレーム同期の滑りに起因したデータの取りこぼしがな
くなり、また、フレーム同期の滑り対策として大容量の
FIFOメモリを使う必要がないことから、該装置の回路構
成を簡略化できる。

【図面の簡単な説明】

【図１】本発明による同期式多重伝送装置の一実施例の
具体的な構成を示すブロック図。

【図２】図１の同期式多重伝送装置の全体構成を示すブ
ロック図。

【図３】本発明の一実施例で送受信された信号（下りデ
ータ、系統内マスタクロック、リセット信号、系統内フ
レーム同期信号、上りデータ）を示すタイミングチャー
ト。

【図４】従来の同期式多重伝送装置の全体構成を示すブ
ロック図。

【図５】図４の同期式多重伝送装置の具体的な構成を示
すブロック図。

【図６】従来例で送受信された信号（下りデータ、系統
内マスタクロック、系統内フレーム同期信号、上りデー
タ）を示すタイミングチャート。

【符号の説明】

１、１１・・・・・制御装置２、１２・・・・・終端器３ａ、３ｂ、・・・３ｎ、１３ａ、１３ｂ、・・・１３ｎ・・・
・・（複数の）端末３０、３１・・・・・発生回路（マスタクロック発生回路、
フレーム同期信号発生回路）３２・・・・・検出回路（リセット検出回路）５０、５１・・・・・発生回路（マスタクロック発生回路、
フレーム同期信号発生回路）Ｓ1・・・・・系統間同期用マスタクロックＳ2・・・・・系統間同期用フレーム同期信号Ｓ11・・・・・系統内マスタクロックＳ12・・・・・系統内フレーム同期信号Ｌ1、Ｌ2・・・・・伝送路

Claims

【特許請求の範囲】

【請求項１】制御装置（１、１１）、端末（３ａ、３
ｂ、・・・３ｎ、１３ａ、１３ｂ、・・・１３ｎ）間の同期を
とる系統内マスタクロック（Ｓ11）とデータフレームの
同期をとる系統内フレーム同期信号（Ｓ12）の発生回路
（３０、３１）を、伝送路（Ｌ1、Ｌ2）を終端する終端
器（２、１２）にもたせた同期式多重伝送装置であっ
て、前記同期式多重伝送装置を複数接続し、複数系統化した
ときに、各系統の同期式多重伝送装置間の同期をとるた
めの系統間同期用マスタクロック（Ｓ1）と系統間同期
用フレーム同期信号（Ｓ2）の発生回路（５０、５１）
を備え、前記発生回路からの前記系統間同期用フレーム
同期信号が各系統の前記制御装置を介して入力され同期
をとって前記端末への前記系統内フレーム同期信号を発
生するための起動信号として出力する検出回路（３２）
を前記終端器に備えることにより各系統間のフレーム同
期をとるようしたことを特徴とする同期式多重伝送装
置。