JP2000101055A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000101055A
JP2000101055A JP10272121A JP27212198A JP2000101055A JP 2000101055 A JP2000101055 A JP 2000101055A JP 10272121 A JP10272121 A JP 10272121A JP 27212198 A JP27212198 A JP 27212198A JP 2000101055 A JP2000101055 A JP 2000101055A
Authority
JP
Japan
Prior art keywords
wiring
data
semiconductor device
interlayer film
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10272121A
Other languages
English (en)
Inventor
Shigemi Kobayashi
慈美 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10272121A priority Critical patent/JP2000101055A/ja
Publication of JP2000101055A publication Critical patent/JP2000101055A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】配線が規則的な格子上を通るゲートアレイに代
表される半導体装置において、外観観察及び簡易解析に
よる論理復元を困難なものとし、回路の守秘性を高めた
装置を実現する。 【解決手段】配線が通る格子に、配線材と同一の、平面
として方形となる擬似的な配線材を配置するとともに、
配置した一部の領域において、多層配線材の層間を形成
する絶縁膜を擬似的に除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ゲートアレイに代
表される、素子レイアウトとして同一の基本構造を配
し、配線材の接続状態により論理を実現する半導体の、
配線領域を構成する半導体装置に関するものである。
【0002】
【従来の技術】従来のゲートアレイでは、図5に示す2
つの層を有する配線平面例であれば、下部の配線材M1
を水平方向に配置し、上部の配線材M2を垂直方向に配
置した場合、電気的接続を要するグリッドに、それぞれ
の配線材を配置していた。また、これら複層の配線材を
接続する部品として、510、511の部分においてM
1、M2の層間の絶縁層を除去した構造を有するものを
配置、接続していた。同様に、配線材より下層に構成さ
れるトランジスタの電極などに接続する部品として、5
12の部分においてM1の下部の絶縁膜を除去した構造
を有するものを配置、接続していた。
【0003】
【発明が解決しようとする課題】図5の従来技術を用い
た場合、半導体装置を外観観察することにより、容易に
論理復元することができ、これを元にして論理回路が再
現され、転用される可能性が無視できないものとなって
いた。
【0004】
【課題を解決するための手段】(手段1)ゲートアレイ
を構成する基本レイアウトが有するグリッドの交点上
に、配線材と同一材よりなる、長方もしくは正方形状の
データを配置する。
【0005】データの間隔はプロセス加工上の最小寸法
より大きなものとし、データ同士が短絡しないものとす
る。データの短辺の大きさは、複層の配線材を接続す
る、層間膜を除去したデータ周辺の寸法と同一とするこ
とを基本とするが、長辺の大きさはデータの間隔を満足
するものであればよい。データの形状が長方形の場合、
その材質は、その長辺が示す配置方向が、ゲートアレイ
を構成する通常の配線材の方向のものと同一とする。デ
ータの形状が正方形の場合、複層の配線材を接続する、
層間膜を除去したデータ周辺の配線材の寸法と同一とす
る。
【0006】(手段2)手段1にて配置した配線データ
のグリッド部において、存在する複層の配線材を接続す
るための層間膜の除去を、それらグリッドの全てもしく
は一部において行う。層間膜の除去する形状は、論理を
実現するための通常の層間膜を除去する形状と同一とす
る。
【0007】(手段3)手段2にて配置したデータの中
で、ゲートアレイにて論理を実現するための複層の配線
材を接続する層間膜が除去されたデータが存在したグリ
ッド上では、実現する論理上、問題となる配線層間の層
間膜除去データ、もしくは、該当するグリッド上の全て
の層間膜除去データを削除する。また、手段1にて配置
したデータの中で、論理配線が実現する論理の特性に影
響を及ぼすと判断された、配線材が通過するグリッド上
の複数の配線層のデータの一部もしくは全てを除去す
る。
【0008】
【作用】手段1による擬似的な配線データの存在と、手
段2による、擬似的な配線層間の接続データの存在によ
り、半導体装置の外観からの観察による論理復元を困難
にすることができる。また、一般の多層配線時の解析に
用いられる、上部の保護膜もしくは絶縁膜を除去した後
に観察を行う場合も、擬似的データの存在により、全て
の接続確認が困難となる。
【0009】
【発明の実施の形態】図1に本発明による配線領域の一
実施例の平面を示し、図2と図3のそれぞれに、図1に
おけるY3線、X4線における断面構造図を示す。な
お、図1の実施例は、図5に示した実配線例を元とした
ものである。
【0010】ゲートアレイに代表される、複数のトラン
ジスタを最小単位とし、その正規配置により半導体装置
を構成するものにおいては、配置されたトランジスタ単
位と、それらを接続する、一般に用いられ配線を構成す
る配線材の規則的な配置により、半導体装置の外観から
回路を復元することが容易にでき、独自性を有する回路
の参照が可能なものとなっていた。本発明では、図1に
示す、垂直方向の配線グリッドX1からX5、及び水平
方向の配線グリッドY1からY4までの各グリッドの全
ての交差点について、水平方向に配置された配線材10
5,107,108を、多層配線材の最下部の第1層目
の配線材M1とすると、141に示された、M1と、そ
の下層に存在するトランジスタ構成に関わるソース,ド
レイン,サブストレートなどの拡散材、ゲート材と接続
するために層間膜を除去した周辺の覆い込み(カバレッ
ジ)形状を有するデータの、M1と同様の形状の、12
1に示す、M1のデータが、交差点を中心に配置され
る。121のデータ寸法は、141と同一であることが
外観観察の困難度を上げる点からも好ましいが、近似形
状であれば、同様の効果が期待される。
【0011】また、垂直方向に配置された配線材10
1,102,104を、多層配線材の下部から第2層目
の配線材M2とすると、垂直方向の配線グリッドX1か
らX5、及び水平方向の配線グリッドY1からY4まで
の各グリッドの全ての交差点について、142に示され
た、第1層目と第2層目の配線材を接続するために層間
膜を除去した周辺の覆い込み形状を有するデータの、M
2と同様の形状の、122に示す、M2のデータが、交
差点を中心に配置される。122のデータ寸法は、14
2と同一であることが外観観察の困難度を上げる点から
も好ましいが、近似形状であれば、同様の効果が期待さ
れる。
【0012】さらに、上記通りに配置された交差点の中
で、既存の配線材にて構成される論理に対し、論理的影
響を及ぼさない交差点の配置データに、層間膜を除去す
るデータを追加する。例えば、第1層目とその下層の層
間膜で考えると、図1の例では、水平方向の配線グリッ
ドY4に着目すると、X1,X2,X3,X5の交差点
において層間膜の除去データの配置が可能である。同様
に、第1層目と第2層目の層間膜で考えると、前記同様
にグリッドY4に着目すると、X1,X2,X3,X5
の交差点において層間膜の除去データの配置が可能であ
る。これら、層間膜の除去部に、高融点金属を用いた除
去部の埋め込み処理(プラグ構造)を行った配線接続プ
ロセスでは、同一交差点において複数の層間膜にまたが
る配線接続が可能となる。この様なプロセスを用いた場
合、任意の組み合わせによる層間膜を除去するデータの
存在が可能である。従って、この組み合わせではプロセ
ス的な制約はないが、ここで記載の、配線グリッドY4
に着目した、X1からX5にかけて、全てのグリッドに
2種類のデータを配置した場合、論理配線がM1の下層
と短絡し、論理的な不具合を発生する。この様な場合、
論理的な不具合を発生しないために、どちらかの層間膜
の除去データを削除する。Y4に実施した方法と同様
に、残りのグリッドに配置された配線層のデータに対
し、層間膜を除去するデータを配置する。他方、プロセ
ス的制約から、同一交差点において複数の層間膜にまた
がる配線接続が不可能な場合には、配線材の第1層と下
部層もしくは、配線材の第1層と第2層の層間膜の除去
データで、どちらかの配置のみが可能となるが、どちら
も論理的配線に影響を与えずに配置可能なデータであれ
ば、どちらを配置するかは任意である。どちらかが、論
理的配線に影響を与えるものであれば、影響を与えない
データの配置を行い、擬似的データを増やすものとす
る。両方のデータの配置が、論理的配線に影響する場合
には、その配置を行わない。以上の実施方法に従い、プ
ラグ構造を有さないプロセスを用いて、任意に層間膜の
データ削除を行った例が図1である。M1と下層部の接
続を行う層間膜の除去データ143に対し、123は同
一構造を有する擬似的データである。また、M1とM2
の接続を行う層間膜の除去データ144に対し、124
は同一構造を有する擬似的データである。123,12
4のデータ寸法は、それぞれ143,144と同一であ
ることが外観観察の困難度を上げる点からも好ましい
が、近似形状であれば、同様の効果が期待される。
【0013】なお、以上の発明は一実施例であり、配線
層として3つの層以上の多層配線プロセスであっても、
同様の処置が可能である。また、グリッドの交差点に配
置するデータが長方形状であっても、層間の絶縁膜を除
去する形状が長方形状であっても、通常の論理配線を実
現する、層間膜を除去する周辺の覆い込み形状と同一の
配線材,層間膜除去データの形状であれば、同様の作用
を可能とするものである。
【0014】また、半導体装置内において、ゲートアレ
イの様な規則的配置を有する構成する領域が、一部に限
られたものであっても、その一部に対して、本特許に示
す実施例は同様に有効である。さらに、規則的配置の全
て領域に関せずとも、図4に示す様な、その一部に対す
る、本特許の実施においても同様の効果が期待できる。
【0015】
【発明の効果】手段1から手段3記載の発明によれば、
単純な半導体装置の外観からの観察による論理復元を困
難にすることができるとともに、上部の保護膜もしくは
絶縁膜を除去した後に観察を行う場合も、擬似的な層間
膜の除去データの存在により、有効なデータの識別が不
能となる。以上により、半導体装置の回路の守秘性が著
しく高まる。
【図面の簡単な説明】
【図1】本発明の実施例を示す平面構造図。
【図2】本発明の実施例を示す断面構造図。
【図3】本発明の実施例を示す断面構造図。
【図4】本発明による他の実施例を示す平面構造図。
【図5】従来技術を示す平面構造図。
【符号の説明】
101、102、104・・・・・垂直方向の配線材 105、107、108・・・・・水平方向の配線材 121、122・・・・・カバレッジ部の擬似的配線材 123、124・・・・・擬似的な層間膜除去データ 141、142・・・・・カバレッジ部の論理配線材 143、144・・・・・層間膜除去データ 510、511・・・・・配線材の接続部品

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】ゲートアレイに代表される、同一の基本レ
    イアウト構造より構成される半導体装置の、配線が通過
    する規則的なグリッド(格子)の交点において、配線を
    行う全てもしくは特定の未使用領域に、論理接続をしな
    い長方もしく正方形状の、配線と同一材のデータを有す
    る事を特徴とする半導体装置。
  2. 【請求項2】請求項1の長方もしくは正方形状の配線デ
    ータの、全てもしくは一部において、そのデータ内の一
    部分の層間の絶縁膜の、全てもしくは一部を除去した事
    を特徴とする半導体装置。
  3. 【請求項3】請求項1のデータ形状が、論理接続を有す
    る複層の配線材を接続する層間膜が除去された部分を構
    成するデータ形状と同一、もしくは類似する事を特徴と
    する半導体装置。
  4. 【請求項4】請求項2の層間膜を除去するデータ形状
    が、論理接続を有する複層の配線材を接続する層間膜が
    除去されたデータ形状と同一、もしくは類似する事を特
    徴とする半導体装置。
  5. 【請求項5】請求項4の層間膜を除去するデータが、同
    一箇所において、2つ以上の配線材を接続、もしくは、
    MOSトランジスタを構成するゲート材、ソース材、ド
    レイン材、もしくは基板材と接続する事を特徴とする半
    導体装置。
JP10272121A 1998-09-25 1998-09-25 半導体装置 Withdrawn JP2000101055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10272121A JP2000101055A (ja) 1998-09-25 1998-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10272121A JP2000101055A (ja) 1998-09-25 1998-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2000101055A true JP2000101055A (ja) 2000-04-07

Family

ID=17509390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10272121A Withdrawn JP2000101055A (ja) 1998-09-25 1998-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2000101055A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517053A (ja) * 2002-10-21 2006-07-13 エイチアールエル ラボラトリーズ,エルエルシー 無関係な導電トレースを有する多層集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517053A (ja) * 2002-10-21 2006-07-13 エイチアールエル ラボラトリーズ,エルエルシー 無関係な導電トレースを有する多層集積回路
JP4642471B2 (ja) * 2002-10-21 2011-03-02 エイチアールエル ラボラトリーズ,エルエルシー 無関係な導電トレースを有する多層集積回路

Similar Documents

Publication Publication Date Title
CN1300851C (zh) 具有在存储单元上方形成的信号布线线路的半导体存储器件
JP2000310796A (ja) 液晶表示装置用薄膜トランジスタ基板
JPH0324057B2 (ja)
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
CN108711565B (zh) 一种显示基板及其制作方法、显示面板
TWI511161B (zh) 具有雙重圖案化金屬層結構之位元格
KR102067397B1 (ko) 전자 하드웨어 조립체
JP2000101055A (ja) 半導体装置
JPS61147551A (ja) 半導体装置
JPH0415618B2 (ja)
JPH06140607A (ja) 半導体集積回路
JP2000077634A (ja) 半導体装置
JP5097997B2 (ja) 配線素子ブロックとそれを含む半導体チップ
JPH0410744B2 (ja)
JP2952581B2 (ja) アンチヒューズの形成方法
US20240170402A1 (en) Semiconductor device
JP4918951B2 (ja) 半導体装置
JP2901311B2 (ja) 半導体集積回路
KR100705620B1 (ko) 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법
KR100215832B1 (ko) 반도체 소자의 다층 배선
KR100303917B1 (ko) 반도체장치의 배선 콘택부 레이아웃
JPH0250626B2 (ja)
JPS5870554A (ja) 半導体集積回路
JPS6193649A (ja) 半導体装置
JP2919207B2 (ja) 半導体装置の配線構造

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110