JP2000100867A - 半導体素子を実装した回路基板および導電性粘弾性体 - Google Patents
半導体素子を実装した回路基板および導電性粘弾性体Info
- Publication number
- JP2000100867A JP2000100867A JP26500098A JP26500098A JP2000100867A JP 2000100867 A JP2000100867 A JP 2000100867A JP 26500098 A JP26500098 A JP 26500098A JP 26500098 A JP26500098 A JP 26500098A JP 2000100867 A JP2000100867 A JP 2000100867A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- conductive
- elastic modulus
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子を回路基板上にフリップチップ方
式により実装した際に、衝撃や振動により接合が剥が
れ、壊れることがなくなるような接続の信頼性が高い半
導体素子を実装した回路基板の提供。さらには、半導体
素子を実装した回路基板より、容易に半導体素子を取り
外しできることの可能な半導体素子を実装した回路基板
の提供。 【解決手段】 半導体素子を実装した回路基板は、半導
体素子の電極部と回路基板の電極部とを、２５℃におい
て貯蔵弾性率Ｇ′が１０2 〜１０7 Ｐａであり、損失弾
性率Ｇ′′が１０2 〜１０7 Ｐａであり、および導電性
物質を８〜９０％含有する導電性粘弾性体を介して接続
して得られる。
式により実装した際に、衝撃や振動により接合が剥が
れ、壊れることがなくなるような接続の信頼性が高い半
導体素子を実装した回路基板の提供。さらには、半導体
素子を実装した回路基板より、容易に半導体素子を取り
外しできることの可能な半導体素子を実装した回路基板
の提供。 【解決手段】 半導体素子を実装した回路基板は、半導
体素子の電極部と回路基板の電極部とを、２５℃におい
て貯蔵弾性率Ｇ′が１０2 〜１０7 Ｐａであり、損失弾
性率Ｇ′′が１０2 〜１０7 Ｐａであり、および導電性
物質を８〜９０％含有する導電性粘弾性体を介して接続
して得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップと基板
回路との接続性に優れた半導体素子を実装した回路基板
に関する。詳しくはワイヤレスボンディング、さらには
フリップチップ方式において半導体素子の電極部を回路
基板の電極部に接合する際に、導電性粘弾性体を接合物
に用いることに関する。
回路との接続性に優れた半導体素子を実装した回路基板
に関する。詳しくはワイヤレスボンディング、さらには
フリップチップ方式において半導体素子の電極部を回路
基板の電極部に接合する際に、導電性粘弾性体を接合物
に用いることに関する。
【０００２】
【従来の技術】近年、半導体実装回路基板のより薄型
化、小型化、および製造の高速化が求められている。し
かし、より複雑な用途に対応するように集積度が増大す
るに従って半導体素子が大型化してきている。そこで、
実装方法およびパッケージ方法を改善することが、薄型
化、小型化、製造の高速化を進めることを助けることに
なるであろう。
化、小型化、および製造の高速化が求められている。し
かし、より複雑な用途に対応するように集積度が増大す
るに従って半導体素子が大型化してきている。そこで、
実装方法およびパッケージ方法を改善することが、薄型
化、小型化、製造の高速化を進めることを助けることに
なるであろう。
【０００３】半導体素子（チップ）上の電極パッドとパ
ッケージのリードあるいはプリント配線基板のパターン
を接続する方法には、ワイヤボンディング法およびワイ
ヤレスボンディング法がある。現在、主流となっている
のは、ワイヤボンディング法である。
ッケージのリードあるいはプリント配線基板のパターン
を接続する方法には、ワイヤボンディング法およびワイ
ヤレスボンディング法がある。現在、主流となっている
のは、ワイヤボンディング法である。
【０００４】ワイヤボンディング法は、チップの上の電
極と、回路基板に接続するパッケージリード電極とを金
やアルミニウムの細線でつなぐ方法である。細線に金を
用いる場合は、３００℃程度の高温にして線を押しつけ
て接続し、アルミニウムを用いる場合は、超音波を使っ
て接続する。しかし、この方法は接続表面の粗さに敏感
であったり、ボンディングに方向性があるなどの問題が
ある。
極と、回路基板に接続するパッケージリード電極とを金
やアルミニウムの細線でつなぐ方法である。細線に金を
用いる場合は、３００℃程度の高温にして線を押しつけ
て接続し、アルミニウムを用いる場合は、超音波を使っ
て接続する。しかし、この方法は接続表面の粗さに敏感
であったり、ボンディングに方向性があるなどの問題が
ある。
【０００５】これに対し、ワイヤレスボンディング法
は、ワイヤを使用せずにチップ上の電極と、回路基板に
接続するパッケージリード電極を接続する方法であり、
一般に多数の接続をまとめて同時に行うことができる。
また、細線を利用しないため、それだけワイヤボンディ
ング法に比べて接続に信頼性が高くなり、薄型化、小型
化、製造の高速化も可能になる。
は、ワイヤを使用せずにチップ上の電極と、回路基板に
接続するパッケージリード電極を接続する方法であり、
一般に多数の接続をまとめて同時に行うことができる。
また、細線を利用しないため、それだけワイヤボンディ
ング法に比べて接続に信頼性が高くなり、薄型化、小型
化、製造の高速化も可能になる。
【０００６】ワイヤレスボンディング法にはフリップチ
ップ方式があり、このフリップチップ方式とは、チップ
の電極上または回路基板の電極部にバンプと呼ばれる突
起物を形成し、チップの電極面を下にして回路基板上の
パターンに接合する方法である。このバンプとは、ボン
ディングの信頼性を高めるために形成されるものであ
り、金、銀、銅、アルミニウム、ニッケル、錫など多種
多様の材料で形成されている。接合部には、接合材料と
してハンダ、または導電性硬化樹脂を用いる。フリップ
チップ方式には、Ｃ４、ＡＣＰ（anisotropic conducti
ve paste）、ＡＣＦ（anisotropic conductive film
）、ＥＳＣ（Epoxy encapsulated Solder Connectio
n）工法等が挙げられる。
ップ方式があり、このフリップチップ方式とは、チップ
の電極上または回路基板の電極部にバンプと呼ばれる突
起物を形成し、チップの電極面を下にして回路基板上の
パターンに接合する方法である。このバンプとは、ボン
ディングの信頼性を高めるために形成されるものであ
り、金、銀、銅、アルミニウム、ニッケル、錫など多種
多様の材料で形成されている。接合部には、接合材料と
してハンダ、または導電性硬化樹脂を用いる。フリップ
チップ方式には、Ｃ４、ＡＣＰ（anisotropic conducti
ve paste）、ＡＣＦ（anisotropic conductive film
）、ＥＳＣ（Epoxy encapsulated Solder Connectio
n）工法等が挙げられる。
【０００７】しかし、これらのフリップチップ方式をと
ると、接合材料としてハンダや導電性硬化樹脂を用いる
ので、バンプの種類によっては接合性が悪いものもでて
きて、そのために接合物として多層の金属層を設ける必
要がある。また、ハンダや導電性硬化樹脂などは弾性力
がなく、接合後の外部からの衝撃や振動に対して弱く、
衝撃や振動を受けると剥離してしまったり、破損してま
うおそれがある。さらに、半導体素子などは、静電気や
熱に弱いために、たとえ半導体素子のテスト時に異常が
なくても、回路基板に接合後に破損してしまう恐れもあ
る。しかし、一度実装してしまうと、容易には半導体素
子のみを取り外すことができない。
ると、接合材料としてハンダや導電性硬化樹脂を用いる
ので、バンプの種類によっては接合性が悪いものもでて
きて、そのために接合物として多層の金属層を設ける必
要がある。また、ハンダや導電性硬化樹脂などは弾性力
がなく、接合後の外部からの衝撃や振動に対して弱く、
衝撃や振動を受けると剥離してしまったり、破損してま
うおそれがある。さらに、半導体素子などは、静電気や
熱に弱いために、たとえ半導体素子のテスト時に異常が
なくても、回路基板に接合後に破損してしまう恐れもあ
る。しかし、一度実装してしまうと、容易には半導体素
子のみを取り外すことができない。
【０００８】
【発明が解決しようとする課題】そこで、本発明では半
導体素子の電極部と回路基板上の電極部を接合する場合
に、衝撃や振動を緩和させて接続に対する信頼性を高
め、また、バンプの材料による接続に対する信頼性の差
異のない半導体素子を実装した回路基板を提供する。さ
らに、半導体素子の取り外し可能な半導体素子を実装し
た回路基板を提供する。
導体素子の電極部と回路基板上の電極部を接合する場合
に、衝撃や振動を緩和させて接続に対する信頼性を高
め、また、バンプの材料による接続に対する信頼性の差
異のない半導体素子を実装した回路基板を提供する。さ
らに、半導体素子の取り外し可能な半導体素子を実装し
た回路基板を提供する。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の本発明における半導体素子を実装した回路基板は、半
導体素子の電極部と、回路基板の電極部とを導電性粘弾
性体を介して接続する。
の本発明における半導体素子を実装した回路基板は、半
導体素子の電極部と、回路基板の電極部とを導電性粘弾
性体を介して接続する。
【００１０】この半導体素子を実装した回路基板の導電
性粘弾性体は、２５℃における貯蔵弾性率Ｇ′が１０2
〜１０7 Ｐａであり、かつ損失弾性率Ｇ″が１０2 〜１
０7Ｐａであることが好ましい。
性粘弾性体は、２５℃における貯蔵弾性率Ｇ′が１０2
〜１０7 Ｐａであり、かつ損失弾性率Ｇ″が１０2 〜１
０7Ｐａであることが好ましい。
【００１１】また、該導電性粘弾性体は、導電性物質を
８〜９０％含有することが好ましい。
８〜９０％含有することが好ましい。
【００１２】さらに、本発明における、２５℃における
貯蔵弾性率Ｇ′が１０2 〜１０7 Ｐａであり、損失弾性
率Ｇ″が１０2 〜１０7 Ｐａであり、および導電性物質
を８〜９０％含有する導電性粘弾性体は、特に半導体素
子の実装に用いられる。
貯蔵弾性率Ｇ′が１０2 〜１０7 Ｐａであり、損失弾性
率Ｇ″が１０2 〜１０7 Ｐａであり、および導電性物質
を８〜９０％含有する導電性粘弾性体は、特に半導体素
子の実装に用いられる。
【００１３】
【発明の実施の形態】以下、本発明についてより詳細に
説明する。
説明する。
【００１４】本発明は、半導体素子（チップ）の電極部
を導電性粘弾性体を介して、回路基板上の電極部に接続
する。この半導体素子の電極部または回路の電極部に
は、接合性を高めるようにバンプとよばれる突起物が設
けてある。このバンプは、金、銀、銅、アルミニウム、
ニッケル、錫などの金属、ハンダをはじめとする金属合
金、または金属粉末を樹脂に分散させた各種導電性樹脂
などが挙げられる。
を導電性粘弾性体を介して、回路基板上の電極部に接続
する。この半導体素子の電極部または回路の電極部に
は、接合性を高めるようにバンプとよばれる突起物が設
けてある。このバンプは、金、銀、銅、アルミニウム、
ニッケル、錫などの金属、ハンダをはじめとする金属合
金、または金属粉末を樹脂に分散させた各種導電性樹脂
などが挙げられる。
【００１５】半導体素子の電極部上または回路電極部上
のバンプと、回路電極部または半導体素子の電極部とを
接続させるのに介する、本発明における導電性粘弾性体
は、種々の物性値で定義することが可能であるが、導電
性粘弾性体の使用温度における貯蔵弾性率Ｇ′および損
失弾性率Ｇ″で定義できる。本発明に用いられる導電性
粘弾性体の貯蔵弾性率Ｇ′および損失弾性率Ｇ″は、２
５℃における貯蔵弾性率Ｇ′が１０2 〜１０7 Ｐａの範
囲内であり、損失弾性率Ｇ″が１０2 〜１０7Ｐａの範
囲内にある。好ましくは２５℃における貯蔵弾性率Ｇ′
が１０4 〜１０5 Ｐａの範囲内であり、損失弾性率Ｇ″
が１０4 〜１０5 Ｐａの範囲内である。上記範囲以外で
本発明に関わる導電性粘弾性体の貯蔵弾性率が１０7 Ｐ
ａ以上である場合、粘性に乏しく、半導体素子と回路電
極部とを接合させる際に塑性変形せず、半導体素子ある
いは回路電極部を破壊してしまう可能性がある。さら
に、半導体素子と回路電極部との接着性に劣ることとな
る。損失弾性率が１０2 Ｐａ以下であると流動性に富
み、半導体素子と回路電極部との接合後に、導電性粘弾
性体が接合部より流動してしまい、接続不良をおこす。
あるいは流動した導電性粘弾性体が他の回路またはバン
プ、電極部に接触し、絶縁不良をおこす。
のバンプと、回路電極部または半導体素子の電極部とを
接続させるのに介する、本発明における導電性粘弾性体
は、種々の物性値で定義することが可能であるが、導電
性粘弾性体の使用温度における貯蔵弾性率Ｇ′および損
失弾性率Ｇ″で定義できる。本発明に用いられる導電性
粘弾性体の貯蔵弾性率Ｇ′および損失弾性率Ｇ″は、２
５℃における貯蔵弾性率Ｇ′が１０2 〜１０7 Ｐａの範
囲内であり、損失弾性率Ｇ″が１０2 〜１０7Ｐａの範
囲内にある。好ましくは２５℃における貯蔵弾性率Ｇ′
が１０4 〜１０5 Ｐａの範囲内であり、損失弾性率Ｇ″
が１０4 〜１０5 Ｐａの範囲内である。上記範囲以外で
本発明に関わる導電性粘弾性体の貯蔵弾性率が１０7 Ｐ
ａ以上である場合、粘性に乏しく、半導体素子と回路電
極部とを接合させる際に塑性変形せず、半導体素子ある
いは回路電極部を破壊してしまう可能性がある。さら
に、半導体素子と回路電極部との接着性に劣ることとな
る。損失弾性率が１０2 Ｐａ以下であると流動性に富
み、半導体素子と回路電極部との接合後に、導電性粘弾
性体が接合部より流動してしまい、接続不良をおこす。
あるいは流動した導電性粘弾性体が他の回路またはバン
プ、電極部に接触し、絶縁不良をおこす。
【００１６】また、本発明で得られる導電性粘弾性体
は、その表面抵抗が１０-5〜１０5 Ωを示す。
は、その表面抵抗が１０-5〜１０5 Ωを示す。
【００１７】上述のような性質を示す本発明における導
電性粘弾性体は、導電性物質と粘弾性組成物とを配合さ
せることにより製造される。
電性粘弾性体は、導電性物質と粘弾性組成物とを配合さ
せることにより製造される。
【００１８】ここでいう導電性物質としては、例えば
金、銀、銅、アルミニウム、ニッケル、錫などの金属粉
末；炭素粉末；ガラスビーズまたはプラスチックの表面
を金属、合金、あるいは酸化金属で被覆した粉末；ポリ
アニリンやポリピロールを始めとする導電性高分子；ま
たは導電性高分子に金属をドープさせたものなどが挙げ
られる。この導電性物質の混合率は、導電性粘弾性体全
体の重量を基にして、８〜９０％であり、好ましくは１
０〜９０％である。導電性物質の混合率が８％以下であ
ると導電性を全く示さなくなり、９０％以上であると粘
弾性効果が劣り半導体素子の固定が困難となる。
金、銀、銅、アルミニウム、ニッケル、錫などの金属粉
末；炭素粉末；ガラスビーズまたはプラスチックの表面
を金属、合金、あるいは酸化金属で被覆した粉末；ポリ
アニリンやポリピロールを始めとする導電性高分子；ま
たは導電性高分子に金属をドープさせたものなどが挙げ
られる。この導電性物質の混合率は、導電性粘弾性体全
体の重量を基にして、８〜９０％であり、好ましくは１
０〜９０％である。導電性物質の混合率が８％以下であ
ると導電性を全く示さなくなり、９０％以上であると粘
弾性効果が劣り半導体素子の固定が困難となる。
【００１９】ここでいう粘弾性体組成物とは、酢酸ビニ
ル樹脂、ビニルアルコール樹脂、ビニルアセタール樹
脂、塩化ビニル樹脂、アクリル樹脂、メタクリル樹脂、
ポリアミド樹脂、エポキシ樹脂、セルロース誘導体、ウ
レタン樹脂、ビニルエーテル樹脂、クロロプレン樹脂、
ネオプレン樹脂、スチレン樹脂、ニトリル樹脂、シリコ
ーン樹脂などが挙げられる。さらに、必要に応じてこれ
らの樹脂に半導体素子と回路の接合性を向上させる目的
で粘着付与剤を含有することができる。粘着付与剤とし
ては特に制限はないが、例えば、ロジン、テルペン、フ
ェノール、キシレン樹脂などが挙げられる。
ル樹脂、ビニルアルコール樹脂、ビニルアセタール樹
脂、塩化ビニル樹脂、アクリル樹脂、メタクリル樹脂、
ポリアミド樹脂、エポキシ樹脂、セルロース誘導体、ウ
レタン樹脂、ビニルエーテル樹脂、クロロプレン樹脂、
ネオプレン樹脂、スチレン樹脂、ニトリル樹脂、シリコ
ーン樹脂などが挙げられる。さらに、必要に応じてこれ
らの樹脂に半導体素子と回路の接合性を向上させる目的
で粘着付与剤を含有することができる。粘着付与剤とし
ては特に制限はないが、例えば、ロジン、テルペン、フ
ェノール、キシレン樹脂などが挙げられる。
【００２０】本発明による粘弾性体組成物は架橋剤を用
いて架橋させることができる。架橋剤としては特に制限
はなく、例えば、多官能性のイソシアナート、エポキシ
化合物、メラミン化合物、金属錯体などが挙げられる。
また、不飽和オリゴマー成分や不飽和モノマー成分、過
酸化物、光硬化開始剤、増感剤などを添加することによ
り、熱、紫外線、電子線で架橋させることができる。
いて架橋させることができる。架橋剤としては特に制限
はなく、例えば、多官能性のイソシアナート、エポキシ
化合物、メラミン化合物、金属錯体などが挙げられる。
また、不飽和オリゴマー成分や不飽和モノマー成分、過
酸化物、光硬化開始剤、増感剤などを添加することによ
り、熱、紫外線、電子線で架橋させることができる。
【００２１】本発明における導電性粘弾性体を用いた半
導体素子電極部と回路基板電極部の接続は、まず、慣用
の方法で回路基板にパターンを印刷し、半導体素子電極
部に慣用の方法でバンプを設ける。次いで、上記導電性
粘弾性体をバンプ上に塗布し、２５〜２００℃で乾燥さ
せる。この時の導電性粘弾性体の厚さは、バンプの頂部
から５〜２００μｍ、好ましくは１０〜７０μｍであ
る。この厚さが５μｍ以下であると接続不良となり、２
００μｍ以上であると導電不良となる。この導電性粘弾
性体の設けられた半導体素子電極部と回路基板上の電極
部とを接着し接続を行う。
導体素子電極部と回路基板電極部の接続は、まず、慣用
の方法で回路基板にパターンを印刷し、半導体素子電極
部に慣用の方法でバンプを設ける。次いで、上記導電性
粘弾性体をバンプ上に塗布し、２５〜２００℃で乾燥さ
せる。この時の導電性粘弾性体の厚さは、バンプの頂部
から５〜２００μｍ、好ましくは１０〜７０μｍであ
る。この厚さが５μｍ以下であると接続不良となり、２
００μｍ以上であると導電不良となる。この導電性粘弾
性体の設けられた半導体素子電極部と回路基板上の電極
部とを接着し接続を行う。
【００２２】また、本発明における導電性粘弾性体を用
いると、バンプを設けなくてもフリップチップ実装にお
いて半導体素子の電極部と回路電極部を接続することが
できる。この際の半導体素子電極部と回路基板電極部の
接続は、バンプを設けないことを除いて上述した方法と
ほぼ同様に行われる。但し、バンプを設けない時の半導
体素子電極部上に設けられる導電性粘弾性体の厚さは、
５〜２００μｍであり、好ましくは３０〜１５０μｍで
ある。
いると、バンプを設けなくてもフリップチップ実装にお
いて半導体素子の電極部と回路電極部を接続することが
できる。この際の半導体素子電極部と回路基板電極部の
接続は、バンプを設けないことを除いて上述した方法と
ほぼ同様に行われる。但し、バンプを設けない時の半導
体素子電極部上に設けられる導電性粘弾性体の厚さは、
５〜２００μｍであり、好ましくは３０〜１５０μｍで
ある。
【００２３】
【実施例】以下に具体的な例をあげ、図を参照しなが
ら、さらに本発明について説明するが、本発明を制限す
るものではない。
ら、さらに本発明について説明するが、本発明を制限す
るものではない。
【００２４】表１に実施例および比較実施例に用いた導
電性粘弾性体の組成を記載した。
電性粘弾性体の組成を記載した。
【００２５】
【表１】
【００２６】〈実施例１〉ここでは図１を参照しながら
説明する。図１は、本実施例および実施例２における半
導体素子電極部を回路基板上の電極部に接続した図であ
る。
説明する。図１は、本実施例および実施例２における半
導体素子電極部を回路基板上の電極部に接続した図であ
る。
【００２７】導電性粘弾性体の溶液の調製 表１に示すように、導電性粘弾性体中の粘弾性体組成物
としてアクリル酸２−エチルヘキシルを主成分、メタク
リル酸ヒドロキシエチルエステルを共重合成分とした樹
脂２０ｇに、導電性物質として銀粉末８０ｇおよび適量
の溶媒を加えた。この混合溶液をメカニカルスターラー
で３時間にわたって撹拌し、次いで架橋剤としてヘキサ
メチレンジイソシアナート１ｇを添加して１時間にわた
って撹拌を続けた。このようにして、導電性粘弾性体の
溶液を得た。
としてアクリル酸２−エチルヘキシルを主成分、メタク
リル酸ヒドロキシエチルエステルを共重合成分とした樹
脂２０ｇに、導電性物質として銀粉末８０ｇおよび適量
の溶媒を加えた。この混合溶液をメカニカルスターラー
で３時間にわたって撹拌し、次いで架橋剤としてヘキサ
メチレンジイソシアナート１ｇを添加して１時間にわた
って撹拌を続けた。このようにして、導電性粘弾性体の
溶液を得た。
【００２８】この導電性粘弾性体の貯蔵弾性率Ｇ′およ
び損失弾性率Ｇ″は表２に示す通りであった。
び損失弾性率Ｇ″は表２に示す通りであった。
【００２９】半導体素子の実装 縦２０ｍｍ、横２０ｍｍ、厚さ１００μｍのポリエチレ
ンテレフタレート製の回路基板６に、銀を主成分とした
導電性インクを用いて回路電極部５を印刷し、１００℃
で乾燥させた。
ンテレフタレート製の回路基板６に、銀を主成分とした
導電性インクを用いて回路電極部５を印刷し、１００℃
で乾燥させた。
【００３０】次に、半導体素子１上に設けられた半導体
素子電極部２に金で高さ４０μｍ、直径１００μｍのバ
ンプ３を設けた。この半導体素子上のバンプ３上に、先
に得られた導電性粘弾性体の溶液を塗布したのち、１０
０℃で乾燥を行った。このバンプ３上の導電性粘弾性体
４の厚さはバンプ頂部から５０μｍで直径は１５０μｍ
であった。この半導体素子電極部２に導電性粘弾性体４
が設けられた半導体素子１と、先の回路電極部５が設け
られた回路基板６とを、回路電極部５と半導体素子電極
部２との整合をとり、半導体素子１と回路基板６とを圧
力をかけ接着して電気回路とした。この接着の際に、半
導体素子１と回路基板の間の空間部分に空気、水分など
が侵入しないように充填剤７を満たした。このようにし
て半導体素子を実装した回路基板を得た。
素子電極部２に金で高さ４０μｍ、直径１００μｍのバ
ンプ３を設けた。この半導体素子上のバンプ３上に、先
に得られた導電性粘弾性体の溶液を塗布したのち、１０
０℃で乾燥を行った。このバンプ３上の導電性粘弾性体
４の厚さはバンプ頂部から５０μｍで直径は１５０μｍ
であった。この半導体素子電極部２に導電性粘弾性体４
が設けられた半導体素子１と、先の回路電極部５が設け
られた回路基板６とを、回路電極部５と半導体素子電極
部２との整合をとり、半導体素子１と回路基板６とを圧
力をかけ接着して電気回路とした。この接着の際に、半
導体素子１と回路基板の間の空間部分に空気、水分など
が侵入しないように充填剤７を満たした。このようにし
て半導体素子を実装した回路基板を得た。
【００３１】この回路基板の耐衝撃性の試験結果は表２
に示す通りであった。
に示す通りであった。
【００３２】〈実施例２〉ここでは図１を参照しながら
説明する。
説明する。
【００３３】導電性粘弾性体の溶液の調製 表１に示す組成にて実施例１と同様にして調製をし、導
電性粘弾性体の溶液を得た。
電性粘弾性体の溶液を得た。
【００３４】この導電性粘弾性体の貯蔵弾性率Ｇ′およ
び損失弾性率Ｇ″は表２に示す通りであった。
び損失弾性率Ｇ″は表２に示す通りであった。
【００３５】半導体素子の実装 上述の導電性粘弾性体の溶液を用いて半導体素子電極部
と回路電極部を、導電性粘弾性体４の厚さがバンプ頂部
から７０μｍで直径が１２μｍであることを除いては実
施例１と同様にして接続し、半導体素子を実装した回路
基板を得た。
と回路電極部を、導電性粘弾性体４の厚さがバンプ頂部
から７０μｍで直径が１２μｍであることを除いては実
施例１と同様にして接続し、半導体素子を実装した回路
基板を得た。
【００３６】この回路基板の耐衝撃性の試験結果は表２
に示す通りであった。
に示す通りであった。
【００３７】〈実施例３〉ここでは図２を参照にしなが
ら説明する。図２は、本実施例における半導体素子の電
極部を回路電極部に接続した図である。
ら説明する。図２は、本実施例における半導体素子の電
極部を回路電極部に接続した図である。
【００３８】導電性粘弾性体の溶液の調製 表１に示す組成にて実施例１と同様にして調製をし、導
電性粘弾性体の溶液を得た。
電性粘弾性体の溶液を得た。
【００３９】この導電性粘弾性体の貯蔵弾性率Ｇ′およ
び損失弾性率Ｇ″は表２に示す通りであった。
び損失弾性率Ｇ″は表２に示す通りであった。
【００４０】半導体素子の実装 縦２０ｍｍ、横２０ｍｍ、厚さ１００μｍのポリエチレ
ンテレフタレート製の回路基板１６に、銀を主成分とし
た導電性インクを用いて回路電極部１５を印刷し１００
℃で乾燥させた。
ンテレフタレート製の回路基板１６に、銀を主成分とし
た導電性インクを用いて回路電極部１５を印刷し１００
℃で乾燥させた。
【００４１】次に、半導体素子１１上に設けられた半導
体素子電極部１２にハンダで高さ８０μｍ、直径１２０
μｍのバンプ１３を設けた。上述したようにして得られ
た導電性粘弾性体の溶液を、先の半導体素子１１、半導
体素子電極部１２、およびバンプ１３上全面に塗布した
後１００℃で乾燥を行った。この半導体素子１１上の導
電性粘弾性体１４の厚さはバンプ頂部から６０μｍであ
った。導電性粘弾性体１４が設けられた半導体素子１１
と、先の回路電極部１５が設けられた回路基板１６と
を、回路電極部１５と半導体素子電極部１２との整合を
とり、半導体素子１１と回路基板１６とを圧力をかけ接
着して、電気回路とした。このようにして半導体素子を
実装した回路基板を得た。
体素子電極部１２にハンダで高さ８０μｍ、直径１２０
μｍのバンプ１３を設けた。上述したようにして得られ
た導電性粘弾性体の溶液を、先の半導体素子１１、半導
体素子電極部１２、およびバンプ１３上全面に塗布した
後１００℃で乾燥を行った。この半導体素子１１上の導
電性粘弾性体１４の厚さはバンプ頂部から６０μｍであ
った。導電性粘弾性体１４が設けられた半導体素子１１
と、先の回路電極部１５が設けられた回路基板１６と
を、回路電極部１５と半導体素子電極部１２との整合を
とり、半導体素子１１と回路基板１６とを圧力をかけ接
着して、電気回路とした。このようにして半導体素子を
実装した回路基板を得た。
【００４２】この回路基板の耐衝撃性の試験結果は表２
に示す通りであった。
に示す通りであった。
【００４３】〈実施例４〉ここでは図３を参照しながら
説明する。図３は、本実施例におけるバンプを設けてい
ない半導体素子電極部を回路基板上の電極部に接続した
図である。
説明する。図３は、本実施例におけるバンプを設けてい
ない半導体素子電極部を回路基板上の電極部に接続した
図である。
【００４４】導電性粘弾性体の溶液の調製 表１に示す組成にて実施例１と同様にして調製をし、導
電性粘弾性体の溶液を得た。
電性粘弾性体の溶液を得た。
【００４５】この導電性粘弾性体の貯蔵弾性率Ｇ′およ
び損失弾性率Ｇ″は表２に示す通りであった。
び損失弾性率Ｇ″は表２に示す通りであった。
【００４６】半導体素子の実装 縦２０ｍｍ、横２０ｍｍ、厚さ１００μｍのポリイミド
製の回路基板２６にポリウレタンを主成分とする接着剤
を用いて、縦２０ｍｍ、横２０ｍｍ、厚さ１０μｍの銅
箔を張り合わせた。銅箔上に所望の回路を塩化メチレン
に溶解せしめたポリメタクリル酸エチルを用いて印刷
し、８０℃で乾燥させた。その後この印刷物を１０％塩
化第二鉄水溶液に２時間浸沈せしめ、印刷部以外の銅箔
をエッチング処理した。このエッチング処理を施した印
刷物を精製水で十分に洗浄したあと、塩化メチレンで洗
浄し、ポリメタクリル酸エチルおよび余分なポリウレタ
ン主成分の接着剤を完全に銅箔上から取り去った。この
回路基板２６上に設けられた銅箔部分を回路電極部２５
とした。
製の回路基板２６にポリウレタンを主成分とする接着剤
を用いて、縦２０ｍｍ、横２０ｍｍ、厚さ１０μｍの銅
箔を張り合わせた。銅箔上に所望の回路を塩化メチレン
に溶解せしめたポリメタクリル酸エチルを用いて印刷
し、８０℃で乾燥させた。その後この印刷物を１０％塩
化第二鉄水溶液に２時間浸沈せしめ、印刷部以外の銅箔
をエッチング処理した。このエッチング処理を施した印
刷物を精製水で十分に洗浄したあと、塩化メチレンで洗
浄し、ポリメタクリル酸エチルおよび余分なポリウレタ
ン主成分の接着剤を完全に銅箔上から取り去った。この
回路基板２６上に設けられた銅箔部分を回路電極部２５
とした。
【００４７】一方、半導体素子２１上に設けられた半導
体素子電極部２２に、先の導電性粘弾性体の溶液を塗布
した後、１００℃で乾燥を行った。この導電性粘弾性体
２４の厚さは３０μｍで直径は８０μｍであった。この
半導体素子電極部２２に導電性粘弾性体２４が設けられ
た半導体素子２１と、先の回路電極部２５が設けられた
回路基板２６とを、回路電極部２５と半導体素子電極部
２２との整合をとり、半導体素子２１と回路基板２６と
を圧力をかけ接着して、電気回路とした。この接着の際
に、半導体素子２１と回路基板２６との間の空間部分に
空気、水などが侵入しないように充填剤２７を満たし
た。このようにして半導体素子を実装した回路基板を得
た。
体素子電極部２２に、先の導電性粘弾性体の溶液を塗布
した後、１００℃で乾燥を行った。この導電性粘弾性体
２４の厚さは３０μｍで直径は８０μｍであった。この
半導体素子電極部２２に導電性粘弾性体２４が設けられ
た半導体素子２１と、先の回路電極部２５が設けられた
回路基板２６とを、回路電極部２５と半導体素子電極部
２２との整合をとり、半導体素子２１と回路基板２６と
を圧力をかけ接着して、電気回路とした。この接着の際
に、半導体素子２１と回路基板２６との間の空間部分に
空気、水などが侵入しないように充填剤２７を満たし
た。このようにして半導体素子を実装した回路基板を得
た。
【００４８】この回路基板の耐衝撃性の試験結果は表２
に示す通りであった。
に示す通りであった。
【００４９】〈比較実施例１および２〉比較実施例１お
よび２の接続様式は、実施例１と同様の構成であり、図
１における４の導電性粘弾性体を導電性接着剤に変更し
たものである。
よび２の接続様式は、実施例１と同様の構成であり、図
１における４の導電性粘弾性体を導電性接着剤に変更し
たものである。
【００５０】導電性接着剤の調製 それぞれ表１に示す組成にて実施例１と同様にして調製
をし、それぞれ比較実施例１および比較実施例２に用い
る導電性接着剤の溶液を得た。
をし、それぞれ比較実施例１および比較実施例２に用い
る導電性接着剤の溶液を得た。
【００５１】それぞれの導電性接着剤の貯蔵弾性率Ｇ′
および損失弾性率Ｇ″は、表２に示す通りであった。
および損失弾性率Ｇ″は、表２に示す通りであった。
【００５２】半導体素子の実装 それぞれ上述の導電性接着剤溶液を用いて、回路基板を
ポリイミド製とし、半導体素子１と回路基板６を接着し
て電気回路とした後にこれら電気回路を１８０℃の恒温
槽に入れ、導電接着剤を完全硬化させたことを除いて実
施例１と同様に半導体素子を実装した回路基板を得た。
ポリイミド製とし、半導体素子１と回路基板６を接着し
て電気回路とした後にこれら電気回路を１８０℃の恒温
槽に入れ、導電接着剤を完全硬化させたことを除いて実
施例１と同様に半導体素子を実装した回路基板を得た。
【００５３】それぞれの回路基板の耐衝撃性の試験結果
は表２に示した通りであった。いずれも通電せず、接合
部が導電不良であった。
は表２に示した通りであった。いずれも通電せず、接合
部が導電不良であった。
【００５４】
【表２】
【００５５】貯蔵弾性率Ｇ′および損失弾性率Ｇ″の測
定方法 実施例で得られた導電性粘弾性体および比較実施例で得
られた導電性接着剤の溶液を各５ｇ採取し、これらをそ
れぞれ１００℃で１時間にわたって乾燥させたものを用
い、貯蔵弾性率Ｇ′および損失弾性率Ｇ″を測定した。
測定に際してはレオメトリックス社製動的粘弾性測定装
置ＲＤＡ−ＩＩを用い、慣用の方法に従って行った。表
２に記載の貯蔵弾性率および損失弾性率は、２５℃にお
けるものである。
定方法 実施例で得られた導電性粘弾性体および比較実施例で得
られた導電性接着剤の溶液を各５ｇ採取し、これらをそ
れぞれ１００℃で１時間にわたって乾燥させたものを用
い、貯蔵弾性率Ｇ′および損失弾性率Ｇ″を測定した。
測定に際してはレオメトリックス社製動的粘弾性測定装
置ＲＤＡ−ＩＩを用い、慣用の方法に従って行った。表
２に記載の貯蔵弾性率および損失弾性率は、２５℃にお
けるものである。
【００５６】耐衝撃性の試験方法 各実施例および各比較実施例にて得られた半導体素子を
実装した回路基板の耐衝撃試験はＪＩＳ Ｃ ５４４２
５．２衝撃試験法に準じて行った。
実装した回路基板の耐衝撃試験はＪＩＳ Ｃ ５４４２
５．２衝撃試験法に準じて行った。
【００５７】測定に際しては、最大加速度１５０ｍ／ｓ
2 、持続時間１１ｍｓ、速度変化１．０３ｍ／ｓ、衝撃
回数を５００回とした。
2 、持続時間１１ｍｓ、速度変化１．０３ｍ／ｓ、衝撃
回数を５００回とした。
【００５８】試験後、回路基板電極部に設けられた端子
に抵抗測定器を接続し、半導体素子固有の内部抵抗を測
定することにより、接続の良否を判定した。
に抵抗測定器を接続し、半導体素子固有の内部抵抗を測
定することにより、接続の良否を判定した。
【００５９】
【発明の効果】以上述べたように、本発明における半導
体素子を実装した回路基板は、その実装において導電性
粘弾性体を用いたことによって、振動や衝撃を緩和して
振動や衝撃による半導体素子の剥離や破壊を起こしにく
くなった。また、バンプによる接合の信頼性の差異もな
くなった。さらに、本発明では、特別にバンプを設ける
ことなく回路基板に半導体素子を実装することが可能に
なった。
体素子を実装した回路基板は、その実装において導電性
粘弾性体を用いたことによって、振動や衝撃を緩和して
振動や衝撃による半導体素子の剥離や破壊を起こしにく
くなった。また、バンプによる接合の信頼性の差異もな
くなった。さらに、本発明では、特別にバンプを設ける
ことなく回路基板に半導体素子を実装することが可能に
なった。
【００６０】また、一度接続した後でも、容易に取り外
すことができ、そして、また取り付けることも可能にな
った。
すことができ、そして、また取り付けることも可能にな
った。
【図１】実施例１および実施例２におけるバンプを設け
た半導体素子電極部を導電性粘弾性体を介して回路電極
部に接続した半導体素子を実装した回路基板の断面図で
ある。
た半導体素子電極部を導電性粘弾性体を介して回路電極
部に接続した半導体素子を実装した回路基板の断面図で
ある。
【図２】実施例３におけるバンプを設けた半導体素子電
極部を導電性粘弾性体を介して回路電極部に接続した半
導体素子を実装した回路基板の断面図である。
極部を導電性粘弾性体を介して回路電極部に接続した半
導体素子を実装した回路基板の断面図である。
【図３】実施例４におけるバンプを設けていない半導体
素子電極部を導電性粘弾性体を介して回路電極部に接続
した半導体素子を実装した回路基板の断面図である。
素子電極部を導電性粘弾性体を介して回路電極部に接続
した半導体素子を実装した回路基板の断面図である。
１、１１、２１ 半導体素子 ２、１２、２２ 半導体素子電極部 ３、１３ バンプ ４、１４、２４ 導電性粘弾性体 ５、１５、２５ 回路電極部 ６、１６、２６ 回路基板 ７、２７ 充填剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉崎 俊夫 東京都板橋区本町23−23 リンテック株式 会社内 Ｆターム(参考） 4M105 BB07
Claims (3)
- 【請求項１】 半導体素子を実装した回路基板であっ
て、半導体素子の電極部と、回路基板の電極部とを、２
５℃における貯蔵弾性率Ｇ′が１０2 〜１０7Ｐａであ
り、かつ損失弾性率Ｇ″が１０2 〜１０7 Ｐａである導
電性粘弾性体を介して接続することを特徴とする半導体
素子を実装した回路基板。 - 【請求項２】 前記導電性粘弾性体が、導電性物質を８
〜９０％含有することを特徴とする請求項１に記載の半
導体素子を実装した回路基板。 - 【請求項３】 ２５℃における貯蔵弾性率Ｇ′が１０2
〜１０7 Ｐａであり、損失弾性率Ｇ″が１０2 〜１０7
Ｐａであり、および導電性物質を８〜９０％含有するこ
とを特徴とする半導体素子の実装用導電性粘弾性体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26500098A JP3913372B2 (ja) | 1998-09-18 | 1998-09-18 | 半導体素子を実装した回路基板および導電性粘弾性体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26500098A JP3913372B2 (ja) | 1998-09-18 | 1998-09-18 | 半導体素子を実装した回路基板および導電性粘弾性体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100867A true JP2000100867A (ja) | 2000-04-07 |
| JP3913372B2 JP3913372B2 (ja) | 2007-05-09 |
Family
ID=17411186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26500098A Expired - Fee Related JP3913372B2 (ja) | 1998-09-18 | 1998-09-18 | 半導体素子を実装した回路基板および導電性粘弾性体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913372B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134767A (ja) * | 2000-10-25 | 2002-05-10 | Lintec Corp | 太陽電池モジュール用保護シート |
| JP2002231759A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002299393A (ja) * | 2001-01-23 | 2002-10-11 | Nec Corp | 半導体装置用導電性硬化樹脂及び半導体装置 |
| US6621170B2 (en) * | 1996-10-08 | 2003-09-16 | Hitachi Chemical Company, Ltd. | Semiconductor device, substrate for mounting semiconductor chip, processes for their production, adhesive, and double-sided adhesive film |
| JP2012191195A (ja) * | 2011-02-25 | 2012-10-04 | Sekisui Chem Co Ltd | 接続構造体の製造方法、異方性導電材料及び接続構造体 |
| CN104946149A (zh) * | 2014-03-31 | 2015-09-30 | 日东电工株式会社 | 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法 |
| CN104946153A (zh) * | 2014-03-31 | 2015-09-30 | 日东电工株式会社 | 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法 |
-
1998
- 1998-09-18 JP JP26500098A patent/JP3913372B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621170B2 (en) * | 1996-10-08 | 2003-09-16 | Hitachi Chemical Company, Ltd. | Semiconductor device, substrate for mounting semiconductor chip, processes for their production, adhesive, and double-sided adhesive film |
| JP2002134767A (ja) * | 2000-10-25 | 2002-05-10 | Lintec Corp | 太陽電池モジュール用保護シート |
| JP2002299393A (ja) * | 2001-01-23 | 2002-10-11 | Nec Corp | 半導体装置用導電性硬化樹脂及び半導体装置 |
| JP2002231759A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2012191195A (ja) * | 2011-02-25 | 2012-10-04 | Sekisui Chem Co Ltd | 接続構造体の製造方法、異方性導電材料及び接続構造体 |
| CN104946149A (zh) * | 2014-03-31 | 2015-09-30 | 日东电工株式会社 | 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法 |
| CN104946153A (zh) * | 2014-03-31 | 2015-09-30 | 日东电工株式会社 | 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法 |
| JP2015195266A (ja) * | 2014-03-31 | 2015-11-05 | 日東電工株式会社 | ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法 |
| JP2015198116A (ja) * | 2014-03-31 | 2015-11-09 | 日東電工株式会社 | 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法 |
| CN104946149B (zh) * | 2014-03-31 | 2020-12-01 | 日东电工株式会社 | 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3913372B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5191627B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| JPH1074888A (ja) | 半導体パッケージ | |
| JP2004507089A (ja) | 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法 | |
| KR20140063388A (ko) | 플렉시블 기판에 대한 휨 제어 | |
| WO2000059033A1 (en) | Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3441412B2 (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
| JPH1154556A (ja) | 半導体装置とその製造方法 | |
| US20080150107A1 (en) | Flip chip in package using flexible and removable leadframe | |
| JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| JP2000100867A (ja) | 半導体素子を実装した回路基板および導電性粘弾性体 | |
| JPH09293751A (ja) | テープキャリアパッケージ及び接続方法 | |
| JP2001015551A (ja) | 半導体装置およびその製造方法 | |
| JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| JP3052300B2 (ja) | 配線基板及び加圧ツール | |
| JP5912611B2 (ja) | フィルム状接着剤 | |
| KR20090098076A (ko) | 플립 칩 패키지 | |
| Connell et al. | Conductive adhesive flip-chip bonding for bumped and unbumped die | |
| JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| JP2014237843A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| JP3422243B2 (ja) | 樹脂フィルム | |
| JPH10270499A (ja) | Ｉｃチップ搭載基板 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP3490990B2 (ja) | フリップチップ実装方法 | |
| KR20010069358A (ko) | 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법 | |
| JP2532543B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070131 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |