JP3913372B2 - 半導体素子を実装した回路基板および導電性粘弾性体 - Google Patents

半導体素子を実装した回路基板および導電性粘弾性体 Download PDF

Info

Publication number
JP3913372B2
JP3913372B2 JP26500098A JP26500098A JP3913372B2 JP 3913372 B2 JP3913372 B2 JP 3913372B2 JP 26500098 A JP26500098 A JP 26500098A JP 26500098 A JP26500098 A JP 26500098A JP 3913372 B2 JP3913372 B2 JP 3913372B2
Authority
JP
Japan
Prior art keywords
conductive
semiconductor element
viscoelastic body
circuit board
elastic modulus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26500098A
Other languages
English (en)
Other versions
JP2000100867A (ja
Inventor
安一 中田
克久 田口
俊夫 杉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP26500098A priority Critical patent/JP3913372B2/ja
Publication of JP2000100867A publication Critical patent/JP2000100867A/ja
Application granted granted Critical
Publication of JP3913372B2 publication Critical patent/JP3913372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ICチップと基板回路との接続性に優れた半導体素子を実装した回路基板に関する。詳しくはワイヤレスボンディング、さらにはフリップチップ方式において半導体素子の電極部を回路基板の電極部に接合する際に、導電性粘弾性体を接合物に用いることに関する。
【0002】
【従来の技術】
近年、半導体実装回路基板のより薄型化、小型化、および製造の高速化が求められている。しかし、より複雑な用途に対応するように集積度が増大するに従って半導体素子が大型化してきている。そこで、実装方法およびパッケージ方法を改善することが、薄型化、小型化、製造の高速化を進めることを助けることになるであろう。
【0003】
半導体素子(チップ)上の電極パッドとパッケージのリードあるいはプリント配線基板のパターンを接続する方法には、ワイヤボンディング法およびワイヤレスボンディング法がある。現在、主流となっているのは、ワイヤボンディング法である。
【0004】
ワイヤボンディング法は、チップの上の電極と、回路基板に接続するパッケージリード電極とを金やアルミニウムの細線でつなぐ方法である。細線に金を用いる場合は、300℃程度の高温にして線を押しつけて接続し、アルミニウムを用いる場合は、超音波を使って接続する。しかし、この方法は接続表面の粗さに敏感であったり、ボンディングに方向性があるなどの問題がある。
【0005】
これに対し、ワイヤレスボンディング法は、ワイヤを使用せずにチップ上の電極と、回路基板に接続するパッケージリード電極を接続する方法であり、一般に多数の接続をまとめて同時に行うことができる。また、細線を利用しないため、それだけワイヤボンディング法に比べて接続に信頼性が高くなり、薄型化、小型化、製造の高速化も可能になる。
【0006】
ワイヤレスボンディング法にはフリップチップ方式があり、このフリップチップ方式とは、チップの電極上または回路基板の電極部にバンプと呼ばれる突起物を形成し、チップの電極面を下にして回路基板上のパターンに接合する方法である。このバンプとは、ボンディングの信頼性を高めるために形成されるものであり、金、銀、銅、アルミニウム、ニッケル、錫など多種多様の材料で形成されている。接合部には、接合材料としてハンダ、または導電性硬化樹脂を用いる。フリップチップ方式には、C4、ACP(anisotropic conductive paste)、ACF(anisotropic conductive film )、ESC(Epoxy encapsulated Solder Connection)工法等が挙げられる。
【0007】
しかし、これらのフリップチップ方式をとると、接合材料としてハンダや導電性硬化樹脂を用いるので、バンプの種類によっては接合性が悪いものもでてきて、そのために接合物として多層の金属層を設ける必要がある。また、ハンダや導電性硬化樹脂などは弾性力がなく、接合後の外部からの衝撃や振動に対して弱く、衝撃や振動を受けると剥離してしまったり、破損してまうおそれがある。さらに、半導体素子などは、静電気や熱に弱いために、たとえ半導体素子のテスト時に異常がなくても、回路基板に接合後に破損してしまう恐れもある。しかし、一度実装してしまうと、容易には半導体素子のみを取り外すことができない。
【0008】
【発明が解決しようとする課題】
そこで、本発明では半導体素子の電極部と回路基板上の電極部を接合する場合に、衝撃や振動を緩和させて接続に対する信頼性を高め、また、バンプの材料による接続に対する信頼性の差異のない半導体素子を実装した回路基板を提供する。さらに、半導体素子の取り外し可能な半導体素子を実装した回路基板を提供する。
【0009】
【課題を解決するための手段】
上記課題を解決するための本発明における半導体素子を実装した回路基板は、半導体素子の電極部と、回路基板の電極部とを導電性粘弾性体を介して接続する。
【0010】
この半導体素子を実装した回路基板の導電性粘弾性体は、前記導電性粘弾性体は、導電性物質と粘弾性体組成物との配合物からなり、乾燥された前記導電性粘弾性体の25℃における貯蔵弾性率G'が10〜10Paであり、かつ損失弾性率G”が10〜10Paであることが好ましい。
【0011】
また、該導電性粘弾性体は、該導電性粘弾性体全体の重量を基にして導電性物質を8〜90重量%を含有することが好ましい。
【0012】
さらに、本発明における、導電性物質と粘弾性体組成物との配合物からなる導電性粘弾性体は、乾燥された前記導電性粘弾性体の25℃における貯蔵弾性率G'が10〜10Paであり、損失弾性率G”が10〜10Paであり、前記導電性粘弾性体全体の重量を基にして前記導電性物質を8〜90重量%含有、特に半導体素子の実装に用いられる。
【0013】
【発明の実施の形態】
以下、本発明についてより詳細に説明する。
【0014】
本発明は、半導体素子(チップ)の電極部を導電性粘弾性体を介して、回路基板上の電極部に接続する。この半導体素子の電極部または回路の電極部には、接合性を高めるようにバンプとよばれる突起物が設けてある。このバンプは、金、銀、銅、アルミニウム、ニッケル、錫などの金属、ハンダをはじめとする金属合金、または金属粉末を樹脂に分散させた各種導電性樹脂などが挙げられる。
【0015】
半導体素子の電極部上または回路電極部上のバンプと、回路電極部または半導体素子の電極部を接続させるのに介する、本発明における導電性粘弾性体は、種々の物性値で定義することが可能であるが、導電性粘弾性体の使用温度における貯蔵弾性率G’および損失弾性率G”で定義できる。本発明に用いられる導電性粘弾性体の貯蔵弾性率G’および損失弾性率G”は、25℃における貯蔵弾性率G’が10〜10Paの範囲内にあり、損失弾性率G”が10〜10Paの範囲内にある。好ましくは25℃における貯蔵弾性率G’が10〜10Paの範囲内であり、損失弾性率G”が10〜10Paの範囲内である。上記範囲以外で本発明に関わる導電性粘弾性体の貯蔵弾性率および/または損失弾性率が10Pa以上である場合、粘性に乏しく、半導体素子と回路電極部とを接合させる際に塑性変形せず、半導体素子あるいは回路電極部を破壊してしまう可能性がある。さらに、半導体素子と回路電極部との接着性に劣ることとなる。損失弾性率および/または貯蔵弾性率が10Pa以下であると流動性に富み、半導体素子と回路電極部との接合後に、導電性粘弾性体が接合部より流動してしまい、接続不良を起こす。あるいは流動した導電性粘弾性体が他の回路またはバンプ、電極部に接触し、絶縁不良をおこす。
【0016】
また、本発明で得られる導電性粘弾性体は、その表面抵抗が10-5〜105 Ωを示す。
【0017】
上述のような性質を示す本発明における導電性粘弾性体は、導電性物質と粘弾性体組成物とを配合させることにより製造される。
【0018】
ここでいう導電性物質としては、例えば金、銀、銅、アルミニウム、ニッケル、錫などの金属粉末;炭素粉末;ガラスビーズまたはプラスチックの表面を金属、合金、あるいは酸化金属で被覆した粉末;ポリアニリンやポリピロールを始めとする導電性高分子;または導電性高分子に金属をドープさせたものなどが挙げられる。この導電性物質の混合率は、導電性粘弾性体全体の重量を基にして、8〜90%であり、好ましくは10〜90%である。導電性物質の混合率が8%以下であると導電性を全く示さなくなり、90%以上であると粘弾性効果が劣り半導体素子の固定が困難となる。
【0019】
ここでいう粘弾性体組成物とは、酢酸ビニル樹脂、ビニルアルコール樹脂、ビニルアセタール樹脂、塩化ビニル樹脂、アクリル樹脂、メタクリル樹脂、ポリアミド樹脂、エポキシ樹脂、セルロース誘導体、ウレタン樹脂、ビニルエーテル樹脂、クロロプレン樹脂、ネオプレン樹脂、スチレン樹脂、ニトリル樹脂、シリコーン樹脂などが挙げられる。さらに、必要に応じてこれらの樹脂に半導体素子と回路の接合性を向上させる目的で粘着付与剤を含有することができる。粘着付与剤としては特に制限はないが、例えば、ロジン、テルペン、フェノール、キシレン樹脂などが挙げられる。
【0020】
本発明による粘弾性体組成物は架橋剤を用いて架橋させることができる。架橋剤としては特に制限はなく、例えば、多官能性のイソシアナート、エポキシ化合物、メラミン化合物、金属錯体などが挙げられる。また、不飽和オリゴマー成分や不飽和モノマー成分、過酸化物、光硬化開始剤、増感剤などを添加することにより、熱、紫外線、電子線で架橋させることができる。
【0021】
本発明における導電性粘弾性体を用いた半導体素子電極部と回路基板電極部の接続は、まず、慣用の方法で回路基板にパターンを印刷し、半導体素子電極部に慣用の方法でバンプを設ける。次いで、上記導電性粘弾性体をバンプ上に塗布し、25〜200℃で乾燥させる。この時の導電性粘弾性体の厚さは、バンプの頂部から5〜200μm、好ましくは10〜70μmである。この厚さが5μm以下であると接続不良となり、200μm以上であると導電不良となる。この導電性粘弾性体の設けられた半導体素子電極部と回路基板上の電極部とを接着し接続を行う。
【0022】
また、本発明における導電性粘弾性体を用いると、バンプを設けなくてもフリップチップ実装において半導体素子の電極部と回路電極部を接続することができる。この際の半導体素子電極部と回路基板電極部の接続は、バンプを設けないことを除いて上述した方法とほぼ同様に行われる。但し、バンプを設けない時の半導体素子電極部上に設けられる導電性粘弾性体の厚さは、5〜200μmであり、好ましくは30〜150μmである。
【0023】
【実施例】
以下に具体的な例をあげ、図を参照しながら、さらに本発明について説明するが、本発明を制限するものではない。
【0024】
表1に実施例および比較実施例に用いた導電性粘弾性体の組成を記載した。
【0025】
【表1】
Figure 0003913372
【0026】
〈実施例1〉
ここでは図1を参照しながら説明する。図1は、本実施例および実施例2における半導体素子電極部を回路基板上の電極部に接続した図である。
【0027】
導電性粘弾性体の溶液の調製
表1に示すように、導電性粘弾性体中の粘弾性体組成物としてアクリル酸2−エチルヘキシルを主成分、メタクリル酸ヒドロキシエチルエステルを共重合成分とした樹脂20gに、導電性物質として銀粉末80gおよび適量の溶媒を加えた。この混合溶液をメカニカルスターラーで3時間にわたって撹拌し、次いで架橋剤としてヘキサメチレンジイソシアナート1gを添加して1時間にわたって撹拌を続けた。このようにして、導電性粘弾性体の溶液を得た。
【0028】
この導電性粘弾性体の貯蔵弾性率G′および損失弾性率G″は表2に示す通りであった。
【0029】
半導体素子の実装
縦20mm、横20mm、厚さ100μmのポリエチレンテレフタレート製の回路基板6に、銀を主成分とした導電性インクを用いて回路電極部5を印刷し、100℃で乾燥させた。
【0030】
次に、半導体素子1上に設けられた半導体素子電極部2に金で高さ40μm、直径100μmのバンプ3を設けた。この半導体素子上のバンプ3上に、先に得られた導電性粘弾性体の溶液を塗布したのち、100℃で乾燥を行った。このバンプ3上の導電性粘弾性体4の厚さはバンプ頂部から50μmで直径は150μmであった。この半導体素子電極部2に導電性粘弾性体4が設けられた半導体素子1と、先の回路電極部5が設けられた回路基板6とを、回路電極部5と半導体素子電極部2との整合をとり、半導体素子1と回路基板6とを圧力をかけ接着して電気回路とした。この接着の際に、半導体素子1と回路基板の間の空間部分に空気、水分などが侵入しないように充填剤7を満たした。このようにして半導体素子を実装した回路基板を得た。
【0031】
この回路基板の耐衝撃性の試験結果は表2に示す通りであった。
【0032】
〈実施例2〉
ここでは図1を参照しながら説明する。
【0033】
導電性粘弾性体の溶液の調製
表1に示す組成にて実施例1と同様にして調製をし、導電性粘弾性体の溶液を得た。
【0034】
この導電性粘弾性体の貯蔵弾性率G′および損失弾性率G″は表2に示す通りであった。
【0035】
半導体素子の実装
上述の導電性粘弾性体の溶液を用いて半導体素子電極部と回路電極部を、導電性粘弾性体4の厚さがバンプ頂部から70μmで直径が12μmであることを除いては実施例1と同様にして接続し、半導体素子を実装した回路基板を得た。
【0036】
この回路基板の耐衝撃性の試験結果は表2に示す通りであった。
【0037】
〈実施例3〉
ここでは図2を参照にしながら説明する。図2は、本実施例における半導体素子の電極部を回路電極部に接続した図である。
【0038】
導電性粘弾性体の溶液の調製
表1に示す組成にて実施例1と同様にして調製をし、導電性粘弾性体の溶液を得た。
【0039】
この導電性粘弾性体の貯蔵弾性率G′および損失弾性率G″は表2に示す通りであった。
【0040】
半導体素子の実装
縦20mm、横20mm、厚さ100μmのポリエチレンテレフタレート製の回路基板16に、銀を主成分とした導電性インクを用いて回路電極部15を印刷し100℃で乾燥させた。
【0041】
次に、半導体素子11上に設けられた半導体素子電極部12にハンダで高さ80μm、直径120μmのバンプ13を設けた。上述したようにして得られた導電性粘弾性体の溶液を、先の半導体素子11、半導体素子電極部12、およびバンプ13上全面に塗布した後100℃で乾燥を行った。この半導体素子11上の導電性粘弾性体14の厚さはバンプ頂部から60μmであった。導電性粘弾性体14が設けられた半導体素子11と、先の回路電極部15が設けられた回路基板16とを、回路電極部15と半導体素子電極部12との整合をとり、半導体素子11と回路基板16とを圧力をかけ接着して、電気回路とした。このようにして半導体素子を実装した回路基板を得た。
【0042】
この回路基板の耐衝撃性の試験結果は表2に示す通りであった。
【0043】
〈実施例4〉
ここでは図3を参照しながら説明する。図3は、本実施例におけるバンプを設けていない半導体素子電極部を回路基板上の電極部に接続した図である。
【0044】
導電性粘弾性体の溶液の調製
表1に示す組成にて実施例1と同様にして調製をし、導電性粘弾性体の溶液を得た。
【0045】
この導電性粘弾性体の貯蔵弾性率G′および損失弾性率G″は表2に示す通りであった。
【0046】
半導体素子の実装
縦20mm、横20mm、厚さ100μmのポリイミド製の回路基板26にポリウレタンを主成分とする接着剤を用いて、縦20mm、横20mm、厚さ10μmの銅箔を張り合わせた。銅箔上に所望の回路を塩化メチレンに溶解せしめたポリメタクリル酸エチルを用いて印刷し、80℃で乾燥させた。その後この印刷物を10%塩化第二鉄水溶液に2時間浸沈せしめ、印刷部以外の銅箔をエッチング処理した。このエッチング処理を施した印刷物を精製水で十分に洗浄したあと、塩化メチレンで洗浄し、ポリメタクリル酸エチルおよび余分なポリウレタン主成分の接着剤を完全に銅箔上から取り去った。この回路基板26上に設けられた銅箔部分を回路電極部25とした。
【0047】
一方、半導体素子21上に設けられた半導体素子電極部22に、先の導電性粘弾性体の溶液を塗布した後、100℃で乾燥を行った。この導電性粘弾性体24の厚さは30μmで直径は80μmであった。この半導体素子電極部22に導電性粘弾性体24が設けられた半導体素子21と、先の回路電極部25が設けられた回路基板26とを、回路電極部25と半導体素子電極部22との整合をとり、半導体素子21と回路基板26とを圧力をかけ接着して、電気回路とした。この接着の際に、半導体素子21と回路基板26との間の空間部分に空気、水などが侵入しないように充填剤27を満たした。このようにして半導体素子を実装した回路基板を得た。
【0048】
この回路基板の耐衝撃性の試験結果は表2に示す通りであった。
【0049】
〈比較実施例1および2〉
比較実施例1および2の接続様式は、実施例1と同様の構成であり、図1における4の導電性粘弾性体を導電性接着剤に変更したものである。
【0050】
導電性接着剤の調製
それぞれ表1に示す組成にて実施例1と同様にして調製をし、それぞれ比較実施例1および比較実施例2に用いる導電性接着剤の溶液を得た。
【0051】
それぞれの導電性接着剤の貯蔵弾性率G′および損失弾性率G″は、表2に示す通りであった。
【0052】
半導体素子の実装
それぞれ上述の導電性接着剤溶液を用いて、回路基板をポリイミド製とし、半導体素子1と回路基板6を接着して電気回路とした後にこれら電気回路を180℃の恒温槽に入れ、導電接着剤を完全硬化させたことを除いて実施例1と同様に半導体素子を実装した回路基板を得た。
【0053】
それぞれの回路基板の耐衝撃性の試験結果は表2に示した通りであった。いずれも通電せず、接合部が導電不良であった。
【0054】
【表2】
Figure 0003913372
【0055】
貯蔵弾性率G′および損失弾性率G″の測定方法
実施例で得られた導電性粘弾性体および比較実施例で得られた導電性接着剤の溶液を各5g採取し、これらをそれぞれ100℃で1時間にわたって乾燥させたものを用い、貯蔵弾性率G′および損失弾性率G″を測定した。測定に際してはレオメトリックス社製動的粘弾性測定装置RDA−IIを用い、慣用の方法に従って行った。表2に記載の貯蔵弾性率および損失弾性率は、25℃におけるものである。
【0056】
耐衝撃性の試験方法
各実施例および各比較実施例にて得られた半導体素子を実装した回路基板の耐衝撃試験はJIS C 5442 5.2衝撃試験法に準じて行った。
【0057】
測定に際しては、最大加速度150m/s2 、持続時間11ms、速度変化1.03m/s、衝撃回数を500回とした。
【0058】
試験後、回路基板電極部に設けられた端子に抵抗測定器を接続し、半導体素子固有の内部抵抗を測定することにより、接続の良否を判定した。
【0059】
【発明の効果】
以上述べたように、本発明における半導体素子を実装した回路基板は、その実装において導電性粘弾性体を用いたことによって、振動や衝撃を緩和して振動や衝撃による半導体素子の剥離や破壊を起こしにくくなった。また、バンプによる接合の信頼性の差異もなくなった。さらに、本発明では、特別にバンプを設けることなく回路基板に半導体素子を実装することが可能になった。
【0060】
また、一度接続した後でも、容易に取り外すことができ、そして、また取り付けることも可能になった。
【図面の簡単な説明】
【図1】実施例1および実施例2におけるバンプを設けた半導体素子電極部を導電性粘弾性体を介して回路電極部に接続した半導体素子を実装した回路基板の断面図である。
【図2】実施例3におけるバンプを設けた半導体素子電極部を導電性粘弾性体を介して回路電極部に接続した半導体素子を実装した回路基板の断面図である。
【図3】実施例4におけるバンプを設けていない半導体素子電極部を導電性粘弾性体を介して回路電極部に接続した半導体素子を実装した回路基板の断面図である。
【符号の説明】
1、11、21 半導体素子
2、12、22 半導体素子電極部
3、13 バンプ
4、14、24 導電性粘弾性体
5、15、25 回路電極部
6、16、26 回路基板
7、27 充填剤

Claims (3)

  1. 半導体素子の電極部と、回路基板の電極部とを、導電性粘弾性体を介して接続してなる半導体素子を実装した回路基板であって、前記導電性粘弾性体は、導電性物質と粘弾性体組成物との配合物からなり、乾燥された前記導電性粘弾性体の25℃における貯蔵弾性率G’が10Paを越え10Pa未満、かつ損失弾性率G”が10Paを越え10Pa未満であることを特徴とする半導体素子を実装した回路基板。
  2. 前記導電性粘弾性体が、該導電性粘弾性体全体の重量を基にして導電性物質を8〜90重量%を含有し、前記粘弾性体組成物が、架橋剤を含むアクリル酸2−エチルヘキシル/メタクリル酸ヒドロキシエチルエステル共重合体樹脂または粘着性付与剤を含むポリブタジエン系樹脂であることを特徴とする請求項1に記載の半導体基板を実装した回路基板。
  3. 導電性物質と粘弾性体組成物との配合物からなる導電性粘弾性体であって、乾燥された前記導電性粘弾性体の25℃における貯蔵弾性率G'が10Paを越え10Pa未満かつ損失弾性率G”が10Paを越え10Pa未満であり、前記導電性粘弾性体全体の重量を基にして前記導電性物質を8〜90重量%含有することを特徴とする半導体素子の実装用導電性粘弾性体。
JP26500098A 1998-09-18 1998-09-18 半導体素子を実装した回路基板および導電性粘弾性体 Expired - Fee Related JP3913372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26500098A JP3913372B2 (ja) 1998-09-18 1998-09-18 半導体素子を実装した回路基板および導電性粘弾性体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26500098A JP3913372B2 (ja) 1998-09-18 1998-09-18 半導体素子を実装した回路基板および導電性粘弾性体

Publications (2)

Publication Number Publication Date
JP2000100867A JP2000100867A (ja) 2000-04-07
JP3913372B2 true JP3913372B2 (ja) 2007-05-09

Family

ID=17411186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26500098A Expired - Fee Related JP3913372B2 (ja) 1998-09-18 1998-09-18 半導体素子を実装した回路基板および導電性粘弾性体

Country Status (1)

Country Link
JP (1) JP3913372B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000387A (ko) * 1996-10-08 2004-01-03 히다치 가세고교 가부시끼가이샤 접착제 및 양면 접착 필름
JP2002134767A (ja) * 2000-10-25 2002-05-10 Lintec Corp 太陽電池モジュール用保護シート
JP3563387B2 (ja) * 2001-01-23 2004-09-08 Necエレクトロニクス株式会社 半導体装置用導電性硬化樹脂及び半導体装置
JP2002231758A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法
JP2002231759A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法
JP2002231757A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法
JP5883679B2 (ja) * 2011-02-25 2016-03-15 積水化学工業株式会社 接続構造体の製造方法、異方性導電材料及び接続構造体
JP6068386B2 (ja) * 2014-03-31 2017-01-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6073263B2 (ja) * 2014-03-31 2017-02-01 日東電工株式会社 ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000100867A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
US6034331A (en) Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US6592783B2 (en) Anisotropic conductive adhesive film
JP3342703B2 (ja) 回路接続用フィルム状接着剤及び回路板
JP5337034B2 (ja) 接着剤及び接合体
JPH1129748A (ja) 接着剤、接着方法及び実装基板の組み立て体
JP2008537338A (ja) 導電性物品の接続方法、及び当該接続方法により接続された部品を備えた電気又は電子構成要素
JP3441412B2 (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP3913372B2 (ja) 半導体素子を実装した回路基板および導電性粘弾性体
JP2009242508A (ja) 接着剤及び接合体
JP2001189171A (ja) 異方性導電接続材料
JPH07157720A (ja) 異方導電フィルム
JPH06260533A (ja) Icチップ実装方法
JPH10226769A (ja) フィルム状接着剤及び接続方法
JP4045620B2 (ja) 回路接続用フィルム状接着剤
JP3052300B2 (ja) 配線基板及び加圧ツール
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
JP4207838B2 (ja) 接続材料
JPH10226770A (ja) 回路部材接続用接着剤
JPH10287848A (ja) 回路部材接続用接着剤
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JP4000655B2 (ja) 回路接続用フィルム状接着剤、回路板及びicカード
Connell et al. Conductive adhesive flip-chip bonding for bumped and unbumped die
JP2003049152A (ja) 回路接続用接着剤及びそれを用いた接続方法、接続構造体
JP4378788B2 (ja) Icチップの接続方法
JP4055583B2 (ja) 回路接続用接着剤組成物、これを用いた回路端子の接続方法及び回路端子の接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070131

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees