JP2000100837A - Mounting device for semiconductor element - Google Patents

Mounting device for semiconductor element

Info

Publication number
JP2000100837A
JP2000100837A JP10263336A JP26333698A JP2000100837A JP 2000100837 A JP2000100837 A JP 2000100837A JP 10263336 A JP10263336 A JP 10263336A JP 26333698 A JP26333698 A JP 26333698A JP 2000100837 A JP2000100837 A JP 2000100837A
Authority
JP
Japan
Prior art keywords
mounting
lead frame
semiconductor element
mounting mechanism
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10263336A
Other languages
Japanese (ja)
Inventor
Hideki Murakami
秀樹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIYAGI OKI DENKI KK
OKI DENKI MIYAGI KK
Oki Electric Industry Co Ltd
Original Assignee
MIYAGI OKI DENKI KK
OKI DENKI MIYAGI KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIYAGI OKI DENKI KK, OKI DENKI MIYAGI KK, Oki Electric Industry Co Ltd filed Critical MIYAGI OKI DENKI KK
Priority to JP10263336A priority Critical patent/JP2000100837A/en
Publication of JP2000100837A publication Critical patent/JP2000100837A/en
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the processing ability of a mounting device by sequentially and temporarily executing thermo-compression on semiconductor elements to a lead frame in a first mounting mechanism and collectively or individually thermocompressing the semiconductor elements which are temporarily thermocompressed in a second mounting mechanism. SOLUTION: A first mounting mechanism 5 is constituted of a stage 51, where a semiconductor element 4 is loaded and a tool 52. The semiconductor elements 4 are sequentially and temporarily thermocompressed from a mounting position at the head of a lead frame 1 in a heated state on a hygroscopic prevention board 3. The tool 52 is fitted to a bonding head 53, and prescribed temperature is added to the tool 52 and the stage 51. A second mounting mechanism 6 is constituted of a stage 61 and a tool 62, which have sizes for covering all the semiconductor elements 4 that are temporarily thermocompressed to the lead frame 1, and it thermocompresses the lead frame 1 and all the semiconductor elements 4 in batch at once. Thus, mounting time per semiconductor element can be shortened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数の半導体素子を
一連のリードフレームに実装する装置に関するものであ
る。
The present invention relates to an apparatus for mounting a plurality of semiconductor elements on a series of lead frames.

【0002】[0002]

【従来の技術】一般に、LOC(Lead On Ch
ip)構造の複数の半導体素子を接着テープが張られた
一連のリードフレームに実装する場合、予めリードフレ
ームを炉の中で一定時間、一定温度で加熱しておき、そ
の後、炉から排出されたリードフレームの先頭の実装位
置から順次半導体素子を実装する。
2. Description of the Related Art Generally, LOC (Lead On Ch) is used.
When mounting a plurality of semiconductor elements having an ip) structure on a series of lead frames to which an adhesive tape is attached, the lead frames are previously heated in a furnace at a certain temperature for a certain time, and then discharged from the furnace. The semiconductor elements are mounted sequentially from the mounting position at the top of the lead frame.

【0003】この際、実装前のリードフレームの下に
は、吸湿すると接着力が落ちる接着テープの吸湿を防止
するため、一定温度が加えられるようなプレート、即ち
吸湿防止板が設けられている。
At this time, a plate to which a certain temperature is applied, that is, a moisture absorption preventing plate, is provided under the lead frame before mounting to prevent moisture absorption of the adhesive tape which loses its adhesive strength when moisture is absorbed.

【0004】半導体素子を実装するには、ステージ上に
半導体素子を載せ、リードフレームの下面に半導体素子
を接着テープにより接着させる。その後、上方からツー
ルと呼ばれる直方体の金属片を下降させ、リードフレー
ムと半導体素子を圧着する。この時、ステージとツール
は一定の温度が加えられる構造になっており、一定温度
で一定時間、半導体素子とリードフレームを熱圧着する
ことになる。
To mount a semiconductor element, the semiconductor element is mounted on a stage, and the semiconductor element is adhered to the lower surface of the lead frame with an adhesive tape. Then, a rectangular parallelepiped metal piece called a tool is lowered from above, and the lead frame and the semiconductor element are crimped. At this time, the stage and the tool have a structure in which a fixed temperature is applied, and the semiconductor element and the lead frame are thermocompression-bonded at a fixed temperature for a fixed time.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
装置では、半導体素子1個当たりの実装時間が1〜3秒
と大きいため、ペーストによるボンディングと比較した
場合、処理能力が著しく低いという問題があった。
However, in the conventional device, since the mounting time per semiconductor element is as long as 1 to 3 seconds, there is a problem that the processing capability is extremely low as compared with the bonding by the paste. Was.

【0006】[0006]

【課題を解決するための手段】上記した課題を解決する
ため、本発明は第1実装機構においてリードフレームに
半導体素子を順次1個ずつ仮熱圧着し、第2実装機構に
おいて仮熱圧着された半導体素子を一括して又は1個ず
つ本熱圧着するようにしたものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, according to the present invention, the semiconductor elements are temporarily thermocompression-bonded to the lead frame one by one in the first mounting mechanism, and are temporarily thermocompression-bonded in the second mounting mechanism. The semiconductor elements are thermocompression-bonded together or one by one.

【0007】[0007]

【発明の実施の形態】図1は本発明の第1の実施形態を
示す側面図である。
FIG. 1 is a side view showing a first embodiment of the present invention.

【0008】半導体素子の実装装置は、リードフレーム
1を加熱する炉2と、炉2から排出されたリードフレー
ム1を加熱する吸湿防止板3と、半導体素子4をリード
フレーム1に仮熱圧着する第1実装機構5と、仮熱圧着
されたすべての半導体素子4を一括して本熱圧着する第
2実装機構6とで構成される。
The semiconductor device mounting apparatus includes a furnace 2 for heating the lead frame 1, a moisture absorption preventing plate 3 for heating the lead frame 1 discharged from the furnace 2, and a temporary thermocompression bonding of the semiconductor element 4 to the lead frame 1. It comprises a first mounting mechanism 5 and a second mounting mechanism 6 for performing full thermocompression bonding of all the semiconductor elements 4 that have been provisionally thermocompression bonded.

【0009】炉2はリードフレーム1を実装前に一定時
間、一定温度で加熱しており、吸湿防止板3はリードフ
レーム1に張られた接着テープの吸湿を防止するために
リードフレーム1を加熱しており、いずれも従来の装置
と全く同じである。
The furnace 2 heats the lead frame 1 at a constant temperature for a certain period of time before mounting, and the moisture absorption prevention plate 3 heats the lead frame 1 to prevent the adhesive tape stretched on the lead frame 1 from absorbing moisture. All are exactly the same as the conventional apparatus.

【0010】第1実装機構5は半導体素子4を載せるス
テージ51とツール52で構成され、吸湿防止板3上で
加熱された状態のリードフレーム1の先頭の実装位置か
ら順次半導体素子4を1個ずつ仮熱圧着する。
The first mounting mechanism 5 includes a stage 51 on which the semiconductor element 4 is mounted and a tool 52. One semiconductor element 4 is sequentially mounted from the top mounting position of the lead frame 1 heated on the moisture absorption prevention plate 3. Temporary thermocompression bonding.

【0011】ツール52はボンディングヘッド53に取
付けられており、このツール52とステージ51は従来
と同様に一定の温度が加えられる構造になっている。
The tool 52 is mounted on a bonding head 53, and the tool 52 and the stage 51 have a structure in which a constant temperature is applied as in the conventional case.

【0012】第2実装機構6はリードフレーム1に仮熱
圧着されている半導体素子4のすべてを覆うことができ
る大きさのステージ61とツール62で構成され、リー
ドフレーム1とすべての半導体素子4を一括して一度に
本熱圧着する。
The second mounting mechanism 6 comprises a stage 61 and a tool 62 large enough to cover all of the semiconductor elements 4 which are preliminarily thermocompression-bonded to the lead frame 1, and the lead frame 1 and all the semiconductor elements 4 Are thermocompression bonded at once.

【0013】ツール62は2段に構成されたボンディン
グヘッド63に取付けられており、このツール62とス
テージ61は一定の温度が加えられる構造になってい
る。
The tool 62 is attached to a two-stage bonding head 63, and the tool 62 and the stage 61 have a structure in which a constant temperature is applied.

【0014】また、ステージ61及びツール62の形状
は各々一体型でフラットに形成されている。
The shape of the stage 61 and the shape of the tool 62 are each integrated and flat.

【0015】図2は第1の実施形態の動作説明図であ
る。
FIG. 2 is a diagram for explaining the operation of the first embodiment.

【0016】まず、半導体素子4の実装前に、リードフ
レーム1を炉2の中で一定時間、一定温度で加熱する。
その後、炉2から排出されたリードフレーム1は吸湿防
止板3で加熱された状態で第1実装機構5に搬送され、
先頭の実装位置から順次半導体素子4を1個ずつ仮熱圧
着する。
First, before the semiconductor element 4 is mounted, the lead frame 1 is heated in the furnace 2 at a constant temperature for a fixed time.
Thereafter, the lead frame 1 discharged from the furnace 2 is conveyed to the first mounting mechanism 5 while being heated by the moisture absorption preventing plate 3,
The semiconductor elements 4 are temporarily thermocompression-bonded one by one from the top mounting position.

【0017】仮熱圧着は、半導体素子4を載せたステー
ジ51を図示してないモータ等で上昇させてリードフレ
ーム1の下面に張られた接着テープに接触させ、ツール
52を図示してないモータ等で下降させ、加熱したステ
ージ51とツール52により半導体素子4がリードフレ
ーム1に対して位置ずれを起こさない最低限の荷重が加
えられる時間で行なわれる。この時間は1秒以下であ
る。
In the temporary thermocompression bonding, the stage 51 on which the semiconductor element 4 is mounted is lifted by a motor or the like (not shown) and is brought into contact with an adhesive tape stretched on the lower surface of the lead frame 1. The heating is performed during a period in which a minimum load is applied by the heated stage 51 and the tool 52 so that the semiconductor element 4 does not shift with respect to the lead frame 1. This time is less than one second.

【0018】リードフレーム1に複数の半導体素子4が
すべて仮熱圧着された後、リードフレーム1は排出され
て第2実装機構6に送られる。
After the plurality of semiconductor elements 4 are all preliminarily thermocompression-bonded to the lead frame 1, the lead frame 1 is discharged and sent to the second mounting mechanism 6.

【0019】第2実装機構6では、加熱されたステージ
61を図示してないモータ等で上昇させ、加熱されたツ
ール62を図示してないモータ等で下降させ、1枚のリ
ードフレーム1に仮熱圧着されたすべての半導体素子4
を一括して一度に本熱圧着する。この熱圧着時間は1〜
3秒である。
In the second mounting mechanism 6, the heated stage 61 is raised by a motor or the like (not shown), and the heated tool 62 is lowered by a motor or the like (not shown) to temporarily attach the lead frame 1 to one lead frame 1. All thermo-compressed semiconductor elements 4
Are thermocompression bonded at once. This thermocompression bonding time is 1 to
3 seconds.

【0020】以上のように、第1の実施形態によれば、
リードフレーム1に複数の半導体素子4を1個ずつ仮熱
圧着する第1実装機構5と、仮熱圧着されたすべての半
導体素子4をリードフレーム1に一括して本熱圧着する
第2実装機構6を設けることによって、半導体素子4が
多ければ多い程1個当たりの実装時間が飛躍的に短縮さ
れ、実装装置としての処理能力が向上する。
As described above, according to the first embodiment,
A first mounting mechanism 5 for temporarily thermocompression bonding a plurality of semiconductor elements 4 one by one to the lead frame 1 and a second mounting mechanism for fully thermocompression bonding all the semiconductor elements 4 temporarily thermocompressed to the lead frame 1 By providing 6, the mounting time per semiconductor device 4 is remarkably shortened as the number of semiconductor devices 4 increases, and the processing performance as a mounting device is improved.

【0021】図3は本発明の第2の実施形態の要部を示
す図で、第2実装機構の例を示している。
FIG. 3 is a view showing a main part of a second embodiment of the present invention, and shows an example of a second mounting mechanism.

【0022】第1の実施形態ではステージとツールの形
状は一体型フラットであったが、第2の実施形態ではス
テージ63、ツール64共に半導体素子4の実装位置に
対応して複数の凸部65を設けた一体型で、凸形状とな
っている。
In the first embodiment, the shape of the stage and the tool is an integrated flat, but in the second embodiment, both the stage 63 and the tool 64 have a plurality of convex portions 65 corresponding to the mounting position of the semiconductor element 4. And a convex shape.

【0023】その他の構成、動作等は第1の実施形態と
同じである。
Other configurations, operations, and the like are the same as those of the first embodiment.

【0024】以上のように、第2の実施形態によれば、
第1の実施形態の効果に加えて、本熱圧着する第2実装
機構におけるステージ63及びツール64の形状を凸状
にしたので、アップセット、ダウンセットしたリードフ
レームへの対応が可能となり、また熱圧着時に加わる半
導体素子4及びリードフレーム1へのストレス範囲が最
小限になるため、フレーム変形等の低下につながり、品
質が向上する。
As described above, according to the second embodiment,
In addition to the effects of the first embodiment, the stage 63 and the tool 64 in the second mounting mechanism for performing the thermocompression bonding are made convex, so that it is possible to cope with upset and downset lead frames. Since the stress range applied to the semiconductor element 4 and the lead frame 1 at the time of thermocompression bonding is minimized, the deformation of the frame is reduced, and the quality is improved.

【0025】図4は本発明の第3の実施形態の要部を示
す図で、第2実装機構の例を示している。
FIG. 4 is a view showing a main part of a third embodiment of the present invention, and shows an example of a second mounting mechanism.

【0026】第2の実施形態と異なるのは、各々凸状の
ステージ66とツール67に設けられた複数の凸部65
が独立に形成され、それらがネジ等の固定手段により取
り外し自在にステージ66とツール67に固定されてい
ることである。
The second embodiment is different from the second embodiment in that a plurality of projections 65 provided on a stage 66 and a tool 67 are provided.
Are formed independently, and they are detachably fixed to the stage 66 and the tool 67 by fixing means such as screws.

【0027】凸部65がネジ止めされていれば、取り付
け、取り外しが容易なことは勿論、その取付位置の微調
整が可能で、品質の安定化を図ることができる。
If the convex portion 65 is screwed, it can be easily mounted and removed, as well as its mounting position can be finely adjusted, and the quality can be stabilized.

【0028】図5は本発明の第4の実施形態を示す側面
図である。
FIG. 5 is a side view showing a fourth embodiment of the present invention.

【0029】第1の実施形態とは第2実装機構が相異
し、他は同じである。第2実装機構7は第1実装機構5
と同等な構成をしており、半導体素子4を1個ずつ本熱
圧着するステージ71と、ボンディングヘッド73に取
り付けられたツール72とで構成されている。
The second embodiment differs from the first embodiment in the second mounting mechanism, and is otherwise the same. The second mounting mechanism 7 is the first mounting mechanism 5
It comprises a stage 71 for thermocompression-bonding the semiconductor elements 4 one by one, and a tool 72 attached to a bonding head 73.

【0030】図6は第4の実施形態の動作説明図であ
る。第2実装機構7では第1実装機構5でリードフレー
ム1に仮熱圧着された半導体素子4を先頭の実装位置か
ら順に1個ずつ本熱圧着する。この本熱圧着に要する時
間は1〜2秒である。
FIG. 6 is a diagram for explaining the operation of the fourth embodiment. In the second mounting mechanism 7, the semiconductor elements 4 temporarily thermocompression-bonded to the lead frame 1 by the first mounting mechanism 5 are thermocompression-bonded one by one sequentially from the top mounting position. The time required for the main thermocompression bonding is 1-2 seconds.

【0031】以上のように、第4の実施形態によれば、
第2実装機構7で半導体素子4を1個ずつリードフレー
ム1に本熱圧着するので、第1の実施形態に比べれば半
導体素子1個当たりの処理時間はかかるが、第1実装機
構5と並行処理するため、従来の装置より処理時間は短
縮される。
As described above, according to the fourth embodiment,
Since the semiconductor elements 4 are thermocompression-bonded one by one to the lead frame 1 by the second mounting mechanism 7, processing time per semiconductor element is longer than that of the first embodiment. Due to the processing, the processing time is shorter than in the conventional apparatus.

【0032】また、第2実装機構7を第1実装機構5と
同等な構成にすることにより、第1の実施形態の場合よ
り装置制御が容易となり、一括処理と比較してトラブル
時の製品仕損数が少ないという利点もある。
Further, by making the second mounting mechanism 7 equivalent in configuration to the first mounting mechanism 5, the device control becomes easier than in the case of the first embodiment. There is also an advantage that the number of losses is small.

【0033】図7は本発明の第5の実施形態を示す側面
図である。
FIG. 7 is a side view showing a fifth embodiment of the present invention.

【0034】この実施形態は第1〜第4までの実施形態
における第1実装機構5又は従来の実装機構50に可動
式の再吸湿防止板8を設けたものである。
In this embodiment, a movable re-moisture absorption preventing plate 8 is provided in the first mounting mechanism 5 or the conventional mounting mechanism 50 in the first to fourth embodiments.

【0035】従来の実装機構50は第1実装機構5と構
成上は同じであるが、第1実装機構5がリードフレーム
1に半導体素子4を1個ずつ仮熱圧着するのに対し、実
装機構50はリードフレーム1に半導体素子4を1個ず
つ完全に熱圧着して実装する。要は熱圧着する時間が異
なるだけなので以下実装機構50の場合について説明す
る。
The conventional mounting mechanism 50 is the same in construction as the first mounting mechanism 5, but the first mounting mechanism 5 temporarily heat-presses the semiconductor elements 4 to the lead frame 1 one by one. Reference numeral 50 denotes a semiconductor element 4 mounted on the lead frame 1 by completely thermocompression bonding one by one. The point is that only the time for thermocompression bonding is different, so the case of the mounting mechanism 50 will be described below.

【0036】吸湿防止板3は炉2から排出されたリード
フレーム1を加熱しているが、実装機構50の圧着位置
の部分までカバーしていない。そこで圧着位置に再吸湿
防止板8を設け、図示しないモータ等で図では紙面に垂
直な方向、即ちリードフレーム1の移動方向と直角方向
に移動できるようにしたものである。
The moisture absorption prevention plate 3 heats the lead frame 1 discharged from the furnace 2, but does not cover the portion of the mounting mechanism 50 at the pressure bonding position. To prevent this, a re-absorption plate 8 is provided at the press-fitting position so that it can be moved by a motor or the like (not shown) in a direction perpendicular to the plane of the drawing, that is, in a direction perpendicular to the moving direction of the lead frame 1.

【0037】図8は再吸湿防止板8の部分を示す平面図
で、半導体素子4がすでに1個実装された状態を示して
いる。
FIG. 8 is a plan view showing a portion of the moisture re-absorption preventing plate 8, showing a state in which one semiconductor element 4 has already been mounted.

【0038】リードフレーム1が搬送され、リードフレ
ーム1における半導体素子4の実装位置が上記した圧着
位置に達したときに、再吸湿防止板8はその実装位置の
部分を図のように加熱し、半導体素子4を熱圧着する直
前にその実装位置から矢印のようにY方向(リードフレ
ーム1の移動方向と直角方向)に移動する。
When the lead frame 1 is transported and the mounting position of the semiconductor element 4 on the lead frame 1 reaches the above-mentioned crimping position, the re-moisture absorption preventing plate 8 heats the mounting position as shown in FIG. Immediately before thermocompression bonding of the semiconductor element 4, the semiconductor element 4 is moved from its mounting position in the Y direction (in the direction perpendicular to the moving direction of the lead frame 1) as indicated by an arrow.

【0039】再吸湿防止板8が移動した後、2個目の半
導体素子4が実装される。
After the re-absorption plate 8 moves, the second semiconductor element 4 is mounted.

【0040】図9は第5の実施形態の動作説明図で、図
8と同様に半導体素子4がすでに1個実装された状態か
らの実装動作を示している。
FIG. 9 is an explanatory view of the operation of the fifth embodiment, showing the mounting operation from the state where one semiconductor element 4 has already been mounted, as in FIG.

【0041】(a)は半導体素子4の2個目の実装待機
状態を示しており、再吸湿防止板8は2個目のリードフ
レーム1の実装位置の部分を加熱している。
FIG. 7A shows a standby state for mounting the second semiconductor element 4, in which the re-absorption preventing plate 8 heats the mounting position of the second lead frame 1.

【0042】(b)では半導体素子4を実装する直前に
再吸湿防止板8が矢印のようにY方向に移動する。再吸
湿防止板8が移動すると今まで加熱していた実装位置に
半導体素子4を実装できることになり、(c)のように
2個目の半導体素子4を実装する。
In (b), immediately before mounting the semiconductor element 4, the re-absorption preventing plate 8 moves in the Y direction as shown by the arrow. When the re-moisture absorption preventing plate 8 moves, the semiconductor element 4 can be mounted at the mounting position which has been heated up to now, and the second semiconductor element 4 is mounted as shown in FIG.

【0043】(d)ではリードフレーム1をX方向(右
方向)に移動させ、半導体素子4の3個目の実装位置が
圧着位置に達すると、再吸湿防止板8はY方向(下方
向)にリードフレーム1の下側へ移動し、リードフレー
ム1の実装位置の部分を加熱する。なお、再吸湿防止板
8の移動を先にしても同じである。
In (d), the lead frame 1 is moved in the X direction (right direction), and when the third mounting position of the semiconductor element 4 reaches the pressure bonding position, the re-moisture absorption preventing plate 8 is moved in the Y direction (downward). Then, the lead frame 1 is moved to the lower side to heat the mounting position of the lead frame 1. The same applies to the case where the re-absorption plate 8 is moved first.

【0044】こうして(a)のような半導体素子4の実
装待機状態にもどり、これを繰返して1枚のリードフレ
ーム1の実装位置のすべてに半導体素子4を実装する。
In this way, the process returns to the standby state for mounting the semiconductor element 4 as shown in FIG. 5A, and this operation is repeated to mount the semiconductor element 4 at all the mounting positions of one lead frame 1.

【0045】図10及び図11は第5の実施形態におけ
るリードフレームが3列のマルチフレームの場合の動作
説明図である。
FIGS. 10 and 11 are explanatory diagrams of the operation in the case where the lead frame in the fifth embodiment is a multi-frame having three rows.

【0046】(a)はマルチフレーム11の1行目の実
装位置に半導体素子4がすでに実装され、2行目の実装
位置の部分が再吸湿防止板8によって加熱された実装待
機状態を示している。
FIG. 6A shows a mounting standby state in which the semiconductor element 4 has already been mounted at the mounting position on the first row of the multiframe 11 and the portion at the mounting position on the second row has been heated by the re-absorption plate 8. I have.

【0047】(b)は1列目に半導体素子4を実装する
直前に再吸湿防止板8をY方向列の1ピッチ(1実装位
置分)移動した状態を示している。再吸湿防止板8はモ
ータ等により、Y方向(リードフレームの移動方向と直
角方向)にピッチ毎に移動、即ちインデックス移動でき
るように構成されている。
(B) shows a state in which the moisture reabsorption preventing plate 8 has been moved by one pitch (one mounting position) in the Y direction row immediately before mounting the semiconductor element 4 in the first row. The moisture reabsorption preventing plate 8 is configured to be moved by a pitch in the Y direction (a direction perpendicular to the moving direction of the lead frame) by a motor or the like, that is, to be indexed.

【0048】(c)では1列目に半導体素子4の実装が
行なわれ、(d)では上記と同様に再吸湿防止板8が移
動し、(e)において2列目に半導体素子4が実装され
る。
In (c), the semiconductor element 4 is mounted in the first row, in (d) the anti-moisture absorption plate 8 moves as described above, and in (e), the semiconductor element 4 is mounted in the second row. Is done.

【0049】(f)では3列目の実装位置から再吸湿防
止板8が移動し、(g)において3列目に半導体素子4
が実装される。
In (f), the moisture absorption prevention plate 8 moves from the mounting position in the third row, and in (g), the semiconductor element 4 in the third row.
Is implemented.

【0050】(h)ではマルチフレーム11がX方向
(右方向)に移動し、3行目の実装位置が圧着位置に達
すると、再吸湿防止板8はマルチフレーム11の下側へ
移動し、マルチフレーム11の3行目の実施装置の部分
を加熱し、(a)のような実装待機状態になる。なお、
再吸湿防止板8の移動を先にしても同じである。
In (h), when the multi-frame 11 moves in the X direction (right direction) and the mounting position of the third row reaches the crimping position, the re-moisture absorption preventing plate 8 moves to the lower side of the multi-frame 11, The portion of the implementation device on the third row of the multi-frame 11 is heated, and a mounting standby state as shown in FIG. In addition,
The same is true even if the movement of the moisture re-absorption prevention plate 8 is performed first.

【0051】これを繰返して1枚のマルチフレーム11
の実装位置のすべてに半導体素子4を実装する。
By repeating this, one multi-frame 11
The semiconductor element 4 is mounted in all the mounting positions.

【0052】上記した第5の実施形態は、従来の実装装
置では熱圧着するために送り出されたリードフレームの
実装位置部分の下方には接着テープの吸湿防止板が無い
ため、エラー等で実装装置が一定時間以上停止した場
合、接着テープが吸湿してしまい、半導体素子をリード
フレームに実装できなくなるという問題を解決するため
に、再吸湿防止板8を設けたものである。
In the fifth embodiment described above, the conventional mounting apparatus has no moisture absorption prevention plate for the adhesive tape below the mounting position of the lead frame sent out for thermocompression bonding. In order to solve the problem that the adhesive tape absorbs moisture when it stops for a certain period of time or longer, the semiconductor element cannot be mounted on the lead frame.

【0053】従って、第1実装機構5に再吸湿防止板8
を設けた場合には、実装時間が短縮するという効果に加
えて、また従来の実装機構50に再吸湿防止板8を設け
た場合には実装時間の短縮はないが、次のような効果を
奏する。
Accordingly, the re-moisture absorption preventing plate 8 is attached to the first mounting mechanism 5.
Is provided, in addition to the effect of shortening the mounting time, and in the case where the re-moisture absorption preventing plate 8 is provided in the conventional mounting mechanism 50, the mounting time is not reduced, but the following effects are obtained. Play.

【0054】半導体素子4がリードフレーム1,11に
実装できなくて、半導体素子無しのリードフレームが次
工程へ流出し、次工程以降で半導体素子無しのリードフ
レームを処理して、実装装置としての稼働率の低下を来
たすこともなく、また部材の効率的な利用を妨げるとい
うこともない。
Since the semiconductor element 4 cannot be mounted on the lead frames 1 and 11, the lead frame without the semiconductor element flows out to the next step. There is no reduction in the operation rate and no hindrance to efficient use of the members.

【0055】図12は本発明の第6の実施形態を示す側
面図である。
FIG. 12 is a side view showing a sixth embodiment of the present invention.

【0056】第5の実施形態とは再吸湿防止板9がリー
ドフレーム1の移動方向と同じ方向に移動できるように
したことが異なるだけで、他の点は全く同じである。
The fifth embodiment differs from the fifth embodiment only in that the re-moisture absorption preventing plate 9 can be moved in the same direction as the direction in which the lead frame 1 is moved.

【0057】図13は再吸湿防止板9の部分を示す平面
図で、再吸湿防止板9がX方向(リードフレーム1の移
動方向と同じ方向)に移動することを示している。
FIG. 13 is a plan view showing a portion of the re-moisture absorption preventing plate 9 and shows that the re-moisture absorbing preventing plate 9 moves in the X direction (the same direction as the moving direction of the lead frame 1).

【0058】図14は第6の実施形態の動作説明図で、
半導体素子4がすでに1個実装された状態からの実装動
作を示している。
FIG. 14 is a diagram for explaining the operation of the sixth embodiment.
This shows a mounting operation from a state where one semiconductor element 4 has already been mounted.

【0059】(a)は半導体素子4の2個目の実装待機
状態を示しており、再吸湿防止板9は2個目のリードフ
レーム1の実装位置の部分を加熱している。
FIG. 9A shows a standby state for mounting the second semiconductor element 4, and the re-absorption preventing plate 9 heats the mounting position of the second lead frame 1.

【0060】(b)では半導体素子4を実装する直前に
再吸湿防止板9が矢印のようにX方向に移動し、(c)
において2個目の半導体素子4を実装する。
In (b), immediately before mounting the semiconductor element 4, the re-absorption preventing plate 9 moves in the X direction as shown by the arrow, and (c)
Then, the second semiconductor element 4 is mounted.

【0061】(d)ではリードフレーム1をX方向(右
方向)に移動させ、半導体素子4の3個目の実装位置が
圧着位置に達すると、再吸湿防止板9はX方向(左方
向)に移動し、3個目の実装位置の部分を加熱する。な
お再吸湿防止板9の移動を先にしても同じである。
In (d), the lead frame 1 is moved in the X direction (right direction), and when the third mounting position of the semiconductor element 4 reaches the pressure bonding position, the re-moisture absorption preventing plate 9 is moved in the X direction (left direction). To heat the portion at the third mounting position. The same applies to the case where the movement of the moisture re-absorption preventing plate 9 is performed first.

【0062】次に(a)のような実装待機状態にもど
り、これを繰返して1枚のリードフレーム1の実装位置
のすべてに半導体素子4を実装する。
Next, the process returns to the mounting standby state as shown in FIG. 6A, and this process is repeated to mount the semiconductor elements 4 at all the mounting positions of one lead frame 1.

【0063】図15及び図16は第6の実施形態におけ
るリードフレームが3列のマルチフレームの場合の動作
説明図である。
FIGS. 15 and 16 are explanatory views of the operation in the case where the lead frame in the sixth embodiment is a multi-frame having three rows.

【0064】(a)はマルチフレーム11の1行目の実
装位置に半導体素子がすでに実装され、2行目の実装位
置の部分が再吸湿防止板9によって加熱された実装待機
状態を示している。
FIG. 7A shows a mounting standby state in which a semiconductor element has already been mounted at the mounting position on the first row of the multi-frame 11 and the portion at the mounting position on the second row has been heated by the re-absorption plate 9. .

【0065】(b)では1列目に半導体素子4を実装す
る直前に再吸湿防止板9をX方向(リードフレーム1の
移動方向と同じ方向)に移動させ、リードフレーム1か
らはずれた所に位置させる。
In (b), immediately before the semiconductor element 4 is mounted on the first row, the moisture re-absorption preventing plate 9 is moved in the X direction (the same direction as the moving direction of the lead frame 1). Position.

【0066】(c)では1列目に半導体素子4を実装す
る。(d)においては1列目に半導体素子4を実装した
直後に再吸湿防止板9は(a)と同じ2行目の実装位置
へ戻り、その部分を加熱して実装を待機する。
In (c), the semiconductor element 4 is mounted on the first column. In (d), immediately after the semiconductor element 4 is mounted in the first column, the re-absorption preventing plate 9 returns to the mounting position in the same second row as in (a), and the portion is heated to wait for mounting.

【0067】(e)では2列目に半導体素子4を実装す
る直前に再吸湿防止板9をX方向に移動させ、(f)に
おいて2列目に半導体素子4を実装する。
In (e), immediately before mounting the semiconductor element 4 in the second row, the moisture reabsorption preventing plate 9 is moved in the X direction, and in (f), the semiconductor element 4 is mounted in the second row.

【0068】このようにして3列目に半導体素子4を実
装すると、(g)のようにマルチフレーム11はX方向
(右方向)に移動し、3行目の実装位置が圧着位置に達
すると、再吸湿防止板9はX方向(左方向)に移動し、
マルチフレーム11の3行目の実装位置の部分を加熱
し、(a)のような実装待機状態になる。なお、再吸湿
防止板9の移動を先にしても同じである。
When the semiconductor element 4 is mounted on the third column in this way, the multi-frame 11 moves in the X direction (right direction) as shown in FIG. , The re-absorption plate 9 moves in the X direction (left direction),
The portion at the mounting position in the third row of the multi-frame 11 is heated, and a mounting standby state as shown in FIG. The same applies to the case where the movement of the moisture re-absorption prevention plate 9 is performed first.

【0069】これを繰返して1枚のマルチフレーム11
の実装位置のすべてに半導体素子4を実装する。
By repeating this, one multi-frame 11
The semiconductor element 4 is mounted in all the mounting positions.

【0070】以上のように第6の実施形態によれば、第
5の実施形態と同等な効果を奏する。
As described above, according to the sixth embodiment, the same effects as those of the fifth embodiment can be obtained.

【0071】[0071]

【発明の効果】上記したように、本発明はリードフレー
ムに半導体素子を仮熱圧着する第1実装機構と仮熱圧着
された半導体素子を本熱圧着する第2実装機構を設ける
ことにより、半導体素子1個当たりの実装時間を短縮
し、実装装置としての処理能力を向上させることができ
る。
As described above, the present invention provides a first mounting mechanism for temporarily thermocompression-bonding a semiconductor element to a lead frame and a second mounting mechanism for thermocompression-bonding the temporarily thermocompressed semiconductor element. The mounting time per one element can be reduced, and the processing capability as a mounting device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を示す側面図FIG. 1 is a side view showing a first embodiment of the present invention.

【図2】第1の実施形態の動作説明図FIG. 2 is an operation explanatory diagram of the first embodiment.

【図3】本発明の第2の実施形態の要部を示す図FIG. 3 is a diagram showing a main part of a second embodiment of the present invention.

【図4】本発明の第3の実施形態の要部を示す図FIG. 4 is a diagram showing a main part of a third embodiment of the present invention.

【図5】本発明の第4の実施形態を示す側面図FIG. 5 is a side view showing a fourth embodiment of the present invention.

【図6】第4の実施形態の動作説明図FIG. 6 is an operation explanatory diagram of the fourth embodiment.

【図7】本発明の第5の実施形態を示す側面図FIG. 7 is a side view showing a fifth embodiment of the present invention.

【図8】再吸湿防止板部分を示す平面図FIG. 8 is a plan view showing a re-moisture absorption preventing plate portion.

【図9】第5の実施形態の動作説明図FIG. 9 is an operation explanatory diagram of the fifth embodiment.

【図10】マルチフレームの動作説明図(その1)FIG. 10 is an explanatory diagram of a multi-frame operation (part 1);

【図11】マルチフレームの動作説明図(その2)FIG. 11 is an explanatory diagram of a multi-frame operation (part 2).

【図12】本発明の第6の実施形態を示す側面図FIG. 12 is a side view showing a sixth embodiment of the present invention.

【図13】再吸湿防止板部分を示す平面図FIG. 13 is a plan view showing a re-moisture absorption preventing plate portion.

【図14】第6の実施形態の動作説明図FIG. 14 is an explanatory diagram of the operation of the sixth embodiment.

【図15】マルチフレームの動作説明図(その1)FIG. 15 is an explanatory diagram of a multi-frame operation (part 1);

【図16】マルチフレームの動作説明図(その2)FIG. 16 is an explanatory diagram of an operation of a multi-frame (part 2).

【符号の説明】[Explanation of symbols]

1 リードフレーム 11 マルチフレーム 3 吸湿防止板 4 半導体素子 5 第1実装機構 50 実装機構 51 ステージ 52 ツール 6,7 第2実装機構 61,63,66,71 ステージ 62,64,67,72 ツール 65 凸部 8,9 再吸湿防止板 DESCRIPTION OF SYMBOLS 1 Lead frame 11 Multi-frame 3 Moisture absorption prevention board 4 Semiconductor element 5 1st mounting mechanism 50 Mounting mechanism 51 Stage 52 Tool 6, 7 2nd mounting mechanism 61, 63, 66, 71 Stage 62, 64, 67, 72 Tool 65 Convex Part 8, 9 Re-absorption plate

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 複数の半導体素子を接着テープにより一
連のリードフレームに実装する装置において、 前記リードフレームを加熱する吸湿防止板と、 前記リードフレームに前記半導体素子を順次1個ずつ仮
熱圧着する第1実装機構と、 前記リードフレームに仮熱圧着されたすべての半導体素
子を一括して本熱圧着する第2実装機構と、 を備えたことを特徴とする半導体素子の実装装置。
1. An apparatus for mounting a plurality of semiconductor elements on a series of lead frames using an adhesive tape, wherein: a moisture absorption prevention plate for heating the lead frames; and the semiconductor elements are temporarily and thermocompression-bonded to the lead frames one by one. A semiconductor device mounting apparatus, comprising: a first mounting mechanism; and a second mounting mechanism that performs full thermocompression bonding of all the semiconductor elements temporarily thermocompression-bonded to the lead frame.
【請求項2】 前記第2実装機構が、一体型フラット
の、ステージとツールで構成されたことを特徴とする請
求項1記載の半導体素子の実装装置。
2. The semiconductor device mounting apparatus according to claim 1, wherein said second mounting mechanism comprises an integrated flat stage and a tool.
【請求項3】 前記第2実装機構が、半導体素子の実装
位置に対応して複数の凸部を設けた一体型凸状の、ステ
ージとツールで構成されたことを特徴とする請求項1記
載の半導体素子の実装装置。
3. The semiconductor device according to claim 1, wherein the second mounting mechanism comprises an integrated convex stage and a tool provided with a plurality of convex portions corresponding to the mounting position of the semiconductor element. Semiconductor device mounting device.
【請求項4】 前記第2実装機構が、半導体素子の実装
位置に対応して複数の凸部を独立に形成し、それらを取
り外し自在に固定した凸状の、ステージとツールで構成
されたことを特徴とする請求項1記載の半導体素子の実
装装置。
4. The semiconductor device according to claim 1, wherein the second mounting mechanism is formed of a convex stage and a tool in which a plurality of convex portions are independently formed corresponding to the mounting position of the semiconductor element, and these are removably fixed. The semiconductor device mounting apparatus according to claim 1, wherein:
【請求項5】 複数の半導体素子を接着テープにより一
連のリードフレームに実装する装置において、 前記リードフレームを加熱する吸湿防止板と、 前記リードフレームに前記半導体素子を順次1個ずつ仮
熱圧着する第1実装機構と、 前記第1実装機構と同等な構成であって、前記リードフ
レームに仮熱圧着された半導体素子を1個ずつ本熱圧着
する第2実装機構と、 を備えたことを特徴とする半導体素子の実装装置。
5. An apparatus for mounting a plurality of semiconductor elements on a series of lead frames using an adhesive tape, wherein: a moisture absorption prevention plate for heating the lead frames; and the semiconductor elements are temporarily thermocompression-bonded one by one to the lead frames. A first mounting mechanism; and a second mounting mechanism having a configuration equivalent to that of the first mounting mechanism, the second mounting mechanism being configured to perform full thermocompression bonding of the semiconductor elements temporarily thermocompressed to the lead frame one by one. Semiconductor device mounting apparatus.
【請求項6】 前記第1実装機構において、前記リード
フレームを移動させて半導体素子の実装位置が前記第1
実装機構の圧着位置に達したときに、前記実装位置の部
分を加熱し、前記半導体素子を仮熱圧着する直前に当該
実装位置から移動する再吸湿防止板を設けたことを特徴
とする請求項1〜5のいずれかに記載の半導体素子の実
装装置。
6. In the first mounting mechanism, the mounting position of a semiconductor element is changed by moving the lead frame.
When reaching the crimping position of the mounting mechanism, a portion at the mounting position is heated, and a re-moisture absorption prevention plate is provided which moves from the mounting position immediately before preliminarily thermocompression bonding the semiconductor element. A semiconductor device mounting apparatus according to any one of claims 1 to 5.
【請求項7】 複数の半導体素子を接着テープにより一
連のリードフレームに実装する装置において、 前記リードフレームを加熱する吸湿防止板と、 前記リードフレームに前記半導体素子を順次1個ずつ熱
圧着する実装機構と、 前記リードフレームを移動させて半導体素子の実装位置
が前記実装機構の圧着位置に達したときに、前記実装位
置の部分を加熱し、前記半導体素子を熱圧着する直前に
当該実装位置から移動する再吸湿防止板と、 を設けたことを特徴とする半導体素子の実装装置。
7. An apparatus for mounting a plurality of semiconductor elements on a series of lead frames using an adhesive tape, wherein: a moisture absorption preventing plate for heating the lead frames; and a mounting step for thermocompression bonding the semiconductor elements to the lead frames one by one. When the mounting position of the semiconductor element reaches the crimping position of the mounting mechanism by moving the lead frame, the portion at the mounting position is heated, and from the mounting position immediately before thermocompression bonding of the semiconductor element. A mounting device for a semiconductor element, comprising: a movable moisture absorption preventing plate;
【請求項8】 前記再吸湿防止板を前記リードフレーム
の移動方向と直角方向に移動することを特徴とする請求
項6又は請求項7記載の半導体素子の実装装置。
8. The semiconductor device mounting apparatus according to claim 6, wherein the re-moisture absorption preventing plate is moved in a direction perpendicular to a moving direction of the lead frame.
【請求項9】 前記再吸湿防止板を前記リードフレーム
の移動方向と直角方向にインデックス移動することを特
徴とする請求項8記載の半導体素子の実装装置。
9. The semiconductor device mounting apparatus according to claim 8, wherein said re-moisture absorption preventing plate is index-moved in a direction perpendicular to a moving direction of said lead frame.
【請求項10】 前記再吸湿防止板を前記リードフレー
ムの移動方向に移動することを特徴とする請求項6又は
請求項7記載の半導体素子の実装装置。
10. The semiconductor device mounting apparatus according to claim 6, wherein the moisture re-absorption preventing plate is moved in a moving direction of the lead frame.
JP10263336A 1998-09-17 1998-09-17 Mounting device for semiconductor element Pending JP2000100837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10263336A JP2000100837A (en) 1998-09-17 1998-09-17 Mounting device for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10263336A JP2000100837A (en) 1998-09-17 1998-09-17 Mounting device for semiconductor element

Publications (1)

Publication Number Publication Date
JP2000100837A true JP2000100837A (en) 2000-04-07

Family

ID=17388068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10263336A Pending JP2000100837A (en) 1998-09-17 1998-09-17 Mounting device for semiconductor element

Country Status (1)

Country Link
JP (1) JP2000100837A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270258B2 (en) * 2003-09-19 2007-09-18 Renesas Technology Corp. Method of fabrication of semiconductor integrated circuit device
JP2008288622A (en) * 2008-09-05 2008-11-27 Renesas Technology Corp Method for manufacturing semiconductor integrated circuit device
US20110065239A1 (en) * 2009-09-11 2011-03-17 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device and semiconductor production equipment
US20120111922A1 (en) * 2010-09-01 2012-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Compressive Bonding with Separate Die-Attach and Reflow Processes
EP2506295A2 (en) 2011-03-28 2012-10-03 Apic Yamada Corporation Bonding apparatus and bonding method
JP2012231080A (en) * 2011-04-27 2012-11-22 Apic Yamada Corp Joining device and joining method
JP2013012539A (en) * 2011-06-28 2013-01-17 Apic Yamada Corp Crimp apparatus and crimp method
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
KR20130029708A (en) * 2011-09-15 2013-03-25 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 Die bonder and die bonding method
JP2020102474A (en) * 2018-12-19 2020-07-02 アサヒ・エンジニアリング株式会社 Electronic component mounting apparatus

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074868B2 (en) 2003-09-19 2011-12-13 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US7270258B2 (en) * 2003-09-19 2007-09-18 Renesas Technology Corp. Method of fabrication of semiconductor integrated circuit device
US8640943B2 (en) 2003-09-19 2014-02-04 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US7757930B2 (en) 2003-09-19 2010-07-20 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7861912B2 (en) 2003-09-19 2011-01-04 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US8292159B2 (en) 2003-09-19 2012-10-23 Renesas Eletronics Corporation Fabrication method of semiconductor integrated circuit device
CN100435301C (en) * 2003-09-19 2008-11-19 株式会社瑞萨科技 Fabrication method of semiconductor integrated circuit device
JP2008288622A (en) * 2008-09-05 2008-11-27 Renesas Technology Corp Method for manufacturing semiconductor integrated circuit device
US20110065239A1 (en) * 2009-09-11 2011-03-17 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device and semiconductor production equipment
US8556158B2 (en) 2010-07-22 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US20120111922A1 (en) * 2010-09-01 2012-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Compressive Bonding with Separate Die-Attach and Reflow Processes
US8317077B2 (en) * 2010-09-01 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
EP2506295A2 (en) 2011-03-28 2012-10-03 Apic Yamada Corporation Bonding apparatus and bonding method
US9016342B2 (en) 2011-03-28 2015-04-28 Apic Yamada Corporation Bonding apparatus and bonding method
JP2012231080A (en) * 2011-04-27 2012-11-22 Apic Yamada Corp Joining device and joining method
JP2013012539A (en) * 2011-06-28 2013-01-17 Apic Yamada Corp Crimp apparatus and crimp method
JP2013065629A (en) * 2011-09-15 2013-04-11 Hitachi High-Tech Instruments Co Ltd Die bonder and bonding method
CN103000550A (en) * 2011-09-15 2013-03-27 株式会社日立高新技术仪器 Die bonder and bonding method
KR20130029708A (en) * 2011-09-15 2013-03-25 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 Die bonder and die bonding method
CN103000550B (en) * 2011-09-15 2017-04-26 捷进科技有限公司 Die Bonder and Bonding Method
KR101946067B1 (en) * 2011-09-15 2019-02-08 파스포드 테크놀로지 주식회사 Die bonder and die bonding method
JP2020102474A (en) * 2018-12-19 2020-07-02 アサヒ・エンジニアリング株式会社 Electronic component mounting apparatus

Similar Documents

Publication Publication Date Title
JPH09260538A (en) Resin sealed semiconductor device manufacturing method and its mounting structure
JP2002043357A (en) Semiconductor device and manufacturing method therefor
JP2000294673A (en) Manufacture of semiconductor device
JP2000100837A (en) Mounting device for semiconductor element
JP2015076604A (en) Frame reinforcement material for semiconductor package, and method of manufacturing semiconductor package using the same
JP2003086761A (en) Semiconductor device and manufacturing method therefor
JPH05291467A (en) Lead frame and semiconductor device
JP3039248B2 (en) Assembling lead frames for surface mount integrated circuit power supplies.
JP3303825B2 (en) Method for manufacturing semiconductor device
KR19980070675A (en) Semiconductor package having offset die pad and manufacturing method thereof
JPH03228339A (en) Bonding tool
JP2694879B2 (en) Semiconductor device
JPH06120303A (en) Inner lead bonder
KR20220062891A (en) Printed circuit and manufacturing method thereof
JP3298460B2 (en) BGA type semiconductor device
JPS5853838A (en) Semiconductor device
JP2000216173A (en) Manufacture of semiconductor device
JPH02114539A (en) Assembly of resin-sealed semiconductor device
JP3768690B2 (en) Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate
JPS58216429A (en) Preparation of semiconductor device
JPS62169334A (en) Assembling method of semiconductor device
JPH1187598A (en) Lead frame
JPH1126680A (en) Lead frame for semiconductor device
JPH06151902A (en) Solid state image pickup device
JPS60121747A (en) Semiconductor device