JP3298460B2 - BGA type semiconductor device - Google Patents

BGA type semiconductor device

Info

Publication number
JP3298460B2
JP3298460B2 JP15081197A JP15081197A JP3298460B2 JP 3298460 B2 JP3298460 B2 JP 3298460B2 JP 15081197 A JP15081197 A JP 15081197A JP 15081197 A JP15081197 A JP 15081197A JP 3298460 B2 JP3298460 B2 JP 3298460B2
Authority
JP
Japan
Prior art keywords
stiffener
semiconductor device
type semiconductor
bga type
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15081197A
Other languages
Japanese (ja)
Other versions
JPH10340967A (en
Inventor
達也 大高
直 川野辺
村上  元
護 御田
茂治 高萩
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP15081197A priority Critical patent/JP3298460B2/en
Publication of JPH10340967A publication Critical patent/JPH10340967A/en
Application granted granted Critical
Publication of JP3298460B2 publication Critical patent/JP3298460B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はTABテープを使用
したBGA(Ball Grid Array)型半導
体装置に関し、特に、コストアップを抑えながら平坦度
を高くしたBGA型半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (Ball Grid Array) type semiconductor device using a TAB tape, and more particularly, to a BGA type semiconductor device having high flatness while suppressing an increase in cost.

【0002】[0002]

【従来の技術】近年、半導体装置では、IC,LSI等
の半導体素子の出入力数の増大に伴って、出入力の端子
を平面に配置することにより微細化構造が緩和されるB
GA構造(CSPも含む)の要求が高まっている。一
方、電子関連部品の価格低下の要求が強まっており、B
GA型半導体装置もこの要求に応える構造の模索が進ん
でいる。
2. Description of the Related Art In recent years, in semiconductor devices, as the number of inputs and outputs of semiconductor elements such as ICs and LSIs has increased, the input / output terminals have been arranged on a flat surface, so that the miniaturized structure has been relaxed.
The demand for GA structures (including CSPs) is increasing. On the other hand, demands for lowering the price of electronic-related parts have increased,
The search for a structure that meets this demand is also progressing for GA type semiconductor devices.

【0003】このような状況下において、現在、高密度
配線が可能なTABテープを用いたTape−BGA構
造の半導体装置が多ピン,小型パッケージを低コストで
実現できるものとして注目を集めている。
Under such circumstances, a semiconductor device having a Tape-BGA structure using a TAB tape capable of high-density wiring has attracted attention as a device capable of realizing a multi-pin, small package at low cost.

【0004】ところで、Tape−BGA型の半導体装
置では、裏面に配置されたボール端子と基板等の接合を
容易にするため、TABテープの平坦度を確保すること
が重要となる。このため、一般には、スティフナと呼ば
れる金属板に、TABテープを貼り付けている。スティ
フナへの貼り付けは、スティフナの一面に予め貼り付け
られた接着剤を介して行うことがコスト上の面で有利と
なる。
[0004] In a Tape-BGA type semiconductor device, it is important to ensure the flatness of the TAB tape in order to facilitate bonding of a ball terminal disposed on the back surface to a substrate or the like. For this reason, a TAB tape is generally attached to a metal plate called a stiffener. It is advantageous in terms of cost to perform the attachment to the stiffener through an adhesive that has been attached to one surface of the stiffener in advance.

【0005】図6はこの種の従来のBGA型半導体装置
を示し、ポリイミドフィルム1Aおよびその一面に形成
された配線パターン1Bより成るTABテープ1と、T
ABテープ1の配線パターン1Bの反対側の面に、予め
それぞれの一面にラミネートされた接着剤2を介して2
枚重ねて貼付されたスティフナ3と、TABテープ1上
に貼り付けられた2枚目のスティフナ3の裏面にその接
着剤2を介して固定され、図示しない電極に配線パター
ン1のインナーリードがバンプ4Aを介して接続された
半導体素子4と、半導体素子4および配線パターン1B
のインナーリードを封止する封止樹脂5と、配線パター
ン1B上の所定の位置に取り付けられ、プリント基板等
に接合されるボール端子6より構成されている。
FIG. 6 shows a conventional BGA type semiconductor device of this kind, in which a TAB tape 1 comprising a polyimide film 1A and a wiring pattern 1B formed on one surface thereof, and a TB tape 1
On the surface of the AB tape 1 on the side opposite to the wiring pattern 1B, an adhesive 2 previously laminated on one surface of each of the two is applied.
The stiffener 3 which is laminated and adhered is fixed to the back surface of the second stiffener 3 which is laminated on the TAB tape 1 via the adhesive 2 and the inner lead of the wiring pattern 1 is bumped to an electrode (not shown). 4A, the semiconductor element 4 and the wiring pattern 1B
And a ball terminal 6 attached to a predetermined position on the wiring pattern 1B and joined to a printed circuit board or the like.

【0006】しかし、このBGA型半導体装置による
と、スティフナを2枚重ねるため、材料が2倍になり、
またそれぞれの積層に手間がかかることから、コストア
ップが生じ、コストダウンの要求に応えることができな
い。
However, according to this BGA type semiconductor device, since two stiffeners are stacked, the material is doubled.
In addition, since each lamination takes time, the cost is increased, and it is not possible to meet the demand for cost reduction.

【0007】一方、このような問題を解決する、従来の
BGA型半導体装置として、図7に示されるものがあ
り、ポリイミドフィルム1Aおよびその一面に形成され
た配線パターン1Bより成るTABテープ1と、TAB
テープ1の配線パターン1Bと反対側の面に、予めラミ
ネートされた接着剤2を介して貼り付けられ、略中央部
に所定の高さの矩形凹状の成形部3Aが形成されたステ
ィフナ3と、スティフナ3の成形部3Aに接着剤2を介
して固定され、図示しない電極に配線パターン1Bのイ
ンナーリードがそのバンプ4Aを介して接続された半導
体素子4と、半導体素子4の周囲および配線パターン1
Bのインナーリードを封止する封止樹脂5と、配線パタ
ーン1Bの所定の位置に取り付けられ、プリント基板等
の配線パターンと接合されるボール端子6より構成され
ている。
On the other hand, as a conventional BGA type semiconductor device which solves such a problem, there is one shown in FIG. 7, and a TAB tape 1 comprising a polyimide film 1A and a wiring pattern 1B formed on one surface thereof, TAB
A stiffener 3 which is adhered to the surface of the tape 1 on the side opposite to the wiring pattern 1B via a pre-laminated adhesive 2 and has a rectangular recessed molded portion 3A having a predetermined height formed at a substantially central portion; A semiconductor element 4 fixed to a molded portion 3A of the stiffener 3 via an adhesive 2 and an inner lead of a wiring pattern 1B connected to an electrode (not shown) via the bump 4A;
It comprises a sealing resin 5 for sealing the B inner leads, and a ball terminal 6 attached to a predetermined position of the wiring pattern 1B and joined to a wiring pattern such as a printed circuit board.

【0008】図8は上記BGA型半導体装置のスティフ
ナ3を示し、半導体素子4が配置される略中央部に曲げ
プレス加工による絞りによって所定の高さの矩形凹状の
成形部3Aが形成されている。
FIG. 8 shows the stiffener 3 of the BGA type semiconductor device. A rectangular concave shaped portion 3A having a predetermined height is formed at a substantially central portion where the semiconductor element 4 is arranged by drawing by bending press working. .

【0009】[0009]

【発明が解決しようとする課題】しかし、従来のBGA
型半導体装置によると、曲げプレス加工によってスティ
フナに成形部を形成しているため、低コスト化を図るた
めに一面に予め接着剤が貼り付けられたスティフナで
は、曲げ部のコーナー部分のスティフナ材料の流れをコ
ントロールすることが難しくなり、この部分でのスティ
フナ材料の残留応力が大きく発生し、その結果、製品の
平坦度が低下するという問題がある。
However, the conventional BGA
According to the die semiconductor device, since the molded portion is formed on the stiffener by bending press working, in order to reduce the cost, in the stiffener in which an adhesive is pasted on one surface in advance, the stiffener material at the corner of the bent portion is used. It is difficult to control the flow, and the residual stress of the stiffener material at this portion is large, resulting in a problem that the flatness of the product is reduced.

【0010】従って、本発明の目的はコストダウンを図
りながら平坦度を高めることができるBGA型半導体装
置を提供することである。
Accordingly, it is an object of the present invention to provide a BGA type semiconductor device which can increase the flatness while reducing the cost.

【0011】[0011]

【課題を解決するための手段】本発明は上記問題点に鑑
み、コストダウンを図りながら平坦度を高めるため、ス
ティフナの凹状の成形部に半導体素子を配置し、この半
導体素子と前記スティフナの平坦部に配置された配線パ
ターンを接続して構成されるBGA型半導体装置におい
て、前記スティフナの前記成形部は矩形であり、前記ス
ティフナは、前記成形部を成形するときに発生する成形
歪みを吸収する開口部を前記矩形の四隅に有することを
特徴とするBGA型半導体装置を提供するものである。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention arranges a semiconductor element in a concave forming portion of a stiffener to increase the flatness while reducing the cost, and flattens the semiconductor element and the stiffener. In the BGA type semiconductor device configured by connecting the wiring patterns arranged in the portion, the formed portion of the stiffener is rectangular,
Tifna is formed when molding the molding part
Having openings at the four corners of the rectangle to absorb distortion.
A feature of the present invention is to provide a BGA type semiconductor device .

【0012】[0012]

【0013】前記スティフナの前記成形部は、矩形であ
り、前記スティフナの前記開口部は、前記矩形の四隅か
ら前記矩形に沿って直交する第1および第2の方向に所
定の長さにわたって形成されている構成であることが好
ましい。
[0013] The forming portion of the stiffener is rectangular, and the opening of the stiffener is formed over a predetermined length in first and second directions orthogonal to the rectangle from four corners of the rectangle. It is preferable that the configuration is such that:

【0014】前記スティフナは、前記半導体素子および
前記配線パターンが配置される面に予め接着剤層が貼り
付けられている構成であることが好ましい。
It is preferable that the stiffener has a configuration in which an adhesive layer is previously attached to a surface on which the semiconductor element and the wiring pattern are arranged.

【0015】[0015]

【発明の実施の形態】以下、本発明のBGA型半導体装
置について添付図面を参照しながら詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a BGA type semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

【0016】図1は本発明の第1の実施の形態に係るB
GA型半導体装置を示す。このBGA型半導体装置は、
ポリイミドフィルム1A、およびその一面に形成された
配線パターン1Bより成るTABテープ1と、TABテ
ープ1の配線パターン1Bと反対側の面に、予めラミネ
ートされた接着剤2を介して貼り付けられ、略中央部に
所定の高さの矩形凹状の成形部3Aが形成されたスティ
フナ3と、スティフナ3の成形部3Aに接着剤2を介し
て固定され、図示しない電極に配線パターン1Bのイン
ナーリードがそのバンプ4Aを介して接続された半導体
素子4と、半導体素子4の周囲および配線パターン1B
のインナーリードを封止する封止樹脂5と、配線パター
ン1Bの所定の位置に取り付けられ、プリント基板等の
配線パターンと接合されるボール端子6と、成形部3A
の四隅に形成された開口部7より構成されている。
FIG. 1 is a block diagram of a first embodiment of the present invention.
1 shows a GA type semiconductor device. This BGA type semiconductor device
A TAB tape 1 comprising a polyimide film 1A and a wiring pattern 1B formed on one surface thereof, and a TAB tape 1 attached to a surface opposite to the wiring pattern 1B of the TAB tape 1 via an adhesive 2 laminated in advance, and A stiffener 3 having a rectangular recessed molded portion 3A of a predetermined height formed in the center portion, and the stiffener 3 is fixed to the molded portion 3A via an adhesive 2, and an inner lead of the wiring pattern 1B is attached to an electrode (not shown). The semiconductor element 4 connected via the bump 4A, the periphery of the semiconductor element 4 and the wiring pattern 1B
A sealing resin 5 for sealing the inner leads, a ball terminal 6 attached to a predetermined position of the wiring pattern 1B and joined to a wiring pattern such as a printed board, and a molded portion 3A.
Are formed at the four corners.

【0017】図2は上記BGA型半導体装置のスティフ
ナ3を示し、前述したように、略中央部に曲げプレス加
工による絞りによって所定の高さの矩形凹状の成形部3
Aが形成され、成形部3Aの四隅に曲げプレス加工する
ときに発生する成形歪みを吸収する開口部7が形成され
ている。
FIG. 2 shows the stiffener 3 of the BGA type semiconductor device. As described above, the substantially central portion is formed into a rectangular concave forming portion 3 having a predetermined height by drawing by bending press working.
A is formed, and openings 7 are formed in the four corners of the formed portion 3A to absorb the forming distortion generated when performing bending press working.

【0018】図3は曲げプレス加工前のスティフナ3を
示し、曲げプレス加工時の曲げラインL1 ,L2 間にお
ける曲げラインL1 の各辺を曲げラインL2 まで延長し
たときに曲げラインL2 との間で包囲される部分に、略
正方形の開口部7が打ち抜きによって形成されている。
[0018] Figure 3 is bent indicates pressing previous stiffener 3, the bending line bending when extended to bent line L 2 each side of the bending line L 1 between the press during processing of the bending line L 1, L 2 L A substantially square opening 7 is formed by punching in a portion surrounded between the two .

【0019】図4は曲げプレス加工用の金型を示し、ス
ティフナ3が載置されるダイ8と、ダイ8に対して下降
してダイ8上のスティフナ3に曲げ応力を与えるパンチ
9と、パンチ9の下降時にスティフナ3をダイ8と協働
して挟持すると共にパンチ9を貫通させるストリッパ1
0より構成されている。
FIG. 4 shows a mold for bending press working, in which a die 8 on which the stiffener 3 is placed, a punch 9 which descends with respect to the die 8 and applies bending stress to the stiffener 3 on the die 8. A stripper 1 for holding the stiffener 3 in cooperation with the die 8 and lowering the punch 9 when the punch 9 is lowered.
0.

【0020】このような構成を有する金型において、プ
レス加工によってスティフナ3に成形部3Aを形成する
場合には、ダイ8上にスティフナ3を接着剤2が上面と
るなように載置し、パンチ9を下降させてスティフナ3
の曲げラインL1 ,L2 に沿って曲げ加工を行う。
In the mold having such a configuration, when forming the molded portion 3A on the stiffener 3 by press working, the stiffener 3 is placed on the die 8 such that the adhesive 2 is on the upper surface, and a punch is formed. Lower 9 and stiffener 3
Bending is performed along the bending lines L 1 and L 2 .

【0021】このように構成されたBGA型半導体装置
によると、スティフナ3の成形部3Aにの四隅に曲げプ
レス加工するときに発生する成形歪みを吸収する開口部
7が形成されているため、前述したように、スティフナ
3に曲げプレス加工を施したとき、スティフナ3に接着
剤2が予め貼り合わせられていても、平坦度を確保しな
がら成形部3Aを形成することができる。つまり、この
構成によれば、曲げ後、引っ張り応力や圧縮応力の発生
しない条件は、曲げラインL1 ,L2 に挟まれた領域
(曲げ領域)の材料の厚み減少と、その部分の材料の必
要伸びの関係を明らかにすることにより容易に把握する
ことが可能となる。また、プレス加工による曲げは、図
4に示すように、スティフナ3の接着剤2側から行って
いるため、ダイ8の表面とスティフナ3が十分密着し、
より平坦な曲げが可能となる。
According to the BGA type semiconductor device configured as described above, the opening 7 is formed at the four corners of the forming portion 3A of the stiffener 3 to absorb the forming distortion generated when performing bending press working. As described above, when the stiffener 3 is subjected to the bending press working, the molded portion 3A can be formed while securing the flatness even if the adhesive 2 is bonded to the stiffener 3 in advance. In other words, according to this configuration, the conditions under which the tensile stress and the compressive stress do not occur after bending are that the thickness of the material in the region (bending region) sandwiched between the bending lines L 1 and L 2 is reduced and the material in that portion is reduced. By clarifying the relationship between the required elongation, it is possible to easily grasp the relationship. Moreover, since the bending by press working is performed from the side of the adhesive 2 of the stiffener 3 as shown in FIG. 4, the surface of the die 8 and the stiffener 3 are sufficiently adhered to each other.
A flatter bending is possible.

【0022】図5は本発明の第2の実施の形態に係る曲
げプレス加工前のスティフナ3を示し、曲げライン
1 ,L2 に挟まれた領域の四隅から直交する2方向に
所定の長さにわたってL字形の開口部7が打ち抜きによ
って形成されている。
[0022] Figure 5 is a second bent according to the embodiment shows a stiffener 3 before pressing, in two directions with a predetermined length orthogonal from the four corners of the sandwiched bending line L 1, L 2 region of the present invention An L-shaped opening 7 is formed by punching.

【0023】この実施の形態の構成では、曲げ部が小さ
く、残留応力が相対的に小さくなるため、より高い平坦
度を得ることができる。
In the structure of this embodiment, the bent portion is small and the residual stress is relatively small, so that a higher flatness can be obtained.

【0024】なお、以上述べた実施の形態のBGA型半
導体装置は、コスト上の理由から一面に予め接着剤2が
貼り付けられたスティフナ3によって構成したが、接着
剤2が予め貼り付けられていないものであっても同様な
効果を得ることができる。
The BGA type semiconductor device according to the above-described embodiment is constituted by the stiffener 3 on which the adhesive 2 is applied in advance on one side for cost reasons, but the adhesive 2 is applied in advance. A similar effect can be obtained even if there is none.

【0025】[0025]

【発明の効果】以上説明したように、本発明のBGA型
半導体装置によると、前記スティフナの前記成形部は矩
形であり、前記スティフナは、前記成形部を成形すると
きに発生する成形歪みを吸収する開口部を前記矩形の四
隅に有するため、開口部の形成が非常に容易であり、製
造面での著しいコストダウンを図ることができ、しかも
成形したときの製品の平坦度を確実に高めることができ
る。
As described above, according to the BGA type semiconductor device of the present invention, the formed portion of the stiffener has a rectangular shape.
And the stiffener is formed by molding the molded part.
The opening for absorbing the molding distortion generated during
Since it is located at the corner, it is very easy to form an opening,
Significant cost reduction in construction can be achieved, and
The flatness of the product when molded can be reliably increased
You.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るBGA型半導
体装置を示す斜視断面図。
FIG. 1 is a perspective sectional view showing a BGA type semiconductor device according to a first embodiment of the present invention.

【図2】第1の実施の形態に係るスティフナを示す斜視
図。
FIG. 2 is a perspective view showing a stiffener according to the first embodiment.

【図3】第1の実施の形態に係るプレス成形前のスティ
フナを示す平面図。
FIG. 3 is a plan view showing a stiffener before press forming according to the first embodiment.

【図4】第1の実施の形態に係るプレス成形に用いる金
型を示す断面図。
FIG. 4 is a sectional view showing a mold used for press molding according to the first embodiment.

【図5】本発明の第2の実施の形態に係るスティフナを
示す平面図。
FIG. 5 is a plan view showing a stiffener according to a second embodiment of the present invention.

【図6】従来のBGA型半導体装置を示す斜視断面図。FIG. 6 is a perspective sectional view showing a conventional BGA type semiconductor device.

【図7】従来の他のBGA型半導体装置を示す斜視断面
図。
FIG. 7 is a perspective sectional view showing another conventional BGA type semiconductor device.

【図8】従来の他のBGA型半導体装置のスティフナを
示す斜視図。
FIG. 8 is a perspective view showing a stiffener of another conventional BGA type semiconductor device.

【符号の説明】[Explanation of symbols]

1 TABテープ 1A ポリイミドフィルム 1B 配線パターン 2 接着剤 3 スティフナ 3A 成形部 4 半導体素子 4A バンプ 5 封止樹脂 6 ボール端子 7 開口部 8 ダイ 9 パンチ 10 ストリッパ DESCRIPTION OF SYMBOLS 1 TAB tape 1A Polyimide film 1B Wiring pattern 2 Adhesive 3 Stiffener 3A Molding part 4 Semiconductor element 4A Bump 5 Sealing resin 6 Ball terminal 7 Opening 8 Die 9 Punch 10 Stripper

───────────────────────────────────────────────────── フロントページの続き (72)発明者 御田 護 茨城県日立市助川町3丁目1番1号 日 立電線株式会社 電線工場内 (72)発明者 高萩 茂治 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (56)参考文献 特開 平9−55448(JP,A) 特開 平9−22962(JP,A) 特開 平6−196617(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/50 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor: Mamoru Mita 3-1-1, Sukekawacho, Hitachi City, Ibaraki Prefecture Inside the cable plant of Hitachi Cable Co., Ltd. (72) Inventor: Osamu Yoshioka, 3550 Kida Yomachi, Tsuchiura City, Ibaraki Pref. Hitachi Cable, Ltd. System Materials Research Laboratory (56) Reference: JP-A-9-55448 (JP, A) JP-A-9-22962 (JP, A) JP-A-6-196617 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/12 H01L 23/50

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 スティフナの凹状の成形部に半導体素子
を配置し、この半導体素子と前記スティフナの平坦部に
配置された配線パターンを接続して構成されるBGA型
半導体装置において、前記スティフナの前記成形部は矩形であり、 前記スティ
フナは、前記成形部を成形するときに発生する成形歪み
を吸収する開口部を前記矩形の四隅に有することを特徴
とするBGA型半導体装置。
1. A BGA type semiconductor device comprising a semiconductor element disposed in a concave molded portion of a stiffener and connecting the semiconductor element and a wiring pattern disposed on a flat portion of the stiffener. A BGA type semiconductor device , wherein a forming part is rectangular, and the stiffener has openings at four corners of the rectangle, which absorb molding distortion generated when the forming part is formed.
【請求項2】 スティフナの凹状の成形部に半導体素子
を配置し、この半導体素子と前記スティフナの平坦部に
配置された配線パターンを接続して構成されるBGA型
半導体装置において、 前記スティフナの前記成形部は矩形であり、前記スティ
フナは、前記成形部を成形するときに発生する成形歪み
を吸収する開口部を有し、前記開口部は前記矩形の四隅
から前記矩形の辺に沿って所定の長さにわたって形成さ
れていることを特徴とするBGA型半導体装置。
2. The method according to claim 1 , wherein the stiffener is provided with a semiconductor element in the concave portion.
On the semiconductor element and the flat part of the stiffener.
BGA type configured by connecting the arranged wiring patterns
In the semiconductor device, the molded portion of the stiffener is rectangular,
Funa is a molding strain that occurs when molding the molded part.
Has openings for absorbing the four corners of the rectangle.
Formed over a predetermined length along the sides of the rectangle
A BGA type semiconductor device, characterized in that:
【請求項3】 前記スティフナは、前記半導体素子およ
び前記配線パターンが配置される面に予め接着剤層が貼
り付けられている構成の請求項1および2記載のBGA
型半導体装置。
3. The semiconductor device according to claim 1 , wherein
And an adhesive layer is applied in advance to the surface on which the wiring pattern is to be placed.
3. The BGA according to claim 1, wherein said BGA has a structure attached to said BGA.
Type semiconductor device.
JP15081197A 1997-06-09 1997-06-09 BGA type semiconductor device Expired - Fee Related JP3298460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15081197A JP3298460B2 (en) 1997-06-09 1997-06-09 BGA type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15081197A JP3298460B2 (en) 1997-06-09 1997-06-09 BGA type semiconductor device

Publications (2)

Publication Number Publication Date
JPH10340967A JPH10340967A (en) 1998-12-22
JP3298460B2 true JP3298460B2 (en) 2002-07-02

Family

ID=15504944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15081197A Expired - Fee Related JP3298460B2 (en) 1997-06-09 1997-06-09 BGA type semiconductor device

Country Status (1)

Country Link
JP (1) JP3298460B2 (en)

Also Published As

Publication number Publication date
JPH10340967A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
US8957527B2 (en) Microelectronic package with terminals on dielectric mass
KR920008253B1 (en) Support assembly for integrated circuits
JP3484554B2 (en) Semiconductor device
US7329597B2 (en) Semiconductor chip and tab package having the same
US7344915B2 (en) Method for manufacturing a semiconductor package with a laminated chip cavity
JP4068336B2 (en) Semiconductor device
US7385298B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JP3460646B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2002141459A (en) Semiconductor device and its manufacturing method
JP3474858B2 (en) Baseless semiconductor device and method of manufacturing the same
JP3298460B2 (en) BGA type semiconductor device
JP3290869B2 (en) Semiconductor device
TW419756B (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JPH0582977B2 (en)
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
JPH08148635A (en) Semiconductor device
JP3203200B2 (en) Semiconductor device
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JP3103281B2 (en) Resin-sealed semiconductor device
JP2000315765A (en) Semiconductor device and wiring board used for the same
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP2001156249A (en) Integrated circuit assembly
JP3449266B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3449265B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3449267B2 (en) Method for manufacturing resin-encapsulated semiconductor device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140419

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees