JP2000091431A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000091431A
JP2000091431A JP10261851A JP26185198A JP2000091431A JP 2000091431 A JP2000091431 A JP 2000091431A JP 10261851 A JP10261851 A JP 10261851A JP 26185198 A JP26185198 A JP 26185198A JP 2000091431 A JP2000091431 A JP 2000091431A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
film
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10261851A
Other languages
English (en)
Inventor
Fumiyoshi Kano
史義 加納
Yoshihiko Isobe
良彦 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP10261851A priority Critical patent/JP2000091431A/ja
Publication of JP2000091431A publication Critical patent/JP2000091431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜の平坦化が十分に行えるように
し、層間絶縁膜のディッシングをなくす。 【解決手段】 まず、半導体基板1の一面側から突出し
た凸部3を覆うように、半導体基板1の一面側に1層
目、2層目層間絶縁膜4、5を形成する。そして、2層
目層間絶縁膜5よりも硬い材料で構成された3層目層間
絶縁膜6で2層目層間絶縁膜5を覆う。その後、3層目
層間絶縁膜6のみを研磨することにより、3層目層間絶
縁膜6の突出した凸部6aを削り、3層目層間絶縁膜6
を平坦化する。層間絶縁膜を硬い材料で構成するほど、
層間絶縁膜の凹凸における研磨除去速度の差を大きくで
きるため、硬い3層目層間絶縁膜6をCMP研磨にて平
坦化すれば、3層目層間絶縁膜6の凹凸における除去速
度の差を大きくでき、十分な平坦化が行えると共に層間
絶縁膜のディッシングをなくせる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、凸形状のパターン
上に形成された層間絶縁膜の凸部を平坦化した半導体装
置及びその製造方法に関する。
【0002】
【従来の技術】半導体基板上に電極パターンや配線パタ
ーン等を形成した場合、図4(a)に示すように、電極
パターンや配線パターン等の凸部51をBPSGやPS
G等の層間絶縁膜52で覆ったのち、さらに層間絶縁膜
52の上に他のパターン(図示せず)を形成するように
している。しかしながら、電極パターンや配線パターン
等の凸部51が基板表面から突出しているため、その上
に形成される層間絶縁膜52も凹凸が発生してしまう。
このため、半導体基板50に研磨布を押し当てると共
に、研磨布と半導体基板50の研磨される面との間に研
磨液を流し込みながら研磨布を回転させるCMP(化学
的機械的研磨)によって層間絶縁膜52の凸部を優先的
に除去し、図4(b)に示すように、層間絶縁膜52の
凹凸を平坦化している。
【0003】
【発明が解決しようとする課題】しかしながら、研磨布
に弾性体を使用しているため、半導体基板50を研磨布
に押し当てて研磨を行うというCMPの加工原理上、研
磨布が弾性変形して層間絶縁膜52の凹部に入り込み、
BPSGやPSG等で構成される層間絶縁膜52は比較
的軟らかいために、層間絶縁膜52の凸部のみでなく凹
部までも削れてしまう。
【0004】このため、層間絶縁膜52の平坦化が十分
に行えず、層間絶縁膜52にディッシング(膜厚バラツ
キ)が発生するという問題がある。本発明は上記問題に
鑑みて成され、層間絶縁膜の平坦化が十分に行えるよう
にし、層間絶縁膜のディッシングをなくすを目的とす
る。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項1に記載の発
明においては、半導体基板(1)の一面側から突出した
凸部(3)を覆うように、半導体基板(1)の一面側に
第2の層間絶縁膜(5)を形成する工程と、第2の層間
絶縁膜(5)を覆うように、半導体基板(1)の一面側
に、第2の層間絶縁膜(5)よりも硬い材料で構成され
た第1の層間絶縁膜(6)を形成する工程と、第1の層
間絶縁膜(6)のみを研磨することにより、該第1の層
間絶縁膜(6)の突出した部分(6a)を削り、該第1
の層間絶縁膜(6)を平坦化する工程と、を含んでいる
ことを特徴としている。
【0006】層間絶縁膜を硬い材料で構成するほど、層
間絶縁膜の凹凸における除去速度(研磨速度)の差を大
きくすることができる。従って、第2の層間絶縁膜
(5)よりも硬い第1の層間絶縁膜(6)を第2の層間
絶縁膜(5)の上に成膜すると共に、第1の層間絶縁膜
(6)のみを研磨することにより、該第1の層間絶縁膜
(6)の突出した部分(6a)を削り、該第1の層間絶
縁膜(6)を平坦化すれば、第1の層間絶縁膜(6)の
凹凸における除去速度の差を大きくできるため、十分な
平坦化を行うことができる。これにより、層間絶縁膜の
ディッシングをなくすことができる。
【0007】なお、請求項2に示すように、第1の層間
絶縁膜(6)としては、プラズマTEOS膜、窒化膜、
LP−TEOS膜、HDP−TEOS膜のいずれかを用
いることができ、請求項3に示すように、第2の層間絶
縁膜(5)としては、BPSG膜、PSG膜、SOG膜
のいずれかを用いることができる。請求項4に記載の発
明においては、複数の層間絶縁膜のうち、最も表面側に
位置する第1の層間絶縁膜(6)は、その膜よりも下層
に位置する第2の層間絶縁膜(5)よりも硬い材質で構
成されていると共に、下層に位置する膜を全面覆ってお
り、さらに表面が平坦化されていることを特徴としてい
る。
【0008】このように、最も表面側に位置する第1の
層間絶縁膜(6)が、その膜よりも下層に位置する第2
の層間絶縁膜(5)よりも硬い材質で構成され、下層に
位置する膜が全面覆われるように表面が平坦化されてい
るため、十分に平坦化され、層間絶縁膜のディッシング
がないものにできる。請求項5に記載の発明において
は、第2の層間絶縁膜(5)を覆う 第1の層間絶縁膜
(6)は、第2の層間絶縁膜(5)よりも硬い材質で構
成されていると共に、第2の層間絶縁膜(5)を全面覆
っており、さらに表面が平坦化されていることを特徴と
しており、請求項4と同様の効果が得られる。
【0009】なお、請求項6に示すように、第1の層間
絶縁膜(6)としては、プラズマTEOS膜、窒化膜、
LP−TEOS膜、HDP−TEOS膜のいずれかを用
いることができ、請求項7に示すように、第2の層間絶
縁膜(5)としては、BPSG膜、PSG膜、SOG膜
のいずれかを用いることができる。なお、上記した括弧
内の符号は、後述する実施形態記載の具体的手段との対
応関係を示すものである。
【0010】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1に本発明の一実施形態における
半導体装置の断面構成を示す。この半導体装置は、LS
Iの一部を示している。図1に示すように、半導体素子
(図示せず)が形成されたシリコン基板1上に、絶縁膜
2を介して電極パターンや配線パターン等からなる凸部
3が形成されている。
【0011】そして、凸部3を覆うように、シリコン基
板の上面全面に1層目層間絶縁膜4が形成されている。
そして、1層目層間絶縁膜4の上に、BPSG(Bol
onPhosho Silicate Glass)や
PSG(Phosho Silicate Glas
s)、SOG(Spin on Glass)等からな
る比較的硬度の軟らかい2層目層間絶縁膜5(第2の層
間絶縁膜に相当する)が形成されている。さらに、この
2層目層間絶縁膜5の上に、2層目層間絶縁膜5の全面
を覆うように、プラズマTEOS膜、LP−TEOS
膜、HDP−TEOS膜、若しくは窒化膜等からなる3
層目層間絶縁膜6(第1の層間絶縁膜に相当する)が形
成されている。
【0012】3層目層間絶縁膜6は、凸部3上において
研磨されて薄膜化され、これにより表面が平坦化された
構成となっている。この3層目層間絶縁膜6の研磨を行
うためのCMP装置10を図2に示す。CMP装置10
は、研磨布11が貼られているている定盤12と、半導
体基板1を取り付けるヘッド13と、研磨布11の状態
を整えるコンディショナ14と、アルカリ液とシリカ砥
粒のコロイド溶液であるスラリ15aを滴下するスラリ
供給部15とを備えている。そして、半導体基板1の平
坦化する表面が研磨布11側に位置するように半導体基
板1をヘッド13に固定したのち、スラリ供給部15に
よってスラリ15aを供給しつつ、定盤12及びヘッド
13を図中の矢印のように回転させることで研磨布11
が半導体基板1の表面を平坦化させるようになってい
る。
【0013】このようなCMP装置10を用いて3層目
層間絶縁膜6を平坦化する方法について、半導体装置の
製造工程と共に説明する。図3(a)、(b)にそれぞ
れ3層目層間絶縁膜6をCMP研磨する前後を示し、こ
の図に基づいて上記説明を行う。まず、図3(a)に示
すように、電極パターンや配線パターン等からなる凸部
3が形成された半導体基板の上に、凸部3を覆うように
1層目層間絶縁膜4、2層目層間絶縁膜5、3層目層間
絶縁膜6を順に成膜する。このとき、3層目層間絶縁膜
6の膜厚が、2層目層間絶縁膜5の凹凸による段差より
も厚くなるようにする。
【0014】そして、半導体基板1に形成された3層目
層間絶縁膜6が研磨布11側に配置されるように、半導
体基板1をCMP装置のヘッドに固定し、3層目層間絶
縁膜6の突出した部分を研磨して3層目層間絶縁膜6の
表面を平坦化させる。このとき、3層目層間絶縁膜6の
みを研磨し、2層目層間絶縁膜5が露出しないようにす
る。これにより、図の点線位置(研磨前の状態)からも
分かるように、3層目層間絶縁膜6の凸部6aが主に除
去されていき、3層目層間絶縁膜6の表面が略面一とな
るように平坦化される。
【0015】ここで、本実施形態におけるCMP研磨
と、従来のCMP研磨とを比較してみる。従来では、図
5に示すように比較的軟らかいBPSGやPSG等から
なる層間絶縁膜52をCMP研磨していたが、本実施形
態では、BPSG等よりも硬い3層目層間絶縁膜6をC
MP研磨している。CMP研磨による層間絶縁膜の除去
速度は、削られる面が研磨布11に押しつけられる押圧
力及び層間絶縁膜の硬度と密接な関係があり、層間絶縁
膜が硬いほど、層間絶縁膜の凹凸における上記除去速度
の差が顕著になる。このため、削られる3層目層間絶縁
膜6をBPSG等よりも硬い材質で構成することによ
り、3層目層間絶縁膜6の凹部6aと凸部6aにおける
除去速度の差を従来よりも大きくすることができ、3層
目層間絶縁膜6の凸部6aが凹部6bよりも顕著に研磨
されるようにできる。
【0016】なお、3層目層間絶縁膜6をCMP研磨す
る際に、2層目層間絶縁膜5が露出しないようにしてい
るため、2層目層間絶縁膜5がCMP研磨されることが
ない。このため、比較的軟らかい2層目層間絶縁膜5が
CMP研磨されてディッシングが発生するということは
ない。このように、比較的軟らかい2層目層間絶縁膜5
の上に3層目層間絶縁膜6を配置すると共に、3層目層
間絶縁膜6のみをCMP研磨することにより、3層目層
間絶縁膜6の平坦化が十分に行えると共に、層間絶縁膜
4〜6のディッシングをなくすことができる。
【0017】なお、3層目層間絶縁膜6に用いられるプ
ラズマTEOS膜等は、半導体基板1の上に多層配線を
形成する際の上層部分で使用される場合があるが、クラ
ック、表面荒さなどの加工品質的な問題はない材質であ
る。このように上層でプラズマTEOS膜等を使用する
場合にはCMP研磨の対象をプラズマTEOS膜のみに
できるため、CMP工程の統一化を図ることも可能であ
る。
【0018】また、LSI配線工程のコンタクト形成工
程においては、エッチングによるコンタクトホール形成
が行われるが、プラズマTEOS膜等からなる3層目層
間絶縁膜6に比べてBPSG等からなる2層目層間絶縁
膜5のエッチングレートが早いため、3層目層間絶縁膜
6の開口部分が狭くなった段付きのコンタクトホールと
なり、この段付き部分で配線の抜けを防止することがで
きる。
【0019】(他の実施形態)本発明は、多層配線の半
導体装置に適用することもできる。この場合、多層配線
の第1層目に関わらず、その上層に位置する配線パター
ンに本発明を適用してもよい。また、3層目層間絶縁膜
6の材料としては、少なくとも2層目層間絶縁膜5を構
成するBPSGやPSG等よりも硬い材質のものであれ
ばどのようなものでもよい。ただし、3層目層間絶縁膜
6の材料が硬いほど上記効果が顕著に得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体装置の断面
構成を示す図である。
【図2】CMP装置の概略図である。
【図3】(a)はCMP研磨する前の半導体基板の断面
図、(b)はCMP研磨した後の半導体基板の断面図で
ある。
【図4】従来のCMP研磨を行った場合の半導体装置の
断面構成を示す図であり、(a)はCMP研磨の前の図
であり、(b)はCMP研磨の後の図である。
【符号の説明】
1…半導体基板、2…絶縁膜、3…凸部、4…1層目層
間絶縁膜、5…2層目層間絶縁膜、6…3層目層間絶縁
膜、6a…凸部、6b…凹部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板(1)の一面側から突出した
    凸部(3)を覆うように、前記半導体基板(1)の前記
    一面側に第2の層間絶縁膜(5)を形成する工程と、 前記第2の層間絶縁膜(5)を覆うように、前記半導体
    基板(1)の前記一面側に、前記第2の層間絶縁膜
    (5)よりも硬い材料で構成された第1の層間絶縁膜
    (6)を形成する工程と、 前記第1の層間絶縁膜(6)のみを研磨することによ
    り、該第1の層間絶縁膜(6)の突出した部分(6a)
    を削り、該第1の層間絶縁膜(6)を平坦化する工程
    と、を含んでいることを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記第1の層間絶縁膜(6)として、プ
    ラズマTEOS膜、窒化膜、LP−TEOS膜、HDP
    −TEOS膜のいずれかを用いることを特徴とする請求
    項1に記載の半導体装置。
  3. 【請求項3】 前記第2の層間絶縁膜(5)として、B
    PSG膜、PSG膜、SOG膜のいずれかを用いること
    を特徴とする請求項1又は2に記載の半導体装置。
  4. 【請求項4】 半導体基板(1)に形成され、該半導体
    基板(1)の一面側から突出した凸部(3)と、 前記半導体基板(1)の前記一面側の全面に形成されて
    前記凸部(3)を覆う複数の層間絶縁膜とを有し、 前記複数の層間絶縁膜のうち、最も表面側に位置する第
    1の層間絶縁膜(6)は、その膜よりも下層に位置する
    第2の層間絶縁膜(5)よりも硬い材質で構成されてい
    ると共に、前記下層に位置する膜を全面覆っており、さ
    らに表面が平坦化されていることを特徴とする半導体装
    置。
  5. 【請求項5】 半導体基板(1)に形成され、該半導体
    基板(1)の一面側から突出した凸部(3)と、 前記半導体基板(1)の前記一面側に形成された前記凸
    部(3)を覆う第2の層間絶縁膜(5)と、 前記半導体基板(1)の前記一面側に形成され、前記第
    2の層間絶縁膜(5)を覆う第1の層間絶縁膜(6)と
    を有し、 前記第1の層間絶縁膜(6)は、前記第2の層間絶縁膜
    (5)よりも硬い材質で構成されていると共に、前記第
    2の層間絶縁膜(5)を全面覆っており、さらに表面が
    平坦化されていることを特徴とする半導体装置。
  6. 【請求項6】 前記第1の層間絶縁膜(6)は、プラズ
    マTEOS膜、窒化膜、LP−TEOS膜、HDP−T
    EOS膜のいずれかであることを特徴とする請求項4又
    は5に記載の半導体装置。
  7. 【請求項7】 前記第2の層間絶縁膜(5)は、BPS
    G膜、PSG膜、SOG膜のいずれかからなることを特
    徴とする請求項4乃至6のいずれか1つに記載の半導体
    装置。
JP10261851A 1998-09-16 1998-09-16 半導体装置及びその製造方法 Pending JP2000091431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10261851A JP2000091431A (ja) 1998-09-16 1998-09-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10261851A JP2000091431A (ja) 1998-09-16 1998-09-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000091431A true JP2000091431A (ja) 2000-03-31

Family

ID=17367641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10261851A Pending JP2000091431A (ja) 1998-09-16 1998-09-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000091431A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043437A (ja) * 2000-07-10 2002-02-08 Samsung Electronics Co Ltd ストレージノードの形成方法
KR100734082B1 (ko) * 2001-06-28 2007-07-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7867890B2 (en) 2006-10-27 2011-01-11 Oki Semiconductor Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US8486820B2 (en) 2011-01-20 2013-07-16 Renesas Electronics Corporation Semiconductor device manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043437A (ja) * 2000-07-10 2002-02-08 Samsung Electronics Co Ltd ストレージノードの形成方法
JP4526736B2 (ja) * 2000-07-10 2010-08-18 三星電子株式会社 半導体素子の形成方法
KR100734082B1 (ko) * 2001-06-28 2007-07-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7867890B2 (en) 2006-10-27 2011-01-11 Oki Semiconductor Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US8486820B2 (en) 2011-01-20 2013-07-16 Renesas Electronics Corporation Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US5618381A (en) Multiple step method of chemical-mechanical polishing which minimizes dishing
KR100245106B1 (ko) 연마패드 및 그를 갖는 연마장치
JP2943981B2 (ja) 半導体ウェーハ用研磨パッドおよび研磨方法
US7042100B2 (en) Damascene interconnection and semiconductor device
JP2000301454A (ja) 化学的機械研磨プロセス及びその構成要素
JP2000058637A (ja) 半導体基板に浅いトレンチ絶縁構造を形成する方法
JP3946880B2 (ja) 半導体装置のコンタクトプラグ形成方法
JP2000091431A (ja) 半導体装置及びその製造方法
JPH10214809A (ja) 半導体装置の製造方法
KR100413493B1 (ko) 화학적 기계적 연마 장치의 연마 플래튼 및 그를 이용한평탄화방법
US6964598B1 (en) Polishing apparatus and method for forming an integrated circuit
JPH0845882A (ja) 半導体装置の製造方法
US7156726B1 (en) Polishing apparatus and method for forming an integrated circuit
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
US8980748B2 (en) Substrate polishing method, semiconductor device and fabrication method therefor
JP2004502311A (ja) 投射型ジンバルポイント駆動
US5968843A (en) Method of planarizing a semiconductor topography using multiple polish pads
US20040259480A1 (en) [polishing pad and process of chemical mechanical use thereof]
JP3311486B2 (ja) 集積回路平坦化方法
JP2561007B2 (ja) 半導体装置の製造方法
US20090305501A1 (en) Method of fabricating semiconductor device using a chemical mechanical polishing process
JPH10125637A (ja) 半導体装置の製造方法
JP3297787B2 (ja) 平坦化絶縁膜の形成方法
JP2000294627A (ja) 半導体装置の製造方法
JP2000091278A (ja) 半導体装置の製造方法