JP2000091431A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000091431A JP2000091431A JP10261851A JP26185198A JP2000091431A JP 2000091431 A JP2000091431 A JP 2000091431A JP 10261851 A JP10261851 A JP 10261851A JP 26185198 A JP26185198 A JP 26185198A JP 2000091431 A JP2000091431 A JP 2000091431A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜の平坦化が十分に行えるように
し、層間絶縁膜のディッシングをなくす。 【解決手段】 まず、半導体基板１の一面側から突出し
た凸部３を覆うように、半導体基板１の一面側に１層
目、２層目層間絶縁膜４、５を形成する。そして、２層
目層間絶縁膜５よりも硬い材料で構成された３層目層間
絶縁膜６で２層目層間絶縁膜５を覆う。その後、３層目
層間絶縁膜６のみを研磨することにより、３層目層間絶
縁膜６の突出した凸部６ａを削り、３層目層間絶縁膜６
を平坦化する。層間絶縁膜を硬い材料で構成するほど、
層間絶縁膜の凹凸における研磨除去速度の差を大きくで
きるため、硬い３層目層間絶縁膜６をＣＭＰ研磨にて平
坦化すれば、３層目層間絶縁膜６の凹凸における除去速
度の差を大きくでき、十分な平坦化が行えると共に層間
絶縁膜のディッシングをなくせる。
し、層間絶縁膜のディッシングをなくす。 【解決手段】 まず、半導体基板１の一面側から突出し
た凸部３を覆うように、半導体基板１の一面側に１層
目、２層目層間絶縁膜４、５を形成する。そして、２層
目層間絶縁膜５よりも硬い材料で構成された３層目層間
絶縁膜６で２層目層間絶縁膜５を覆う。その後、３層目
層間絶縁膜６のみを研磨することにより、３層目層間絶
縁膜６の突出した凸部６ａを削り、３層目層間絶縁膜６
を平坦化する。層間絶縁膜を硬い材料で構成するほど、
層間絶縁膜の凹凸における研磨除去速度の差を大きくで
きるため、硬い３層目層間絶縁膜６をＣＭＰ研磨にて平
坦化すれば、３層目層間絶縁膜６の凹凸における除去速
度の差を大きくでき、十分な平坦化が行えると共に層間
絶縁膜のディッシングをなくせる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、凸形状のパターン
上に形成された層間絶縁膜の凸部を平坦化した半導体装
置及びその製造方法に関する。
上に形成された層間絶縁膜の凸部を平坦化した半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】半導体基板上に電極パターンや配線パタ
ーン等を形成した場合、図４（ａ）に示すように、電極
パターンや配線パターン等の凸部５１をＢＰＳＧやＰＳ
Ｇ等の層間絶縁膜５２で覆ったのち、さらに層間絶縁膜
５２の上に他のパターン（図示せず）を形成するように
している。しかしながら、電極パターンや配線パターン
等の凸部５１が基板表面から突出しているため、その上
に形成される層間絶縁膜５２も凹凸が発生してしまう。
このため、半導体基板５０に研磨布を押し当てると共
に、研磨布と半導体基板５０の研磨される面との間に研
磨液を流し込みながら研磨布を回転させるＣＭＰ（化学
的機械的研磨）によって層間絶縁膜５２の凸部を優先的
に除去し、図４（ｂ）に示すように、層間絶縁膜５２の
凹凸を平坦化している。
ーン等を形成した場合、図４（ａ）に示すように、電極
パターンや配線パターン等の凸部５１をＢＰＳＧやＰＳ
Ｇ等の層間絶縁膜５２で覆ったのち、さらに層間絶縁膜
５２の上に他のパターン（図示せず）を形成するように
している。しかしながら、電極パターンや配線パターン
等の凸部５１が基板表面から突出しているため、その上
に形成される層間絶縁膜５２も凹凸が発生してしまう。
このため、半導体基板５０に研磨布を押し当てると共
に、研磨布と半導体基板５０の研磨される面との間に研
磨液を流し込みながら研磨布を回転させるＣＭＰ（化学
的機械的研磨）によって層間絶縁膜５２の凸部を優先的
に除去し、図４（ｂ）に示すように、層間絶縁膜５２の
凹凸を平坦化している。
【０００３】
【発明が解決しようとする課題】しかしながら、研磨布
に弾性体を使用しているため、半導体基板５０を研磨布
に押し当てて研磨を行うというＣＭＰの加工原理上、研
磨布が弾性変形して層間絶縁膜５２の凹部に入り込み、
ＢＰＳＧやＰＳＧ等で構成される層間絶縁膜５２は比較
的軟らかいために、層間絶縁膜５２の凸部のみでなく凹
部までも削れてしまう。
に弾性体を使用しているため、半導体基板５０を研磨布
に押し当てて研磨を行うというＣＭＰの加工原理上、研
磨布が弾性変形して層間絶縁膜５２の凹部に入り込み、
ＢＰＳＧやＰＳＧ等で構成される層間絶縁膜５２は比較
的軟らかいために、層間絶縁膜５２の凸部のみでなく凹
部までも削れてしまう。
【０００４】このため、層間絶縁膜５２の平坦化が十分
に行えず、層間絶縁膜５２にディッシング（膜厚バラツ
キ）が発生するという問題がある。本発明は上記問題に
鑑みて成され、層間絶縁膜の平坦化が十分に行えるよう
にし、層間絶縁膜のディッシングをなくすを目的とす
る。
に行えず、層間絶縁膜５２にディッシング（膜厚バラツ
キ）が発生するという問題がある。本発明は上記問題に
鑑みて成され、層間絶縁膜の平坦化が十分に行えるよう
にし、層間絶縁膜のディッシングをなくすを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項１に記載の発
明においては、半導体基板（１）の一面側から突出した
凸部（３）を覆うように、半導体基板（１）の一面側に
第２の層間絶縁膜（５）を形成する工程と、第２の層間
絶縁膜（５）を覆うように、半導体基板（１）の一面側
に、第２の層間絶縁膜（５）よりも硬い材料で構成され
た第１の層間絶縁膜（６）を形成する工程と、第１の層
間絶縁膜（６）のみを研磨することにより、該第１の層
間絶縁膜（６）の突出した部分（６ａ）を削り、該第１
の層間絶縁膜（６）を平坦化する工程と、を含んでいる
ことを特徴としている。
め、以下の技術的手段を採用する。請求項１に記載の発
明においては、半導体基板（１）の一面側から突出した
凸部（３）を覆うように、半導体基板（１）の一面側に
第２の層間絶縁膜（５）を形成する工程と、第２の層間
絶縁膜（５）を覆うように、半導体基板（１）の一面側
に、第２の層間絶縁膜（５）よりも硬い材料で構成され
た第１の層間絶縁膜（６）を形成する工程と、第１の層
間絶縁膜（６）のみを研磨することにより、該第１の層
間絶縁膜（６）の突出した部分（６ａ）を削り、該第１
の層間絶縁膜（６）を平坦化する工程と、を含んでいる
ことを特徴としている。
【０００６】層間絶縁膜を硬い材料で構成するほど、層
間絶縁膜の凹凸における除去速度（研磨速度）の差を大
きくすることができる。従って、第２の層間絶縁膜
（５）よりも硬い第１の層間絶縁膜（６）を第２の層間
絶縁膜（５）の上に成膜すると共に、第１の層間絶縁膜
（６）のみを研磨することにより、該第１の層間絶縁膜
（６）の突出した部分（６ａ）を削り、該第１の層間絶
縁膜（６）を平坦化すれば、第１の層間絶縁膜（６）の
凹凸における除去速度の差を大きくできるため、十分な
平坦化を行うことができる。これにより、層間絶縁膜の
ディッシングをなくすことができる。
間絶縁膜の凹凸における除去速度（研磨速度）の差を大
きくすることができる。従って、第２の層間絶縁膜
（５）よりも硬い第１の層間絶縁膜（６）を第２の層間
絶縁膜（５）の上に成膜すると共に、第１の層間絶縁膜
（６）のみを研磨することにより、該第１の層間絶縁膜
（６）の突出した部分（６ａ）を削り、該第１の層間絶
縁膜（６）を平坦化すれば、第１の層間絶縁膜（６）の
凹凸における除去速度の差を大きくできるため、十分な
平坦化を行うことができる。これにより、層間絶縁膜の
ディッシングをなくすことができる。
【０００７】なお、請求項２に示すように、第１の層間
絶縁膜（６）としては、プラズマＴＥＯＳ膜、窒化膜、
ＬＰ−ＴＥＯＳ膜、ＨＤＰ−ＴＥＯＳ膜のいずれかを用
いることができ、請求項３に示すように、第２の層間絶
縁膜（５）としては、ＢＰＳＧ膜、ＰＳＧ膜、ＳＯＧ膜
のいずれかを用いることができる。請求項４に記載の発
明においては、複数の層間絶縁膜のうち、最も表面側に
位置する第１の層間絶縁膜（６）は、その膜よりも下層
に位置する第２の層間絶縁膜（５）よりも硬い材質で構
成されていると共に、下層に位置する膜を全面覆ってお
り、さらに表面が平坦化されていることを特徴としてい
る。
絶縁膜（６）としては、プラズマＴＥＯＳ膜、窒化膜、
ＬＰ−ＴＥＯＳ膜、ＨＤＰ−ＴＥＯＳ膜のいずれかを用
いることができ、請求項３に示すように、第２の層間絶
縁膜（５）としては、ＢＰＳＧ膜、ＰＳＧ膜、ＳＯＧ膜
のいずれかを用いることができる。請求項４に記載の発
明においては、複数の層間絶縁膜のうち、最も表面側に
位置する第１の層間絶縁膜（６）は、その膜よりも下層
に位置する第２の層間絶縁膜（５）よりも硬い材質で構
成されていると共に、下層に位置する膜を全面覆ってお
り、さらに表面が平坦化されていることを特徴としてい
る。
【０００８】このように、最も表面側に位置する第１の
層間絶縁膜（６）が、その膜よりも下層に位置する第２
の層間絶縁膜（５）よりも硬い材質で構成され、下層に
位置する膜が全面覆われるように表面が平坦化されてい
るため、十分に平坦化され、層間絶縁膜のディッシング
がないものにできる。請求項５に記載の発明において
は、第２の層間絶縁膜（５）を覆う 第１の層間絶縁膜
（６）は、第２の層間絶縁膜（５）よりも硬い材質で構
成されていると共に、第２の層間絶縁膜（５）を全面覆
っており、さらに表面が平坦化されていることを特徴と
しており、請求項４と同様の効果が得られる。
層間絶縁膜（６）が、その膜よりも下層に位置する第２
の層間絶縁膜（５）よりも硬い材質で構成され、下層に
位置する膜が全面覆われるように表面が平坦化されてい
るため、十分に平坦化され、層間絶縁膜のディッシング
がないものにできる。請求項５に記載の発明において
は、第２の層間絶縁膜（５）を覆う 第１の層間絶縁膜
（６）は、第２の層間絶縁膜（５）よりも硬い材質で構
成されていると共に、第２の層間絶縁膜（５）を全面覆
っており、さらに表面が平坦化されていることを特徴と
しており、請求項４と同様の効果が得られる。
【０００９】なお、請求項６に示すように、第１の層間
絶縁膜（６）としては、プラズマＴＥＯＳ膜、窒化膜、
ＬＰ−ＴＥＯＳ膜、ＨＤＰ−ＴＥＯＳ膜のいずれかを用
いることができ、請求項７に示すように、第２の層間絶
縁膜（５）としては、ＢＰＳＧ膜、ＰＳＧ膜、ＳＯＧ膜
のいずれかを用いることができる。なお、上記した括弧
内の符号は、後述する実施形態記載の具体的手段との対
応関係を示すものである。
絶縁膜（６）としては、プラズマＴＥＯＳ膜、窒化膜、
ＬＰ−ＴＥＯＳ膜、ＨＤＰ−ＴＥＯＳ膜のいずれかを用
いることができ、請求項７に示すように、第２の層間絶
縁膜（５）としては、ＢＰＳＧ膜、ＰＳＧ膜、ＳＯＧ膜
のいずれかを用いることができる。なお、上記した括弧
内の符号は、後述する実施形態記載の具体的手段との対
応関係を示すものである。
【００１０】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１に本発明の一実施形態における
半導体装置の断面構成を示す。この半導体装置は、ＬＳ
Ｉの一部を示している。図１に示すように、半導体素子
（図示せず）が形成されたシリコン基板１上に、絶縁膜
２を介して電極パターンや配線パターン等からなる凸部
３が形成されている。
について説明する。図１に本発明の一実施形態における
半導体装置の断面構成を示す。この半導体装置は、ＬＳ
Ｉの一部を示している。図１に示すように、半導体素子
（図示せず）が形成されたシリコン基板１上に、絶縁膜
２を介して電極パターンや配線パターン等からなる凸部
３が形成されている。
【００１１】そして、凸部３を覆うように、シリコン基
板の上面全面に１層目層間絶縁膜４が形成されている。
そして、１層目層間絶縁膜４の上に、ＢＰＳＧ（Ｂｏｌ
ｏｎＰｈｏｓｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）や
ＰＳＧ（Ｐｈｏｓｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）等からな
る比較的硬度の軟らかい２層目層間絶縁膜５（第２の層
間絶縁膜に相当する）が形成されている。さらに、この
２層目層間絶縁膜５の上に、２層目層間絶縁膜５の全面
を覆うように、プラズマＴＥＯＳ膜、ＬＰ−ＴＥＯＳ
膜、ＨＤＰ−ＴＥＯＳ膜、若しくは窒化膜等からなる３
層目層間絶縁膜６（第１の層間絶縁膜に相当する）が形
成されている。
板の上面全面に１層目層間絶縁膜４が形成されている。
そして、１層目層間絶縁膜４の上に、ＢＰＳＧ（Ｂｏｌ
ｏｎＰｈｏｓｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）や
ＰＳＧ（Ｐｈｏｓｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）等からな
る比較的硬度の軟らかい２層目層間絶縁膜５（第２の層
間絶縁膜に相当する）が形成されている。さらに、この
２層目層間絶縁膜５の上に、２層目層間絶縁膜５の全面
を覆うように、プラズマＴＥＯＳ膜、ＬＰ−ＴＥＯＳ
膜、ＨＤＰ−ＴＥＯＳ膜、若しくは窒化膜等からなる３
層目層間絶縁膜６（第１の層間絶縁膜に相当する）が形
成されている。
【００１２】３層目層間絶縁膜６は、凸部３上において
研磨されて薄膜化され、これにより表面が平坦化された
構成となっている。この３層目層間絶縁膜６の研磨を行
うためのＣＭＰ装置１０を図２に示す。ＣＭＰ装置１０
は、研磨布１１が貼られているている定盤１２と、半導
体基板１を取り付けるヘッド１３と、研磨布１１の状態
を整えるコンディショナ１４と、アルカリ液とシリカ砥
粒のコロイド溶液であるスラリ１５ａを滴下するスラリ
供給部１５とを備えている。そして、半導体基板１の平
坦化する表面が研磨布１１側に位置するように半導体基
板１をヘッド１３に固定したのち、スラリ供給部１５に
よってスラリ１５ａを供給しつつ、定盤１２及びヘッド
１３を図中の矢印のように回転させることで研磨布１１
が半導体基板１の表面を平坦化させるようになってい
る。
研磨されて薄膜化され、これにより表面が平坦化された
構成となっている。この３層目層間絶縁膜６の研磨を行
うためのＣＭＰ装置１０を図２に示す。ＣＭＰ装置１０
は、研磨布１１が貼られているている定盤１２と、半導
体基板１を取り付けるヘッド１３と、研磨布１１の状態
を整えるコンディショナ１４と、アルカリ液とシリカ砥
粒のコロイド溶液であるスラリ１５ａを滴下するスラリ
供給部１５とを備えている。そして、半導体基板１の平
坦化する表面が研磨布１１側に位置するように半導体基
板１をヘッド１３に固定したのち、スラリ供給部１５に
よってスラリ１５ａを供給しつつ、定盤１２及びヘッド
１３を図中の矢印のように回転させることで研磨布１１
が半導体基板１の表面を平坦化させるようになってい
る。
【００１３】このようなＣＭＰ装置１０を用いて３層目
層間絶縁膜６を平坦化する方法について、半導体装置の
製造工程と共に説明する。図３（ａ）、（ｂ）にそれぞ
れ３層目層間絶縁膜６をＣＭＰ研磨する前後を示し、こ
の図に基づいて上記説明を行う。まず、図３（ａ）に示
すように、電極パターンや配線パターン等からなる凸部
３が形成された半導体基板の上に、凸部３を覆うように
１層目層間絶縁膜４、２層目層間絶縁膜５、３層目層間
絶縁膜６を順に成膜する。このとき、３層目層間絶縁膜
６の膜厚が、２層目層間絶縁膜５の凹凸による段差より
も厚くなるようにする。
層間絶縁膜６を平坦化する方法について、半導体装置の
製造工程と共に説明する。図３（ａ）、（ｂ）にそれぞ
れ３層目層間絶縁膜６をＣＭＰ研磨する前後を示し、こ
の図に基づいて上記説明を行う。まず、図３（ａ）に示
すように、電極パターンや配線パターン等からなる凸部
３が形成された半導体基板の上に、凸部３を覆うように
１層目層間絶縁膜４、２層目層間絶縁膜５、３層目層間
絶縁膜６を順に成膜する。このとき、３層目層間絶縁膜
６の膜厚が、２層目層間絶縁膜５の凹凸による段差より
も厚くなるようにする。
【００１４】そして、半導体基板１に形成された３層目
層間絶縁膜６が研磨布１１側に配置されるように、半導
体基板１をＣＭＰ装置のヘッドに固定し、３層目層間絶
縁膜６の突出した部分を研磨して３層目層間絶縁膜６の
表面を平坦化させる。このとき、３層目層間絶縁膜６の
みを研磨し、２層目層間絶縁膜５が露出しないようにす
る。これにより、図の点線位置（研磨前の状態）からも
分かるように、３層目層間絶縁膜６の凸部６ａが主に除
去されていき、３層目層間絶縁膜６の表面が略面一とな
るように平坦化される。
層間絶縁膜６が研磨布１１側に配置されるように、半導
体基板１をＣＭＰ装置のヘッドに固定し、３層目層間絶
縁膜６の突出した部分を研磨して３層目層間絶縁膜６の
表面を平坦化させる。このとき、３層目層間絶縁膜６の
みを研磨し、２層目層間絶縁膜５が露出しないようにす
る。これにより、図の点線位置（研磨前の状態）からも
分かるように、３層目層間絶縁膜６の凸部６ａが主に除
去されていき、３層目層間絶縁膜６の表面が略面一とな
るように平坦化される。
【００１５】ここで、本実施形態におけるＣＭＰ研磨
と、従来のＣＭＰ研磨とを比較してみる。従来では、図
５に示すように比較的軟らかいＢＰＳＧやＰＳＧ等から
なる層間絶縁膜５２をＣＭＰ研磨していたが、本実施形
態では、ＢＰＳＧ等よりも硬い３層目層間絶縁膜６をＣ
ＭＰ研磨している。ＣＭＰ研磨による層間絶縁膜の除去
速度は、削られる面が研磨布１１に押しつけられる押圧
力及び層間絶縁膜の硬度と密接な関係があり、層間絶縁
膜が硬いほど、層間絶縁膜の凹凸における上記除去速度
の差が顕著になる。このため、削られる３層目層間絶縁
膜６をＢＰＳＧ等よりも硬い材質で構成することによ
り、３層目層間絶縁膜６の凹部６ａと凸部６ａにおける
除去速度の差を従来よりも大きくすることができ、３層
目層間絶縁膜６の凸部６ａが凹部６ｂよりも顕著に研磨
されるようにできる。
と、従来のＣＭＰ研磨とを比較してみる。従来では、図
５に示すように比較的軟らかいＢＰＳＧやＰＳＧ等から
なる層間絶縁膜５２をＣＭＰ研磨していたが、本実施形
態では、ＢＰＳＧ等よりも硬い３層目層間絶縁膜６をＣ
ＭＰ研磨している。ＣＭＰ研磨による層間絶縁膜の除去
速度は、削られる面が研磨布１１に押しつけられる押圧
力及び層間絶縁膜の硬度と密接な関係があり、層間絶縁
膜が硬いほど、層間絶縁膜の凹凸における上記除去速度
の差が顕著になる。このため、削られる３層目層間絶縁
膜６をＢＰＳＧ等よりも硬い材質で構成することによ
り、３層目層間絶縁膜６の凹部６ａと凸部６ａにおける
除去速度の差を従来よりも大きくすることができ、３層
目層間絶縁膜６の凸部６ａが凹部６ｂよりも顕著に研磨
されるようにできる。
【００１６】なお、３層目層間絶縁膜６をＣＭＰ研磨す
る際に、２層目層間絶縁膜５が露出しないようにしてい
るため、２層目層間絶縁膜５がＣＭＰ研磨されることが
ない。このため、比較的軟らかい２層目層間絶縁膜５が
ＣＭＰ研磨されてディッシングが発生するということは
ない。このように、比較的軟らかい２層目層間絶縁膜５
の上に３層目層間絶縁膜６を配置すると共に、３層目層
間絶縁膜６のみをＣＭＰ研磨することにより、３層目層
間絶縁膜６の平坦化が十分に行えると共に、層間絶縁膜
４〜６のディッシングをなくすことができる。
る際に、２層目層間絶縁膜５が露出しないようにしてい
るため、２層目層間絶縁膜５がＣＭＰ研磨されることが
ない。このため、比較的軟らかい２層目層間絶縁膜５が
ＣＭＰ研磨されてディッシングが発生するということは
ない。このように、比較的軟らかい２層目層間絶縁膜５
の上に３層目層間絶縁膜６を配置すると共に、３層目層
間絶縁膜６のみをＣＭＰ研磨することにより、３層目層
間絶縁膜６の平坦化が十分に行えると共に、層間絶縁膜
４〜６のディッシングをなくすことができる。
【００１７】なお、３層目層間絶縁膜６に用いられるプ
ラズマＴＥＯＳ膜等は、半導体基板１の上に多層配線を
形成する際の上層部分で使用される場合があるが、クラ
ック、表面荒さなどの加工品質的な問題はない材質であ
る。このように上層でプラズマＴＥＯＳ膜等を使用する
場合にはＣＭＰ研磨の対象をプラズマＴＥＯＳ膜のみに
できるため、ＣＭＰ工程の統一化を図ることも可能であ
る。
ラズマＴＥＯＳ膜等は、半導体基板１の上に多層配線を
形成する際の上層部分で使用される場合があるが、クラ
ック、表面荒さなどの加工品質的な問題はない材質であ
る。このように上層でプラズマＴＥＯＳ膜等を使用する
場合にはＣＭＰ研磨の対象をプラズマＴＥＯＳ膜のみに
できるため、ＣＭＰ工程の統一化を図ることも可能であ
る。
【００１８】また、ＬＳＩ配線工程のコンタクト形成工
程においては、エッチングによるコンタクトホール形成
が行われるが、プラズマＴＥＯＳ膜等からなる３層目層
間絶縁膜６に比べてＢＰＳＧ等からなる２層目層間絶縁
膜５のエッチングレートが早いため、３層目層間絶縁膜
６の開口部分が狭くなった段付きのコンタクトホールと
なり、この段付き部分で配線の抜けを防止することがで
きる。
程においては、エッチングによるコンタクトホール形成
が行われるが、プラズマＴＥＯＳ膜等からなる３層目層
間絶縁膜６に比べてＢＰＳＧ等からなる２層目層間絶縁
膜５のエッチングレートが早いため、３層目層間絶縁膜
６の開口部分が狭くなった段付きのコンタクトホールと
なり、この段付き部分で配線の抜けを防止することがで
きる。
【００１９】（他の実施形態）本発明は、多層配線の半
導体装置に適用することもできる。この場合、多層配線
の第１層目に関わらず、その上層に位置する配線パター
ンに本発明を適用してもよい。また、３層目層間絶縁膜
６の材料としては、少なくとも２層目層間絶縁膜５を構
成するＢＰＳＧやＰＳＧ等よりも硬い材質のものであれ
ばどのようなものでもよい。ただし、３層目層間絶縁膜
６の材料が硬いほど上記効果が顕著に得られる。
導体装置に適用することもできる。この場合、多層配線
の第１層目に関わらず、その上層に位置する配線パター
ンに本発明を適用してもよい。また、３層目層間絶縁膜
６の材料としては、少なくとも２層目層間絶縁膜５を構
成するＢＰＳＧやＰＳＧ等よりも硬い材質のものであれ
ばどのようなものでもよい。ただし、３層目層間絶縁膜
６の材料が硬いほど上記効果が顕著に得られる。
【図１】本発明の一実施形態における半導体装置の断面
構成を示す図である。
構成を示す図である。
【図２】ＣＭＰ装置の概略図である。
【図３】（ａ）はＣＭＰ研磨する前の半導体基板の断面
図、（ｂ）はＣＭＰ研磨した後の半導体基板の断面図で
ある。
図、（ｂ）はＣＭＰ研磨した後の半導体基板の断面図で
ある。
【図４】従来のＣＭＰ研磨を行った場合の半導体装置の
断面構成を示す図であり、（ａ）はＣＭＰ研磨の前の図
であり、（ｂ）はＣＭＰ研磨の後の図である。
断面構成を示す図であり、（ａ）はＣＭＰ研磨の前の図
であり、（ｂ）はＣＭＰ研磨の後の図である。
１…半導体基板、２…絶縁膜、３…凸部、４…１層目層
間絶縁膜、５…２層目層間絶縁膜、６…３層目層間絶縁
膜、６ａ…凸部、６ｂ…凹部。
間絶縁膜、５…２層目層間絶縁膜、６…３層目層間絶縁
膜、６ａ…凸部、６ｂ…凹部。
Claims (7)
- 【請求項１】 半導体基板（１）の一面側から突出した
凸部（３）を覆うように、前記半導体基板（１）の前記
一面側に第２の層間絶縁膜（５）を形成する工程と、 前記第２の層間絶縁膜（５）を覆うように、前記半導体
基板（１）の前記一面側に、前記第２の層間絶縁膜
（５）よりも硬い材料で構成された第１の層間絶縁膜
（６）を形成する工程と、 前記第１の層間絶縁膜（６）のみを研磨することによ
り、該第１の層間絶縁膜（６）の突出した部分（６ａ）
を削り、該第１の層間絶縁膜（６）を平坦化する工程
と、を含んでいることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第１の層間絶縁膜（６）として、プ
ラズマＴＥＯＳ膜、窒化膜、ＬＰ−ＴＥＯＳ膜、ＨＤＰ
−ＴＥＯＳ膜のいずれかを用いることを特徴とする請求
項１に記載の半導体装置。 - 【請求項３】 前記第２の層間絶縁膜（５）として、Ｂ
ＰＳＧ膜、ＰＳＧ膜、ＳＯＧ膜のいずれかを用いること
を特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 半導体基板（１）に形成され、該半導体
基板（１）の一面側から突出した凸部（３）と、 前記半導体基板（１）の前記一面側の全面に形成されて
前記凸部（３）を覆う複数の層間絶縁膜とを有し、 前記複数の層間絶縁膜のうち、最も表面側に位置する第
１の層間絶縁膜（６）は、その膜よりも下層に位置する
第２の層間絶縁膜（５）よりも硬い材質で構成されてい
ると共に、前記下層に位置する膜を全面覆っており、さ
らに表面が平坦化されていることを特徴とする半導体装
置。 - 【請求項５】 半導体基板（１）に形成され、該半導体
基板（１）の一面側から突出した凸部（３）と、 前記半導体基板（１）の前記一面側に形成された前記凸
部（３）を覆う第２の層間絶縁膜（５）と、 前記半導体基板（１）の前記一面側に形成され、前記第
２の層間絶縁膜（５）を覆う第１の層間絶縁膜（６）と
を有し、 前記第１の層間絶縁膜（６）は、前記第２の層間絶縁膜
（５）よりも硬い材質で構成されていると共に、前記第
２の層間絶縁膜（５）を全面覆っており、さらに表面が
平坦化されていることを特徴とする半導体装置。 - 【請求項６】 前記第１の層間絶縁膜（６）は、プラズ
マＴＥＯＳ膜、窒化膜、ＬＰ−ＴＥＯＳ膜、ＨＤＰ−Ｔ
ＥＯＳ膜のいずれかであることを特徴とする請求項４又
は５に記載の半導体装置。 - 【請求項７】 前記第２の層間絶縁膜（５）は、ＢＰＳ
Ｇ膜、ＰＳＧ膜、ＳＯＧ膜のいずれかからなることを特
徴とする請求項４乃至６のいずれか１つに記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10261851A JP2000091431A (ja) | 1998-09-16 | 1998-09-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10261851A JP2000091431A (ja) | 1998-09-16 | 1998-09-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091431A true JP2000091431A (ja) | 2000-03-31 |
Family
ID=17367641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10261851A Pending JP2000091431A (ja) | 1998-09-16 | 1998-09-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091431A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043437A (ja) * | 2000-07-10 | 2002-02-08 | Samsung Electronics Co Ltd | ストレージノードの形成方法 |
| KR100734082B1 (ko) * | 2001-06-28 | 2007-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7867890B2 (en) | 2006-10-27 | 2011-01-11 | Oki Semiconductor Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US8486820B2 (en) | 2011-01-20 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device manufacturing method |
-
1998
- 1998-09-16 JP JP10261851A patent/JP2000091431A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043437A (ja) * | 2000-07-10 | 2002-02-08 | Samsung Electronics Co Ltd | ストレージノードの形成方法 |
| JP4526736B2 (ja) * | 2000-07-10 | 2010-08-18 | 三星電子株式会社 | 半導体素子の形成方法 |
| KR100734082B1 (ko) * | 2001-06-28 | 2007-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7867890B2 (en) | 2006-10-27 | 2011-01-11 | Oki Semiconductor Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US8486820B2 (en) | 2011-01-20 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
| KR100245106B1 (ko) | 연마패드 및 그를 갖는 연마장치 | |
| JP2702398B2 (ja) | 半導体構造物上に平坦な表面を形成する方法 | |
| JP2943981B2 (ja) | 半導体ウェーハ用研磨パッドおよび研磨方法 | |
| JP2000301454A (ja) | 化学的機械研磨プロセス及びその構成要素 | |
| US6879049B1 (en) | Damascene interconnection and semiconductor device | |
| JPH11111656A (ja) | 半導体装置の製造方法 | |
| JP2000058637A (ja) | 半導体基板に浅いトレンチ絶縁構造を形成する方法 | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JP2000091431A (ja) | 半導体装置及びその製造方法 | |
| JPH10214809A (ja) | 半導体装置の製造方法 | |
| KR100413493B1 (ko) | 화학적 기계적 연마 장치의 연마 플래튼 및 그를 이용한평탄화방법 | |
| US6964598B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| JPH0845882A (ja) | 半導体装置の製造方法 | |
| US7156726B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| US7125321B2 (en) | Multi-platen multi-slurry chemical mechanical polishing process | |
| US8980748B2 (en) | Substrate polishing method, semiconductor device and fabrication method therefor | |
| JP2004502311A (ja) | 投射型ジンバルポイント駆動 | |
| US5968843A (en) | Method of planarizing a semiconductor topography using multiple polish pads | |
| US6824452B1 (en) | Polishing pad and process of chemical mechanical use thereof | |
| JP2561007B2 (ja) | 半導体装置の製造方法 | |
| US20090305501A1 (en) | Method of fabricating semiconductor device using a chemical mechanical polishing process | |
| JPH10125637A (ja) | 半導体装置の製造方法 | |
| JPH07297193A (ja) | 集積回路平坦化方法 | |
| JP3297787B2 (ja) | 平坦化絶縁膜の形成方法 |