JP2000089834A - 電源制御方法及び装置並びに記憶媒体 - Google Patents
電源制御方法及び装置並びに記憶媒体Info
- Publication number
- JP2000089834A JP2000089834A JP10279334A JP27933498A JP2000089834A JP 2000089834 A JP2000089834 A JP 2000089834A JP 10279334 A JP10279334 A JP 10279334A JP 27933498 A JP27933498 A JP 27933498A JP 2000089834 A JP2000089834 A JP 2000089834A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- abnormality detection
- control
- detection signal
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 異常検出装置の誤動作を防止できると共に、
設計時の許容度を高めることができる電源制御方法及び
装置を提供する。 【解決手段】 電源装置１０の種類によって出力側電源
の立ち上がり時間を制御装置１０２により制御し、電源
装置１０１の異常を異常検出装置１０４により検出して
異常検出信号を発生し、前記出力側電源の立ち上がり時
間に合わせて前記異常検出信号の状態を調整装置１０６
により制御する。
設計時の許容度を高めることができる電源制御方法及び
装置を提供する。 【解決手段】 電源装置１０の種類によって出力側電源
の立ち上がり時間を制御装置１０２により制御し、電源
装置１０１の異常を異常検出装置１０４により検出して
異常検出信号を発生し、前記出力側電源の立ち上がり時
間に合わせて前記異常検出信号の状態を調整装置１０６
により制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源供給を行なう
電源装置を制御する電源制御方法及び装置並びにその電
源制御装置を制御するための制御プログラムを格納した
記憶媒体に関する。
電源装置を制御する電源制御方法及び装置並びにその電
源制御装置を制御するための制御プログラムを格納した
記憶媒体に関する。
【０００２】
【従来の技術】従来の電源制御装置の構成を図３に示
す。同図において、３０１は電源供給を行なう電源装
置、３０２は電源を制御する制御装置、３０３はＦＥＴ
等の半導体ＳＷ（スイッチ）で、制御装置３０２によっ
て電源装置３０１の電力のオン／オフを行なうものであ
る。３０４は異常検出装置で、後述する被供給装置３０
５での異常、または電源装置３０１自体の異常を検出す
ると、異常検出信号であるＦＡＵＬＴ＊信号を出力する
ものである。３０５は被供給装置で、電源装置３０１の
電力が供給される部位である。
す。同図において、３０１は電源供給を行なう電源装
置、３０２は電源を制御する制御装置、３０３はＦＥＴ
等の半導体ＳＷ（スイッチ）で、制御装置３０２によっ
て電源装置３０１の電力のオン／オフを行なうものであ
る。３０４は異常検出装置で、後述する被供給装置３０
５での異常、または電源装置３０１自体の異常を検出す
ると、異常検出信号であるＦＡＵＬＴ＊信号を出力する
ものである。３０５は被供給装置で、電源装置３０１の
電力が供給される部位である。
【０００３】電源装置３０１、半導体ＳＷ３０３、異常
検出装置３０４及び被供給装置３０５は、この順序で直
列に接続されている。また、制御装置３０２の出力信号
であるＥＮＡＢＬＥ＊信号は、半導体ＳＷ３０３及び異
常検出装置３０４へそれぞれ入力される。また、異常検
出装置３０４の出力信号であるＦＡＵＬＴ＊信号は、制
御装置３０２へ入力される。
検出装置３０４及び被供給装置３０５は、この順序で直
列に接続されている。また、制御装置３０２の出力信号
であるＥＮＡＢＬＥ＊信号は、半導体ＳＷ３０３及び異
常検出装置３０４へそれぞれ入力される。また、異常検
出装置３０４の出力信号であるＦＡＵＬＴ＊信号は、制
御装置３０２へ入力される。
【０００４】電源を供給する半導体ＳＷ３０３は、立ち
上がり時の出力部平滑用コンデンサへの突入電流や電源
を供給する大元の電源装置３０１の電圧変動の影響を最
小限に押さえるため、実際の電源オンに対して電源の立
ち上がりをゆっくり行なう場合が普通である。制御装置
３０２が出力するＥＮＡＢＬＥ＊信号は、半導体ＳＷ３
０３をオン／オフさせる。
上がり時の出力部平滑用コンデンサへの突入電流や電源
を供給する大元の電源装置３０１の電圧変動の影響を最
小限に押さえるため、実際の電源オンに対して電源の立
ち上がりをゆっくり行なう場合が普通である。制御装置
３０２が出力するＥＮＡＢＬＥ＊信号は、半導体ＳＷ３
０３をオン／オフさせる。
【０００５】また、外部機器や内部の分離した装置へ電
源供給を目的とする装置では、それぞれの機器で発生す
る異常に備えて被供給装置３０５側に過電流検出機能を
有する異常検出装置３０４を設け、状況に応じて電源の
供給を停止させる仕組み担っている。この異常検出装置
３０４を設けることによって、電力が供給されている被
供給装置３０５で異常が発生、または電源装置３０１自
体に不具合が発生した場合、それを電源の制御を司る制
御装置３０２に通知する。
源供給を目的とする装置では、それぞれの機器で発生す
る異常に備えて被供給装置３０５側に過電流検出機能を
有する異常検出装置３０４を設け、状況に応じて電源の
供給を停止させる仕組み担っている。この異常検出装置
３０４を設けることによって、電力が供給されている被
供給装置３０５で異常が発生、または電源装置３０１自
体に不具合が発生した場合、それを電源の制御を司る制
御装置３０２に通知する。
【０００６】従来、この異常検出装置３０４からのＦＡ
ＵＬＴ＊信号は、ハード的に構成されることが一般で、
電源が立ち上がるまで別の電源で信号の状態をごまかし
て制御装置３０２に通知するといった構成をとってい
た。
ＵＬＴ＊信号は、ハード的に構成されることが一般で、
電源が立ち上がるまで別の電源で信号の状態をごまかし
て制御装置３０２に通知するといった構成をとってい
た。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来例にあっては、電源の立ち上がりの変化によって
異常検出装置３０４が誤動作しないようにするために、
電源が正常に立ち上がるまでの一定時間の間、異常検出
信号が誤動しないような装置を備えなければならなかっ
た。この装置は、電圧を検出する等、ハード的に構成さ
れ電源の電圧等の条件のみによって制御されている。
た従来例にあっては、電源の立ち上がりの変化によって
異常検出装置３０４が誤動作しないようにするために、
電源が正常に立ち上がるまでの一定時間の間、異常検出
信号が誤動しないような装置を備えなければならなかっ
た。この装置は、電圧を検出する等、ハード的に構成さ
れ電源の電圧等の条件のみによって制御されている。
【０００８】このため、出力側の異常や電源装置３０１
の不具合によって発生する電源の立ち上がり時間の変化
においても、異常検出装置３０４自身は時間軸での異常
発生を検出できない場合があるという問題点があった。
の不具合によって発生する電源の立ち上がり時間の変化
においても、異常検出装置３０４自身は時間軸での異常
発生を検出できない場合があるという問題点があった。
【０００９】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その第１の
目的とするところは、異常検出装置の誤動作を防止でき
ると共に、設計時の許容度を高めることができる電源制
御方法及び装置を提供しようとするものである。
ような問題点に鑑みてなされたものであり、その第１の
目的とするところは、異常検出装置の誤動作を防止でき
ると共に、設計時の許容度を高めることができる電源制
御方法及び装置を提供しようとするものである。
【００１０】また、本発明の第２の目的とするところ
は、上述したような本発明の電源制御装置を円滑に制御
できる制御プログムを格納した記憶媒体を提供しようと
するものである。
は、上述したような本発明の電源制御装置を円滑に制御
できる制御プログムを格納した記憶媒体を提供しようと
するものである。
【００１１】
【課題を解決するための手段】上記第１の目的を達成す
るために請求項１記載の電源制御方法は、電源装置の種
類によって出力側電源の立ち上がり時間を制御する電源
立ち上がり時間制御工程と、前記電源装置の異常を検出
して異常検出信号を発生する異常検出信号発生工程と、
前記出力側電源の立ち上がり時間に合わせて前記異常検
出信号の状態を制御する異常検出信号制御工程とを有す
ることを特徴とする。
るために請求項１記載の電源制御方法は、電源装置の種
類によって出力側電源の立ち上がり時間を制御する電源
立ち上がり時間制御工程と、前記電源装置の異常を検出
して異常検出信号を発生する異常検出信号発生工程と、
前記出力側電源の立ち上がり時間に合わせて前記異常検
出信号の状態を制御する異常検出信号制御工程とを有す
ることを特徴とする。
【００１２】また、上記第１の目的を達成するために請
求項２記載の電源制御方法は、請求項１記載の電源制御
方法において、電源制御情報を保存する電源制御情報保
存工程を有することを特徴とする。
求項２記載の電源制御方法は、請求項１記載の電源制御
方法において、電源制御情報を保存する電源制御情報保
存工程を有することを特徴とする。
【００１３】また、上記第１の目的を達成するために請
求項３記載の電源制御方法は、請求項１記載の電源制御
方法において、前記異常検出信号制御工程は、電源の種
類によって前記異常検出信号の状態を制御することを特
徴とする。
求項３記載の電源制御方法は、請求項１記載の電源制御
方法において、前記異常検出信号制御工程は、電源の種
類によって前記異常検出信号の状態を制御することを特
徴とする。
【００１４】また、上記第１の目的を達成するために請
求項４記載の電源制御装置は、電源装置の種類によって
出力側電源の立ち上がり時間を制御する電源立ち上がり
時間制御手段と、前記電源装置の異常を検出して異常検
出信号を発生する異常検出信号発生手段と、前記出力側
電源の立ち上がり時間に合わせて前記異常検出信号の状
態を制御する異常検出信号制御手段とを有することを特
徴とする。
求項４記載の電源制御装置は、電源装置の種類によって
出力側電源の立ち上がり時間を制御する電源立ち上がり
時間制御手段と、前記電源装置の異常を検出して異常検
出信号を発生する異常検出信号発生手段と、前記出力側
電源の立ち上がり時間に合わせて前記異常検出信号の状
態を制御する異常検出信号制御手段とを有することを特
徴とする。
【００１５】また、上記第１の目的を達成するために請
求項５記載の電源制御装置は、請求項４記載の電源制御
装置において、電源制御情報を保存する電源制御情報保
存手段を有することを特徴とする。
求項５記載の電源制御装置は、請求項４記載の電源制御
装置において、電源制御情報を保存する電源制御情報保
存手段を有することを特徴とする。
【００１６】また、上記第１の目的を達成するために請
求項６記載の電源制御装置は、請求項４記載の電源制御
装置において、前記電源制御情報保存手段は、レジスタ
であることを特徴とする。
求項６記載の電源制御装置は、請求項４記載の電源制御
装置において、前記電源制御情報保存手段は、レジスタ
であることを特徴とする。
【００１７】また、上記第１の目的を達成するために請
求項７記載の電源制御装置は、請求項４記載の電源制御
装置において、前記異常検出信号制御手段は、電源の種
類によって前記異常検出信号の状態を制御することを特
徴とする。
求項７記載の電源制御装置は、請求項４記載の電源制御
装置において、前記異常検出信号制御手段は、電源の種
類によって前記異常検出信号の状態を制御することを特
徴とする。
【００１８】また、上記第２の目的を達成するために請
求項８記載の記憶媒体は、電源制御装置を制御するため
の制御プログラムを格納する記憶媒体であって、電源装
置の種類によって出力側電源の立ち上がり時間を制御
し、、前記電源装置の異常を検出して異常検出信号を発
生し、前記出力側電源の立ち上がり時間に合わせて前記
異常検出信号の状態を制御するステップの制御モジュー
ルを有する制御プログラムを格納したことを特徴とす
る。
求項８記載の記憶媒体は、電源制御装置を制御するため
の制御プログラムを格納する記憶媒体であって、電源装
置の種類によって出力側電源の立ち上がり時間を制御
し、、前記電源装置の異常を検出して異常検出信号を発
生し、前記出力側電源の立ち上がり時間に合わせて前記
異常検出信号の状態を制御するステップの制御モジュー
ルを有する制御プログラムを格納したことを特徴とす
る。
【００１９】また、上記第２の目的を達成するために請
求項９記載の記憶媒体は、請求項８記載の記憶媒体にお
いて、前記制御プログラムは、電源制御情報を保存する
ように制御するステップの制御モジュールを有すること
を特徴とする。
求項９記載の記憶媒体は、請求項８記載の記憶媒体にお
いて、前記制御プログラムは、電源制御情報を保存する
ように制御するステップの制御モジュールを有すること
を特徴とする。
【００２０】また、上記第２の目的を達成するために請
求項１０記載の記憶媒体は、請求項８記載の記憶媒体に
おいて、前記制御プログラムは、電源の種類によって前
記異常検出信号の状態を制御するステップの制御モジュ
ールを有することを特徴とする。
求項１０記載の記憶媒体は、請求項８記載の記憶媒体に
おいて、前記制御プログラムは、電源の種類によって前
記異常検出信号の状態を制御するステップの制御モジュ
ールを有することを特徴とする。
【００２１】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に基づき説明する。
面に基づき説明する。
【００２２】図１は、本発明の一実施の形態に係る電源
制御装置の構成を示すブロック図であり、同図におい
て、１０１は電源供給を行なう電源装置、１０２は電源
を制御する制御装置、１０３はＦＥＴ等の半導体ＳＷ
（スイッチ）で、制御装置１０２によって電源装置１０
１の電力のオン／オフを行なうものである。１０４は異
常検出装置で、後述する被供給装置１０５での異常、ま
たは電源装置１０１自体の異常を検出すると、異常検出
信号であるＦＡＵＬＴ＊信号を出力するものである。１
０５は被供給装置で、電源装置１０１の電力が供給され
る部位である。１０６は調整装置で、前記制御装置１０
２が出力する信号である電源をオン／オフするＥＮＡＢ
ＬＥ＊信号と、異常を知らせるＦＡＵＬＴ＊信号の両方
を検出し、ＤＦＡＵＬＴ＊信号を出力して制御装置１０
２に通知するものである。
制御装置の構成を示すブロック図であり、同図におい
て、１０１は電源供給を行なう電源装置、１０２は電源
を制御する制御装置、１０３はＦＥＴ等の半導体ＳＷ
（スイッチ）で、制御装置１０２によって電源装置１０
１の電力のオン／オフを行なうものである。１０４は異
常検出装置で、後述する被供給装置１０５での異常、ま
たは電源装置１０１自体の異常を検出すると、異常検出
信号であるＦＡＵＬＴ＊信号を出力するものである。１
０５は被供給装置で、電源装置１０１の電力が供給され
る部位である。１０６は調整装置で、前記制御装置１０
２が出力する信号である電源をオン／オフするＥＮＡＢ
ＬＥ＊信号と、異常を知らせるＦＡＵＬＴ＊信号の両方
を検出し、ＤＦＡＵＬＴ＊信号を出力して制御装置１０
２に通知するものである。
【００２３】電源装置１０１、半導体ＳＷ１０３、異常
検出装置１０４及び被供給装置１０５は、この順序で直
列に接続されている。
検出装置１０４及び被供給装置１０５は、この順序で直
列に接続されている。
【００２４】電源装置１０１から出力され且つ電源の種
類や状態を通知するＩＮＦ信号は、制御装置１０２に入
力される。また、制御装置１０２から出力され且つ半導
体ＳＷ１０３に立ち上がり時間を制御するための情報信
号であるＭＯＤＥ信号は、電源装置１０１、半導体ＳＷ
１０３及び調整装置１０６にそれぞれ入力される。ま
た、制御装置１０２から出力され且つ電源をオン／オフ
するＥＮＡＢＬＥ＊信号は、半導体ＳＷ１０３、異常検
出装置１０４及び調整装置１０６にそれぞれ入力され
る。更に、異常検出装置１０４から出力され且つ異常を
知らせるＦＡＵＬＴ＊信号は、調整装置１０６に入力さ
れる。
類や状態を通知するＩＮＦ信号は、制御装置１０２に入
力される。また、制御装置１０２から出力され且つ半導
体ＳＷ１０３に立ち上がり時間を制御するための情報信
号であるＭＯＤＥ信号は、電源装置１０１、半導体ＳＷ
１０３及び調整装置１０６にそれぞれ入力される。ま
た、制御装置１０２から出力され且つ電源をオン／オフ
するＥＮＡＢＬＥ＊信号は、半導体ＳＷ１０３、異常検
出装置１０４及び調整装置１０６にそれぞれ入力され
る。更に、異常検出装置１０４から出力され且つ異常を
知らせるＦＡＵＬＴ＊信号は、調整装置１０６に入力さ
れる。
【００２５】本実施の形態においては、半導体ＳＷ１０
３の出力側に過電流や過電圧等を検出する異常検出装置
１０４を設けることにより、電力が供給されている被供
給装置１０５で異常が発生、または電源装置３０１自体
の不具合が発生した場合、それを通知する信号であるＦ
ＡＬＵＴ＊信号を発生する。
３の出力側に過電流や過電圧等を検出する異常検出装置
１０４を設けることにより、電力が供給されている被供
給装置１０５で異常が発生、または電源装置３０１自体
の不具合が発生した場合、それを通知する信号であるＦ
ＡＬＵＴ＊信号を発生する。
【００２６】調整装置１０６は、電源をオン／オフする
ＥＮＡＢＬＥ＊信号と、異常を知らせるＦＡＬＵＴ＊信
号の両方を検出し、ＤＦＡＬＵＴ＊信号とすることによ
り、電源の制御を司る制御装置３０２に通知する。ま
た、調整装置１０６は、電源をオン／オフするＥＮＡＢ
ＬＥ＊信号を基に異常を知らせるＦＡＵＬＴ＊信号を判
断することにより、本来半導体ＳＷ１０３が行なう正常
な動作を行なっている時間軸に対してＤＦＡＬＵＴ＊信
号を制御装置１０２に伝える。これにより、調整装置１
０６は、制御装置３０２が任意に設定する時間内で異常
検出装置３０４の出力信号であるＦＡＬＵＴ＊信号を自
在に制御することができる。
ＥＮＡＢＬＥ＊信号と、異常を知らせるＦＡＬＵＴ＊信
号の両方を検出し、ＤＦＡＬＵＴ＊信号とすることによ
り、電源の制御を司る制御装置３０２に通知する。ま
た、調整装置１０６は、電源をオン／オフするＥＮＡＢ
ＬＥ＊信号を基に異常を知らせるＦＡＵＬＴ＊信号を判
断することにより、本来半導体ＳＷ１０３が行なう正常
な動作を行なっている時間軸に対してＤＦＡＬＵＴ＊信
号を制御装置１０２に伝える。これにより、調整装置１
０６は、制御装置３０２が任意に設定する時間内で異常
検出装置３０４の出力信号であるＦＡＬＵＴ＊信号を自
在に制御することができる。
【００２７】次に、上述した各信号の動作について図２
を用いて説明する。
を用いて説明する。
【００２８】図２において、最上段の半導体ＳＷ１０３
を制御するＥＮＡＢＬＥ＊信号（アクティブ“Ｌ”）に
対して半導体ＳＷ１０３はＭＯＤＥ信号に従い２種類の
電源立ち上がりを実行することができる。
を制御するＥＮＡＢＬＥ＊信号（アクティブ“Ｌ”）に
対して半導体ＳＷ１０３はＭＯＤＥ信号に従い２種類の
電源立ち上がりを実行することができる。
【００２９】異常検出装置１０４が正常に動作すること
が可能な電圧Ｖｔに達するまでの時間をそれぞれＭｔ
１、Ｍｔ２とした場合、調整装置１０６から出力される
異常検出信号であるＤＦＡＬＵＴ＊信号（１）、（２）
は、図２の斜線部分をマスクすることにより誤動作を防
止することができる。このマスク時間Ｍｔ１、Ｍｔ２
は、ＭＯＤＥ信号を複数ビットに置き換えることにより
細かく制御することができるのは言うまでもない。
が可能な電圧Ｖｔに達するまでの時間をそれぞれＭｔ
１、Ｍｔ２とした場合、調整装置１０６から出力される
異常検出信号であるＤＦＡＬＵＴ＊信号（１）、（２）
は、図２の斜線部分をマスクすることにより誤動作を防
止することができる。このマスク時間Ｍｔ１、Ｍｔ２
は、ＭＯＤＥ信号を複数ビットに置き換えることにより
細かく制御することができるのは言うまでもない。
【００３０】それぞれ、半導体ＳＷ１０３を制御するＥ
ＮＡＢＬＥ＊信号の立ち上がりを開始点とし、各々の設
定に基づきＦＡＬＵＴ＊信号（１）、（２）を制御する
ことにより、ＤＦＡＬＵＴ＊信号（１）、（２）として
制御装置１０２に通知される。
ＮＡＢＬＥ＊信号の立ち上がりを開始点とし、各々の設
定に基づきＦＡＬＵＴ＊信号（１）、（２）を制御する
ことにより、ＤＦＡＬＵＴ＊信号（１）、（２）として
制御装置１０２に通知される。
【００３１】制御信号であるＦＡＬＵＴ＊信号（１）、
（２）のマスク解除後は、ＦＡＬＵＴ＊信号がそのまま
出力されるようになっており、マスク時間Ｍｔ１、Ｍｔ
２経過後は、異常検出装置１０４の出力信号であるＦＡ
ＬＵＴ＊信号がストレートに制御装置１０２に通知され
るため、動作中の異常検出時に支障を来たすことはな
い。
（２）のマスク解除後は、ＦＡＬＵＴ＊信号がそのまま
出力されるようになっており、マスク時間Ｍｔ１、Ｍｔ
２経過後は、異常検出装置１０４の出力信号であるＦＡ
ＬＵＴ＊信号がストレートに制御装置１０２に通知され
るため、動作中の異常検出時に支障を来たすことはな
い。
【００３２】尚、本発明は、上述した実施の形態に限ら
れるものではなく、ソフトウェアによるタイマープログ
ラムでも実現可能であることは言うまでもない。
れるものではなく、ソフトウェアによるタイマープログ
ラムでも実現可能であることは言うまでもない。
【００３３】
【発明の効果】以上詳述したように本発明の電源制御方
法及び装置によれば、電源の種類によって供給電源の起
動時間を制御することと合わせて異常検出制御信号のマ
スク時間を変更することにより、誤動作を確実に防止す
ることができ、マスク時間を任意に変更することができ
るために設計時の許容度が高まるという効果を奏する。
また、本発明の記憶媒体によれば、上述した本発明の電
源制御装置を円滑に制御することができるという効果を
奏する。
法及び装置によれば、電源の種類によって供給電源の起
動時間を制御することと合わせて異常検出制御信号のマ
スク時間を変更することにより、誤動作を確実に防止す
ることができ、マスク時間を任意に変更することができ
るために設計時の許容度が高まるという効果を奏する。
また、本発明の記憶媒体によれば、上述した本発明の電
源制御装置を円滑に制御することができるという効果を
奏する。
【図１】本発明の一実施の形態に係る電源制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の一実施の形態に係る電源制御装置にお
ける各信号の動作を説明するための図である。
ける各信号の動作を説明するための図である。
【図３】従来の電源制御装置の構成を示すブロック図で
ある。
ある。
１０１ 電源装置 １０２ 制御装置 １０３ 半導体ＳＷ（スイッチ） １０４ 異常検出装置 １０５ 被供給装置 １０６ 調整装置
Claims (10)
- 【請求項１】 電源装置の種類によって出力側電源の立
ち上がり時間を制御する電源立ち上がり時間制御工程
と、前記電源装置の異常を検出して異常検出信号を発生
する異常検出信号発生工程と、前記出力側電源の立ち上
がり時間に合わせて前記異常検出信号の状態を制御する
異常検出信号制御工程とを有することを特徴とする電源
制御方法。 - 【請求項２】 電源制御情報を保存する電源制御情報保
存工程を有することを特徴とする請求項１記載の電源制
御方法。 - 【請求項３】 前記異常検出信号制御工程は、電源の種
類によって前記異常検出信号の状態を制御することを特
徴とする請求項１記載の電源制御方法。 - 【請求項４】 電源装置の種類によって出力側電源の立
ち上がり時間を制御する電源立ち上がり時間制御手段
と、前記電源装置の異常を検出して異常検出信号を発生
する異常検出信号発生手段と、前記出力側電源の立ち上
がり時間に合わせて前記異常検出信号の状態を制御する
異常検出信号制御手段とを有することを特徴とする電源
制御装置。 - 【請求項５】 電源制御情報を保存する電源制御情報保
存手段を有することを特徴とする請求項４記載の電源制
御装置。 - 【請求項６】 前記電源制御情報保存手段は、レジスタ
であることを特徴とする請求項５記載の電源制御装置。 - 【請求項７】 前記異常検出信号制御手段は、電源の種
類によって前記異常検出信号の状態を制御することを特
徴とする請求項４記載の電源制御装置。 - 【請求項８】 電源制御装置を制御するための制御プロ
グラムを格納する記憶媒体であって、電源装置の種類に
よって出力側電源の立ち上がり時間を制御し、前記電源
装置の異常を検出して異常検出信号を発生し、前記出力
側電源の立ち上がり時間に合わせて前記異常検出信号の
状態を制御するステップの制御モジュールを有する制御
プログラムを格納したことを特徴とする記憶媒体。 - 【請求項９】 前記制御プログラムは、電源制御情報を
保存するように制御するステップの制御モジュールを有
することを特徴とする請求項８記載の記憶媒体。 - 【請求項１０】 前記制御プログラムは、電源の種類に
よって前記異常検出信号の状態を制御するステップの制
御モジュールを有することを特徴とする請求項８記載の
記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279334A JP2000089834A (ja) | 1998-09-16 | 1998-09-16 | 電源制御方法及び装置並びに記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279334A JP2000089834A (ja) | 1998-09-16 | 1998-09-16 | 電源制御方法及び装置並びに記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000089834A true JP2000089834A (ja) | 2000-03-31 |
Family
ID=17609741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10279334A Pending JP2000089834A (ja) | 1998-09-16 | 1998-09-16 | 電源制御方法及び装置並びに記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000089834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1304918C (zh) * | 2002-07-19 | 2007-03-14 | 富士施乐株式会社 | 电源管理装置、电源管理方法及电源管理系统 |
-
1998
- 1998-09-16 JP JP10279334A patent/JP2000089834A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1304918C (zh) * | 2002-07-19 | 2007-03-14 | 富士施乐株式会社 | 电源管理装置、电源管理方法及电源管理系统 |
| US7213160B2 (en) | 2002-07-19 | 2007-05-01 | Fuji Xerox Co., Ltd. | Power management apparatus, power management method, and power management system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000235435A (ja) | プログラム可能電源およびプログラム可能電圧低下検出器を備えた改良されたマイクロプロセッサ電源システム | |
| TWI516905B (zh) | Controllers and semiconductor systems | |
| JP2960727B2 (ja) | 基準電圧回路のバイアス電流を低減するための方法及び装置 | |
| JP5353762B2 (ja) | メモリ制御装置 | |
| JP2000089834A (ja) | 電源制御方法及び装置並びに記憶媒体 | |
| JP2007141469A (ja) | 故障診断装置 | |
| JP2004343867A (ja) | レギュレータ用保護回路及びそれを備えた電源装置 | |
| JP2008046728A (ja) | 電源回路、フラッシュメモリシステム及び電源供給方法 | |
| JP7196700B2 (ja) | 電源システム | |
| JP2003140779A (ja) | ウオッチドッグタイマ診断システム | |
| JP2007006663A (ja) | 電源保護回路 | |
| GB2572038A (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JP2891962B2 (ja) | 電源制御装置 | |
| JP2000253569A (ja) | 電源制御方法とその装置 | |
| JP3613095B2 (ja) | 電源制御装置 | |
| JPH09325833A (ja) | 制御システム | |
| JP4583587B2 (ja) | 電源投入制御システム及び電源投入制御方法 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPH1055228A (ja) | マイコンリセット回路 | |
| JPH10289001A (ja) | 制御システム | |
| JP2003188704A (ja) | Ｆｐｇａ制御回路およびそれを用いたモータ駆動装置 | |
| JP2000046900A (ja) | Ｉｃ試験装置 | |
| JP2000112581A (ja) | 電子制御装置 | |
| JP2001224168A (ja) | 高圧電源装置 | |
| JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 |