JP2000088894A

JP2000088894A - 検査信号のレベルオフ確認回路及びこれを用いた装置

Info

Publication number: JP2000088894A
Application number: JP10256628A
Authority: JP
Inventors: Toshihito Shirai; 白井　　稔人; Masayoshi Sakai; 坂井　　正善; Hirotsugu Anzai; 博次安斉
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1998-09-10
Filing date: 1998-09-10
Publication date: 2000-03-31
Anticipated expiration: 2018-09-10
Also published as: JP4137246B2

Abstract

(57)【要約】【課題】安全を確保するための装置の出力状態を検査
し、出力信号が低エネルギ状態に低下できるか否かをフ
ェールセーフな構成で確認するレベルオフ確認回路を提
供することを目的とする。【解決手段】検査信号Ｖ_INのレベルが所定の閾値Ｖ_th以
下に低下して信号ＳＬＶを出力するレベル確認回路２
と、レベル確認回路２の信号ＳＬＶの入力でレベルオフ
情報を記憶保持する保持回路３とを備え、保持回路３が
レベルオフ情報を記憶保持している時に、外部からの論
理値１の出力タイミング信号Ｄの入力で、保持回路３か
ら論理値１のレベルオフ確認出力ＲＣＳが発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、検査対象である検
査信号が所定レベル以下に低下したか否かを確認するた
めのレベルオフ確認回路に関する。また、このレベルオ
フ確認回路を用いてリレー接点のオフ機能正常の検査、
或いは２重系構成装置における監視系の出力誤り検出を
行う装置に関する。

【０００２】

【従来の技術】例えば、機械可動部と人間が協調して作
業するシステム等では、作業者の安全対策が極めて重要
である。このようなシステムでは、機械可動部の動作状
態を監視し、機械可動部が稼働状態にある時を危険状態
としてエネルギ的に低レベルの出力を発生して危険を示
し、機械可動部が停止状態にある時を安全状態としてエ
ネルギ的に高レベルの出力を発生して安全を示すような
防護装置を設けて、人間の安全を確保するようにする。

【０００３】

【発明が解決しようとする課題】ところで、このような
防護装置に対しては、その機能が正常に動作するか否
か、即ち、危険状態（防護装置自体の故障時も含む）を
検出した時に出力が確実にエネルギ的に低レベル状態と
なり危険を示せるか否かを常に確認する必要がある。従
って、検査対象の信号のレベルが所定の低レベル以下に
低下したかどうかをフェールセーフな構成で確認できる
レベルオフ確認回路が必要となる。即ち、検査対象の信
号レベルが所定レベル以下に低下したことを検出して論
理値１の出力を発生するようなレベルオフ確認回路が必
要となる。

【０００４】例えば、安全状態をリレー接点のＯＮ動作
で示し、危険状態を前記リレー接点のＯＦＦ動作で示す
ような出力形態では、リレー接点のＯＦＦ機能の検査
（正常にＯＦＦできることの検査）が求められ、リレー
接点がＯＦＦしたことを検出して論理値１の出力を発生
する確認回路が必要である。この場合、ａ接点（使用す
る接点）と相補関係にあるｂ接点を有する強制操作形リ
レーを用いれば、前記ａ接点のＯＦＦ動作を前記ｂ接点
のＯＮ動作により確実に検査でき、論理値１の出力を得
ることができる。しかし、ａ接点とｂ接点の相補関係が
保証されないような一般的リレー等の使用まで配慮すれ
ば、リレー接点のＯＦＦ動作を直接検査し、リレー接点
がＯＦＦできることの確認を論理値１の出力として示す
必要がある。

【０００５】また、安全確保のための装置では、監視機
能喪失が直ちに危険状態とならないように、多重系構成
が多用される。例えば、２重系構成を例にとれば、監視
対象の動作状態が安全であることを、第１と第２の監視
系が共に示した時を安全と判定し、第１の監視系と第２
の監視系のいずれか一方でも安全を示さない時には危険
と判定する構成をとる。両系から異なる監視出力が発生
する場合には、いずれか一方に出力の固定故障があるこ
とが想像されるので、このような故障は速やかに検出す
ることが望ましい。

【０００６】本発明は上記の事情に鑑みてなされたもの
で、検査対象の信号のレベル低下をフェールセーフな構
成で確認できる検査信号のレベルオフ確認回路を提供す
ることを目的とする。また、このレベルオフ確認回路を
用いてリレー接点のオフ機能正常確認や、多重系構成装
置の各監視系の監視出力状態を確認できるような装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】このため、請求項１に記
載の検査信号のレベルオフ確認回路では、検査信号のレ
ベルが所定の閾値以下に低下したことを検出するオフ検
出手段と、該オフ検出手段のオフ検出出力に基づいて前
記検査信号のレベルオフ情報を記憶保持してレベルオフ
確認出力を論理値１として発生する記憶手段とを備えて
構成した。

【０００８】かかる構成では、オフ検出手段が、検査信
号のレベルが所定の閾値以下に低下したことを検出し、
このオフ検出出力に基づいて、記憶手段は検査信号のレ
ベルオフ情報を記憶保持してレベルオフ確認出力を論理
値１として発生するようになる。前記記憶手段は、請求
項２に記載のように、論理値１の出力タイミング信号が
入力した時に前記レベルオフ確認出力を論理値１として
発生する構成としてもよい。この場合、レベルオフ確認
出力の出力タイミングが設定できる。

【０００９】請求項３に記載のように、前記記憶手段
は、前記レベルオフ確認出力を所定時間出力した後、前
記レベルオフ情報の記憶がリセットされる構成とすれ
ば、記憶手段は、検査信号がレベルオフになる毎に、レ
ベルオフ情報を新たに記憶するようになる。請求項３の
構成において、請求項４のように、記憶手段からのレベ
ルオフ確認出力をトリガ入力と、論理値１の外部信号を
ホールド入力とし、自己保持出力で前記トリガ入力を自
己保持する自己保持回路を設けて構成するとよい。

【００１０】かかる構成では、記憶手段のレベルオフ確
認出力を保持できるようになる。請求項３の構成とする
場合、具体的には、請求項５に記載のように、前記オフ
検出手段が、前記検査信号の入力端と接地との間に第１
ツェナーダイオード、第１抵抗及び第２抵抗の直列回路
を接続し、ベースが前記第１抵抗と第２抵抗との間に接
続し、コレクタが第３抵抗を介して電源と接続し、エミ
ッタが接地された第１ＮＰＮトランジスタを有する構成
であり、前記記憶手段が、ベースが前記オフ検出手段の
第３抵抗と電源との間に接続し、エミッタが前記電源に
接続し、コレクタが第４抵抗を介して接地された第１Ｐ
ＮＰトランジスタと、一端が前記第１ＰＮＰトランジス
タのコレクタと第４抵抗との間に接続する第１コンデン
サと、アノード端が前記電源に接続しカソード端が前記
第１コンデンサの他端に接続する第１ダイオードと、該
第１ダイオードと第１コンデンサとの間と前記レベルオ
フ確認出力の出力端との間に介装され、論理値１の前記
出力タイミング信号によりオンする第１スイッチ手段と
を有する構成である。

【００１１】かかる構成では、検査信号のレベルが所定
の閾値以下に低下すると、オフ検出手段の第１ＮＰＮト
ランジスタがオフし、記憶手段の第１ＰＮＰトランジス
タがオフし、第１コンデンサが電源電圧に充電される。
その後、検査信号レベルが所定レベルより大きくなる
と、第１ＮＰＮトランジスタがオンし、第１ＰＮＰトラ
ンジスタがオンし、第１コンデンサは電源電圧より高い
電圧に充電される。この状態で第１スイッチ手段がオン
すれば、第１コンデンサに充電された電源電圧より高い
電圧が放電して論理値１のレベルオフ確認出力が記憶手
段から発生するようになる。

【００１２】また、請求項６に記載のように、前記オフ
検出手段が、前記検査信号の入力端と接地との間に第５
抵抗及び第６抵抗の直列回路を接続し、ベースが前記第
５抵抗と第６抵抗との間に接続し、エミッタが電源と接
続し、コレクタが第７抵抗を介して接地された第２ＰＮ
Ｐトランジスタを有する構成であり、前記記憶手段が、
ベースが前記オフ検出手段の第７抵抗と接地との間に接
続しコレクタが第８抵抗を介して電源に接続し、エミッ
タが接地された第２ＮＰＮトランジスタと、一端が前記
第２ＮＰＮトランジスタのコレクタと第８抵抗との間に
接続する第２コンデンサと、アノード端が前記電源に接
続しカソード端が前記第２コンデンサの他端に接続する
第２ダイオードと、該第２ダイオードと第２コンデンサ
との間と前記レベルオフ確認信号の出力端との間に介装
され、論理値１の前記出力タイミング信号によりオンす
る第２スイッチ手段とを有する構成としてもよい。

【００１３】かかる構成では、検査信号のレベル変化
で、オフ検出手段の第２ＰＮＰトランジスタがオン／オ
フし、これに伴い記憶手段の第２ＮＰＮトランジスタが
オン／オフし、第２コンデンサが電源電圧より高い電圧
に充電され、第２スイッチ手段のオン動作で論理値１の
レベルオフ確認出力が記憶手段から発生するようにな
る。

【００１４】更には、請求項７に記載のように、前記オ
フ検出手段が、前記検査信号の入力端と接地との間に第
２ツェナーダイオード、第９抵抗及び第１０抵抗の直列
回路を接続し、ベースが前記第９抵抗と第１０抵抗との
間に接続し、コレクタが第１１抵抗を介して電源と接続
し、エミッタが接地された第３ＮＰＮトランジスタを有
し、該第３ＮＰＮトランジスタと第３抵抗との間に前記
オフ検出出力の出力端を有し、該出力端からの出力信号
を第３ＮＰＮトランジスタのオン時に発光する発光ダイ
オードで光信号に変換して出力する構成であり、前記記
憶手段が、前記オフ検出手段の発光ダイオードと第１フ
ォトカプラを形成するフォトトランジスと、ベースが前
記フォトトランジスのコレクタと電源との間に接続し、
エミッタが前記電源に接続し、コレクタが第１２抵抗を
介して接地された第３ＰＮＰトランジスタと、一端が前
記第３ＰＮＰトランジスタのコレクタと第１２抵抗との
間に接続する第３コンデンサと、アノード端が前記電源
に接続しカソード端が前記第３コンデンサの他端に接続
する第３ダイオードと、前記フォトトランジスのエミッ
タと接地との間に接続されたフォトサイリスタ及び論理
値１の前記出力タイミング信号により発光して前記フォ
トサイリスタをオンする発光ダイオードからなる第２フ
ォトカプラとを有する構成とすることもできる。

【００１５】かかる構成では、検査信号のレベルが所定
の閾値以下に低下すると、第３ＮＰＮトランジスタがオ
フし、第１フォトカプラの発光ダイオード及びフォトト
ランジスがオフし、記憶手段の第３ＰＮＰトランジスタ
とフォトサイリスタがオフし、第３コンデンサが電源電
圧に充電される。その後、検査信号レベルが所定レベル
より大きくなると、第３ＮＰＮトランジスタがオンし、
第１フォトカプラの発光ダイオード及びフォトトランジ
スがオンするが、フォトサイリスタがオフしているの
で、第３ＰＮＰトランジスタとオフのままである。論理
値１の出力タイミング信号が第２フォトカプラの発光ダ
イオードに入力すると、フォトサイリスタがオンし、第
３ＰＮＰトランジスタがオンして、第３コンデンサは電
源電圧より高い電圧に充電されると同時に放電して論理
値１のレベルオフ確認出力が記憶手段から発生するよう
になる。

【００１６】請求項７の構成において、請求項８に記載
のように、前記オフ検出手段が、前記出力端からの出力
に基づいて前記検査信号のレベルが所定の閾値以下に立
ち下がったことを検出して所定時間出力を発生する立下
がり検出回路を有し、該検出回路の出力を前記発光ダイ
オードで光信号に変換して前記記憶手段のフォトトラン
ジスに出力する構成としてもよい。

【００１７】かかる構成では、検査信号のレベルが所定
の閾値以下に一旦低下すると、その後、検査信号のレベ
ルの立上がりに関係なく、論理値１の出力タイミング信
号が記憶手段に入力すれば論理値１のレベルオフ確認出
力が記憶手段から発生するようになる。請求項９に記載
の発明では、リレーの接点がオフ可能であることを確認
する装置であって、前記リレー接点のオン／オフ動作に
基づいた出力信号を前記検査信号として入力する請求項
１〜８のいずれか１つに記載のレベルオフ確認回路と、
該レベルオフ確認回路の出力をトリガ入力とし、前記リ
レーの駆動信号をホールド入力とし、前記トリガ入力側
を自己保持する自己保持回路と、該自己保持回路の出力
の立下がりを前記リレーのオフ期間より長い時間遅延さ
せるオフ・ディレー回路とを備えて構成した。

【００１８】かかる構成では、リレー接点がオフする
と、このオフ情報がレベルオフ確認回路に記憶されレベ
ルオフ確認回路からレベルオフ確認出力が発生し、自己
保持回路で自己保持される。この自己保持回路の出力は
リレー接点の次のオフ動作でリセットされるが、リレー
の駆動信号によりリレー接点が正常にオン／オフ動作し
ていれば、オフ・ディレー回路の出力は論理値１に保持
され、リレー接点が正常にオフしていることを知らせる
ことができるようになる。

【００１９】前記レベルオフ確認回路は、請求項１０に
記載のように、リレーの駆動信号を出力タイミング信号
として入力し、論理値１の前記出力タイミング信号が入
力した時に論理値１のレベルオフ確認出力を発生する構
成としてもよい。かかる構成では、リレー接点がオフし
た後、リレー接点がオンした時にその駆動信号でレベル
オフ確認出力が発生するようになる。

【００２０】請求項１１に記載の発明では、監視対象の
動作状態を監視し、その動作状態が安全状態の時に論理
値１の、危険状態の時に論理値０の監視出力をそれぞれ
発生する複数の監視系を有し、各監視系が共に論理値１
の監視出力を発生した時に安全を示す論理値１の判定出
力を発生する判定回路を備えた多重系構成の装置におい
て、各監視系の監視出力を論理和演算する論理和回路
と、該論理和回路の出力を前記検査信号として入力する
請求項１〜８のいずれか１つに記載のレベルオフ確認回
路とを備え、該レベルオフ確認回路から論理値１のレベ
ルオフ確認出力が発生していることを条件として、前記
判定回路が論理値１の出力を発生可能とする構成とし
た。

【００２１】かかる構成では、各監視系の出力が共に論
理値０の時のみ、レベルオフ確認回路にオフ情報が記憶
されて論理値１のレベルオフ確認出力が発生し、判定回
路から論理値１の安全を示す判定出力が発生するように
なる。前記レベルオフ確認回路は、請求項１２に記載の
ように、両監視系の監視出力の論理積演算出力を出力タ
イミング信号として入力し、論理値１の前記出力タイミ
ング信号が入力した時に論理値１のレベルオフ確認出力
を発生する構成としてもよい。

【００２２】かかる構成では、両監視系の監視出力が共
に論理値１になった時に、レベルオフ確認信号が出力す
るようになる。

【００２３】

【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。図１は、本発明に係る検査信号のレ
ベルオフ確認回路の実施形態の構成図である。図１にお
いて、本実施形態のレベルオフ確認回路１は、閾値Ｖ_th
を有し、入力する検査信号Ｖ_INのレベルと前記閾値Ｖ_th
とを比較し検査信号Ｖ_INが閾値Ｖ_th以下に低下したこと
（検査信号Ｖ_INがオフしたこと）を検出するオフ検出手
段であるレベル確認回路２と、レベル確認回路２の出力
信号ＳＬＶに基づいて検査信号Ｖ_INのレベルオフ情報を
記憶保持し、このレベルオフ情報を記憶保持している時
に、外部から論理値１の出力タイミング信号Ｄが入力す
るとレベルオフ確認出力ＲＣＳを論理値１として所定期
間発生した後、レベルオフ情報の記憶がリセットされ保
持回路３とを備える。Ｖ_CCはレベルオフ確認回路１の電
源電圧を示す。

【００２４】かかるレベルオフ確認回路１の動作を図２
のタイムチャートに基づいて説明する。図２中、ｔは時
間を示す。例えば、検査信号Ｖ_INは、論理値１と０をと
るものとすると、閾値Ｖ_thは論理値１レべルと０レベル
の間に設定される。レベル確認回路２は、検査信号Ｖ_IN
のレベルがＶ_IN＞Ｖ_thの時はＮｏレべル、Ｖ_IN≦Ｖ_thの
時はＯＫレべルの信号ＳＬＶを出力する。保持回路３
は、ＯＫレベルの信号ＳＬＶが入力すると、検査信号Ｖ
_INのレベルオフ情報を記憶保持する。そして、保持回路
３は、レベルオフ情報を記憶保持している状態で、論理
値１の出力タイミング信号Ｄが入力した時に、論理値１
のレベルオフ確認出力ＲＣＳを所定期間Ｔの間出力す
る。保持回路３内のレベルオフ情報の記憶は、レベルオ
フ確認手出力ＲＣＳ＝１が一度生成された後には自動的
に消滅してリセットされる。従って、レベルオフ確認出
力ＲＣＳは所定期間Ｔ後には論理値０になる。再度、検
査信号Ｖ_INが閾値Ｖ_th以下にならなければ、レベル確認
回路２の出力ＳＬＶがＯＫレベルになることはなく、保
持回路３にレベルオフ情報が記憶保持されず、出力タイ
ミング信号Ｄが論理値１になってもレベルオフ確認出力
ＲＣＳは論理値０のままである。

【００２５】尚、図１に破線で示すように、レベルオフ
確認出力ＲＣＳをトリガ信号として入力し、外部からの
信号Ｈをホールド信号として入力し、自己保持出力ＳＨ
Ｓでトリガ信号を自己保持する自己保持回路４を設ける
構成としてもよい。かかる構成では、外部信号Ｈ＝ｌ
（外部信号Ｈが論理値１であることを示す。以下各信号
について同様とする）の入力でレベルオフ確認出力ＲＣ
Ｓ＝１の消滅後も外部信号Ｈ＝１の間は、ＲＣＳ＝１を
自己保持出力ＳＨＳ＝１として延長できる。この場合の
外部信号Ｈと自己保持回路４の出力ＳＨＳのタイムチャ
ートを図２に一点鎖線で示す。

【００２６】尚、外部信号Ｈとして、出力タイミング信
号Ｄや検査信号Ｖ_INを用いることが可能であり、その場
合には、自己保持出力ＳＨＳ＝１は、出力タイミング信
号Ｄ＝１や検査信号Ｖ_IN＝１で保持されることになる。
図３に、図１に示すレベルオフ確認回路１の具体的回路
の第１実施形態を示す。尚、図３では、フェールセーフ
信号処理として、論理値０を略電源電圧Ｖ_CC、論理値１
を電源電圧Ｖ_CCより高レべルとする電源枠外を用いた信
号処理を適用したレベルオフ確認回路の構成例を示す。

【００２７】図３において、レベル確認回路２は、検査
信号Ｖ_INの入力端ａとＧＮＤ（接地）との間に第１ツェ
ナーダイオードとしてのツェナーダイオードＺＤ、第１
抵抗及び第２抵抗である抵抗Ｒ１，Ｒ２の直列回路を接
続し、ベースが抵抗Ｒ１とＲ２の間に接続し、コレクタ
が第３抵抗である抵抗Ｒ３介して電源Ｖ_CCラインと接続
し、エミッタがＧＮＤに接続された第１ＮＰＮトランジ
スタであるトランジスタＴ１を有し、抵抗Ｒ３とトラン
ジスタＴ１の間を出力端ｂとして信号ＳＬＶを発生する
構成である。

【００２８】保持回路３は、ベースがレベル確認回路２
の出力端ｂに接続し、エミッタが前記電源Ｖ_CCラインに
接続し、コレクタが第４抵抗である抵抗Ｒ４を介してＧ
ＮＤに接続された第１ＰＮＰトランジスタであるトラン
ジスタＴ２と、一端がトランジスタＴ２のコレクタと抵
抗Ｒ４との間に接続する第１コンデンサであるコンデン
サＣ１と、アノード端が電源Ｖ_CCラインに接続しカソー
ド端がコンデンサＣの他端に接続する第１ダイオードで
あるダイオードＤ１と、ダイオードＤ１とコンデンサＣ
１との間と保持回路３の出力端ｃとの間に介装され、論
理値１の出力タイミング信号Ｄによりオンする第１スイ
ッチ手段であるスイッチＳＷＴとを有する構成である。

【００２９】レベル確認回路２の閾値Ｖ_thは、ツェナー
ダイオードＺＤのツェナー電圧をＶ _zd、トランジスタＴ
ｌのＯＮに要するべース−エミッタ間電圧をＶ_be1とす
ると、Ｖ_th＝Ｖ_zd＋（１＋ｒｌ／ｒ２）×Ｖ_be1で与え
られ、閾値Ｖ_thは例えばツェナー電圧Ｖ_zdによって自由
に設定できる。尚、ｒｌ、ｒ２は抵抗Ｒ１、Ｒ２の各抵
抗値である。

【００３０】図３の回路の動作を、図４のタイミングチ
ャートに基づいて説明する。検査信号Ｖ_INは、論理値０
の時に電源電圧Ｖ_CC、論理値１の時に電源電圧Ｖ_CCより
高いものとする。従って、レベル確認回路２の閾値Ｖ_th
は電源電圧Ｖ_CCより高い値に設定される。検査信号Ｖ_IN
が閾値Ｖ_thより大きいレベルである時は、図中のＶ１点
の電位が高レベルにありトランジスタＴ１がＯＮとな
り、保持回路３のトランジスタＴ２には抵抗Ｒ３を介し
てべ−ス電流が流れるので、トランジスタＴ２もＯＮし
ている（トランジスタＴ２のＯＮ時のベース−エミッタ
間電圧をＶ_be2とおくと、信号ＳＬＶ＝Ｖ_CC−Ｖ_be2と
なり、これがレベル確認回路２の出力のＮｏレべルに相
当する）。トランジスタＴ２がＯＮであるから、図中の
Ｖ２点レベルは略電源電圧Ｖ_CCである。

【００３１】この状態で、検査信号Ｖ_INがＶ_th以下にな
ると、トランジスタＴｌはＯＦＦし、トランジスタＴ２
のベース電位は略電源電圧Ｖ_CCとなり、トランジスタＴ
２はＯＦＦする（信号ＳＬＶ＝Ｖ_CCがレベル確認回路２
の出力のＯＫレベルに相当する）。トランジスタＴ２の
ＯＦＦにより、Ｖ２レベルが略ＧＮＤレベルに低下して
コンデンサＣ１は、電源Ｖ_CCラインに接続されたダイオ
ードＤと抵抗Ｒ４により略Ｖ_CCで充電される。即ち、レ
ベルオフ情報は、コンデンサＣ１に電荷（電気エネルギ
ー）の形で蓄えられる。検査信号Ｖ_INが再び閾値Ｖ_thよ
り大きくなり、トランジスタＴｌがＯＮ、トランジスタ
Ｔ２がＯＮすると、Ｖ２レベルは再び略Ｖ_CCに上昇し、
保持回路３のＶ３点レベルはＶ_CCより高レべルの論理値
１となる。しかし、信号Ｄ＝１の入力がなければ、スイ
ッチＳＷＴがＯＦＦしておりＶ３点の高レベルが、レベ
ルオフ確認出力ＲＣＳ＝１として出力されない。そし
て、ダイオードＤ１が逆方向であるので、スイッチＳＷ
ＴがＯＦＦしている間は、コンデンサＣ１に蓄えられた
電荷は放電せず、Ｖ３点レベルは低下しない。その後、
信号Ｄ＝１の入力によりスイッチＳＷＴがＯＮすると、
出力端ｃからＲＣＳ＝１が出力される。尚、ＲＣＳ＝１
のレベルは、ＲＣＳ受信側の閾値より高いものとする。
そして、コンデンサＣ１に蓄えられた電荷はＲＣＳ受信
側入力抵抗とコンデンサＣ１で定まる時定数で放電し、
Ｖ３点レベルは徐々に低下してＶ_CCレベルとなり、レベ
ルオフ確認出力ＲＣＳ＝０（論理値０）になる。

【００３２】図５は、図１のオフ確認回路の具体的回路
の第２実施形態を示す。図５において、レベル確認回路
２は、図３のレベル確認回路からツェナーダイオードＺ
Ｄを除き、トランジスタＴ１としてＰＮＰトランジスタ
を用いている。即ち、検査信号Ｖ_INの入力端ａとＧＮＤ
との間に抵抗Ｒ１、Ｒ２の直列回路を接続し、トランジ
スタＴ１のベースを抵抗Ｒ１とＲ２き間に接続し、トラ
ンジスタＴ１のエミッタを電源Ｖ_CCラインに接続し、コ
レクタを抵抗Ｒ３を介してＧＮＤに接続する構成であ
る。ここで、抵抗Ｒ１〜Ｒ３が第５〜７抵抗に相当し、
トランジスタＴ１が第２ＰＮＰトランジスタに相当して
いる。

【００３３】また、保持回路３は、図３の保持回路のト
ランジスタＴ２としてＮＰＮトランジスタを用いてい
る。即ち、トランジスタＴ２のベースを、レベル確認回
路２の抵抗Ｒ３と別の抵抗との間の出力端ｂに接続し、
トランジスタＴ２のコレクタを抵抗Ｒ４を介して電源Ｖ
_CCラインに接続し、エミッタがＧＮＤに接続している。
また、トランジスタＴ２のコレクタと抵抗Ｒ４との間に
コンデンサＣ１の一端を接続している。コンデンサＣ
１、ダイオードＤ１、スイッチＳＷＴの接続は図３と同
様である。ここで、抵抗Ｒ４が第８抵抗に相当し、トラ
ンジスタＴ２が第２ＮＰＮトランジスタに相当してい
る。

【００３４】本回路のレベル確認回路２の閾値Ｖ_thは、
トランジスタＴｌがＯＮするために要するベース−エミ
ッタ間電圧をＶ_beとおくと、閾値Ｖ_th＝（１＋ｒｌ／ｒ
２）×（Ｖ_CC−Ｖ_be）で与えられ、ｒｌ／ｒ２を変える
ことで閾値Ｖ_thを自由に設定できる。次に、図５の回路
の動作を説明する。

【００３５】回路動作は、図３と略同様でありここでは
簡単に説明する。Ｖ_IN＞Ｖ_thのとき、図中のＶ１点の電
位が高レベルにありトランジスタＴ１がＯＦＦし、レベ
ル確認回路２の信号ＳＬＶが低レベルで保持回路３のト
ランジスタＴ２がＯＦＦとなり、図中のＶ２点レベルは
略電源電圧Ｖ_CCとなる。この状態で、Ｖ_IN≦Ｖ_thになる
と、Ｖ１点レベルが低レベルとなり、トランジスタＴ１
がＯＮし、信号ＳＬＶが高レベルとなりトランジスタＴ
２がＯＮし、コンデンサＣ１が充電される。その後、Ｖ
_IN＞Ｖ_thとなると、トランジスタＴ１、Ｔ２がＯＦＦ
し、Ｖ２点レベルが電源電圧Ｖ_CCとなってＶ３点が電源
電圧Ｖ_CCより高レベルの論理値１になる。そして、外部
からの出力タイミング信号Ｄ＝１の入力で、出力端ｃか
らレベルオフ確認出力ＲＣＳ＝１が出力される。

【００３６】図３及び図５の回路は、回路に故障が生じ
ても、検査信号Ｖ_INが閾値Ｖ_th以下にならなかったにも
拘わらずレベルオフ確認出力ＲＣＳ＝１が誤って出力さ
れることはないという、フェールセーフ特性を有する。
例えば、レベル確認回路２に故障が生じると、信号ＳＬ
ＶはＯＫレベル又はＮｏレベルに固定される。例えば、
図３の回路において、ツェナーダイオードＺＤや抵抗Ｒ
ｌに断線故障が生じると、トランジスタＴｌのベース電
位はＧＮＤレベルになるのでトランジスタＴｌはＯＦＦ
になり、信号ＳＬＶはＶ_CCレべル（ＯＫレベル）に固定
され、トランジスタＴ２がＯＦＦ固定となるので、Ｖ２
点レベルはＧＮＤレべルに固定される。トランジスタＴ
ｌのコレクタ断線故障や抵抗Ｒ３断線故障でも、同様で
ある。また、トランジスタＴｌのコレクタ−エミッタ間
短絡故障等では、信号ＳＬＶは逆にＮｏレベルに固定さ
れ、Ｖ３＝１（論理値１で電源電圧Ｖ_CCより高レベル）
は生成されない。図３及び図５の回路においては、ＲＣ
Ｓ＝１はＶ３＝１が生成されない限り出力され得ない。
Ｖ３＝１を生成するには、Ｖ２点レベルが一度ＧＮＤレ
ベルになった後に電源電圧Ｖ_CCレべルに立ち上がること
を必要とするが、Ｖ２点レベルは前述のような故障では
Ｖ_CCレべルに固定されるのでＶ３＝１は生成されない。
更に、保持回路３においても、トランジスタＴ２の故障
や抵抗Ｒ４断線故障ではＶ２点レベルは固定されてしま
うので、Ｖ３＝ｌは生成されない。また、コンデンサＣ
１やダイオードＤ１に故障が生じても、Ｖ２点レべルの
変化がない限りＶ３＝１は生成されない。

【００３７】図６に、レベルオフ確認回路の具体的回路
の第３実施形態を示す。本実施形態は、基本構成は図３
と同様であり、レべル確認回路２の信号ＳＬＶの伝達に
発光ダイオードとフォトトランジスからなるフォトカプ
ラを用い、保持回路３のスイッチとして発光ダイオード
とフォトサイリスタからなるフォトカプラを用いている
点で異なる。

【００３８】即ち、図６において、レベル確認回路２側
の第３ＮＰＮトランジスタに相当するトランジスタＴ１
のコレクタと抵抗Ｒ３との間にトランジスタＴ１のオン
時に発光する発光ダイオードＰＤ１を設ける。一方、保
持回路３では、電源Ｖ_CCラインとＧＮＤの間に前記発光
ダイオードＰＤ１と第１フォトカプラＰＣ１を形成する
フォトトランジスＰＴ１を設け、このフォトトランジス
ＰＴ１のコレクタと電源Ｖ_CCラインとの間に第３ＰＮＰ
トランジスタに相当するトランジスタＴ２のベースを接
続する。また、前記フォトトランジスＰＴ１のエミッタ
とＧＮＤとの間にフォトサイリスタＰｔｈを設け、出力
タイミング信号Ｄの入力端ｄと電源電圧Ｖ_CCラインとの
間に、前記フォトサイリスタＰｔｈと第２フォトカプラ
ＰＣ２を形成する発光ダイオードＰｄｈを設ける構成で
ある。ここで、本実施形態回路において、ツェナーダイ
オードＺＤは第２ツェナーダイオードに相当し、抵抗Ｒ
１〜Ｒ４が第９〜１２抵抗に相当し、コンデンサＣ１が
第３コンデンサに、ダイオードＤ１が第３ダイオードに
相当している。

【００３９】次に、回路動作を図７のタイムチャートを
参照しながら説明する。Ｖ_IN＞Ｖ_thの時、トランジスタ
ＴｌがＯＮであるので、抵抗Ｒ３を介してフォトカプラ
ＰＣｌの発光ダイオードＰＤｌに電流が流れて発光し、
フォトトランジスＰＴｌでその光信号が受信されてフォ
トトランジスＰＴｌはＯＮする。この光信号が信号ＳＬ
Ｖに相当し、光信号有りが信号ＳＬＶのＮｏレベルに相
当する。ここで、フォトサイリスタＰｔｈがＯＮしてい
たとすると、トランジスタＴ２はＯＮしてＶ２点レベル
は略Ｖ_CCになる。

【００４０】Ｖ_IN≦Ｖ_thになると、トランジスタＴｌが
ＯＦＦになり、発光ダイオードＰＤｌに電流が流れなく
なって光信号無しになる。この光信号無しが信号ＳＬＶ
のＯＫレベルに相当する。これにより、フォトトランジ
スＰＴｌはＯＦＦするので、フォトサイリスタＰｔｈへ
電流は流れなくなり、フォトサイリスタＰｔｈはＯＦＦ
し、トランジスタＴ２のベース電位はＶ_CCレベルにな
り、トランジスタＴ２がＯＦＦになり、Ｖ２点レベルが
ＧＮＤレベルに低下してダイオードＤ１と抵抗Ｒ４を介
してコンデンサＣ１は充電される。

【００４１】再度、Ｖ_IN＞Ｖ_thになると、トランジスタ
ＴｌがＯＮ、発光ダイオードＰＴｌがＯＮとなる。ここ
で、出力タイミング信号Ｄ＝０であるとすると、発光ダ
イオードＰｄｈには電流が流れておらず発光していな
い。フォトトランジスＰＴｌのＯＮでフォトサイリスタ
Ｐｔｈのアノード電位は略Ｖ_CCになるが、発光ダイオー
ドＰｄｈからの光信号がないので、フォトサイリスタＰ
ｔｈはＯＦＦ状態のままである。従って、トランジスタ
Ｔ２のベース電位はＶ_CCのままであり、トランジスタＴ
２がＯＦＦであるので、Ｖ２点レベルはＧＮＤレベルの
ままである。

【００４２】この状態で、出力タイミング信号Ｄ＝１が
入力されると、発光ダイオードＰｄｈに抵抗を介して電
流が流れて発光しフォトサイリスタＰｔｈはＯＮする。
これにより、トランジスタＴ２がＯＮになり、Ｖ２点レ
ベルは略Ｖ_CCレベルに上昇してレベルオフ確認出力ＲＣ
Ｓ＝１が生成される。コンデンサＣ１の電荷は、図３の
回路と同様に徐々に放電し、レベルオフ確認出力ＲＣＳ
のレベルはＶ_CCに徐々に低下する。ここで、フォトサイ
リスタＰｔｈは、一度ＯＮした後は信号Ｄ＝０になって
も保持電流が流れている間はＯＦＦせずにＯＮ状態を継
続する。保持電流を無くさない限り、即ち、フォトトラ
ンジスＰＴｌをＯＦＦしない限りフォトサイリスタＰｔ
ｈはＯＦＦしないので、再度、検査信号Ｖ_INが閾値Ｖ_th
以下に低下しない限りレベルオフ情報が保持回路３に記
憶保持されなることはない。

【００４３】尚、図５の回路構成を用いて図６のような
構成を実現することも可能であることは言うまでもな
い。この回路の場合も、レベル確認回路２に故障が生じ
ると、信号ＳＬＶはＯＫ又はＮｏレベルに固定される。
即ち、発光無しが発光有りに固定されることになる。従
って、レベル確認回路２の故障で、Ｖ_IN≦Ｖ_thがなかっ
たにも拘わらずＲＣＳ＝１が誤って出力されることはな
い。また、保持回路３に故障が生じても、Ｖ２点レベル
は固定されてしまうので、ＲＣＳ＝１が誤って生成され
ることはない。このように、図６の回路も、回路に故障
が生じても、検査信号Ｖ_INが閾値Ｖ_th以下にならなかっ
たにも拘わらずレベルオフ確認出力ＲＣＳ＝１が誤って
出力されることはないという、フェールセーフ特性を有
する。

【００４４】ところで、図３、図５及び図６のオフ確認
回路１では、信号Ｄ＝１でレベルオフ確認出力ＲＣＳの
出力タイミングを定めているが、実際にはＶ_IN＞Ｖ_thも
ＲＣＳ＝１の出力条件になっている。即ち、図３及び図
５の回路では、Ｖ_IN≦Ｖ_thでレベルオフ情報が記憶保持
された後にＶ_IN＞Ｖ_thになることによって初めて、Ｖ３
点レベルが電源電圧Ｖ_CCより高レべルの論理値１信号に
なる。もし、Ｖ_IN≦Ｖ _thのままだと、Ｖ２点レベルはＧ
ＮＤレベルのままでＶ３点レベルは略電源電圧Ｖ_CC（論
理値０）である。また、図６の回路でも、Ｖ_IN≦Ｖ_thで
レベルオフ情報が記憶保持された後に、発光ダイオード
ＰＤｌの光信号有り（Ｖ_IN＞Ｖ_thで生じる）でフォトト
ランジスＰＴｌがＯＮしていない限り、信号Ｄ＝１でフ
ォトサイリスタＰｔｈがＯＮしてもトランジスタＴ２は
ＯＮせず、Ｖ２点レベルはＧＮＤレベルのままでＶ３点
レベルは略電源電圧Ｖ_CCでありレベルオフ確認出力ＲＣ
Ｓ＝１は生じない。

【００４５】図８は、Ｖ_IN≦Ｖ_thでレベルオフ情報が記
憶保持された後は、Ｖ_INレベルに関係なくレベルオフ確
認出力ＲＣＳ＝１を出力可能とした構成のレベルオフ確
認回路を示す。図８に示す第４実施形態のレベルオフ確
認回路１では、基本構成は図６と同様であり、レベル確
認回路２に検査信号Ｖ_INの立ち下がり検出回路５を付加
したことが異なる。

【００４６】図８において、レベル確認回路２に設けた
立下がり検出回路５は、抵抗Ｒ５，Ｒ６と、コンデンサ
Ｃｘと、ＰＮＰトランジスタＴ３を備えて構成される。
コンデンサＣｘは、一端が抵抗Ｒ３とトランジスタＴ１
との中間点に接続し、他端が抵抗Ｒ５を介してＰＮＰト
ランジスタＴ３のベースに接続する。トランジスタＴの
コレクタは電源電圧Ｖ_CCラインに接続し、エミッタがフ
ォトカプラＰＣ１の発光ダイオードＰＤ１と抵抗を介し
てＧＮＤに接続する。抵抗Ｒ６は、抵抗Ｒ５とトランジ
スタＴ３のベースとの中間点とＧＮＤとの間に設ける。
従って、本実施形態では、立下がり検出回路５から信号
ＳＬＶを出力するようになる。

【００４７】次に動作を図９のタイムチャートを参照し
て説明する。Ｖ_IN＞Ｖ_thの状態では、トランジスタＴ１
がＯＮで、図中のＶ４レベルがＧＮＤレベルであり、ト
ランジスタＴ３がＯＮで発光ダイオードＰＤ１が発光し
て高信号有りの状態となり、図６の回路と同様にＶ２点
レベルが電源電圧Ｖ_CCレベルにある。検査信号Ｖ_INが立
下がりＶ_IN≦Ｖ_thになると、Ｖ４点レベルはＧＮＤレべ
ルから電源電圧Ｖ_CCレベルへ変化する。その変化はコン
デンサＣｘにより立上がり微分されて、Ｖ５点レベルが
電源電圧Ｖ_CCより高レベルとなる。

【００４８】ところで、Ｖ４点がＧＮＤレベルの時に、
Ｖ５点はトランジスタＴ３のＯＮ時のベース−エミッタ
間電圧をＶ_beとしてＶ_CC−Ｖ_beである。Ｖ４点レベルが
電源電圧Ｖ_CCに立上がると、Ｖ５点は電源電圧Ｖ_CCより
高レベルになり、コンデンサＣｘと抵抗Ｒ５、Ｒ６で定
まる時定数でレべルは低下し再びＶ_CC−Ｖ_beになる。Ｖ
_IN≦Ｖｔｈになってから再びＶ_CC−Ｖ_beになるまでの時
間をΔＴとおくと、その間、トランジスタＴ３はＯＦＦ
するので発光ダイオードＰＤｌは発光せず（信号ＳＬＶ
はＯＫレベルになる）、フォトトランジスＰＴｌはＯＦ
Ｆし、フォトサイリスタＰｔｈはＯＦＦする。そして、
時間ΔＴ経過後は例えＶ_IN≦Ｖ_thでもトランジスタＴ３
は再びＯＮする。これにより、出力タイミング信号Ｄ＝
ｌが入力され次第フォトサイリスタＰｔｈがＯＮになり
レベルオフ確認出力ＲＣＳ＝ｌを出力する。尚、保持回
路３側の動作は、図６と同様であり図９のタイムチャー
トでは省略してある。

【００４９】このように、図８の回路では、検査信号Ｖ
_INが立ち下がった後は、Ｖ_INのレベルに関係なく、所定
時間ΔＴ経過後には信号Ｄ＝１の入力でレベルオフ確認
出力ＲＣＳ＝１が出力できるようになる。尚、図３及び
図５の回路においても、立下がり検出回路を付加するこ
とで、同様に、検査信号Ｖ_INの立上がり変化と無関係に
信号Ｄ＝１でレベルオフ確認出力ＲＣＳ＝１を出力でき
る。また、出力タイミング信号を省いた構成も可能であ
ることは明らかである。例えば、図３においてスイッチ
ＳＷＴを短絡する構成もできる。

【００５０】次に、上述した本発明のレベルオフ確認回
路１の適用例について説明する。図１０は、レベルオフ
確認回路１を適用した本発明のリレー接点ＯＦＦ確認装
置の実施形態の構成図であり、監視対象であるリレー接
点がＯＦＦできることを確認することを目的とするもの
である。図１０において、監視対象のリレー１１の励磁
コイル１１Ａは、例えば周期的にオン／オフする信号Ｓ
ｄｒによって励磁される。リレー接点１１Ｂの一端は、
電源電圧Ｖ_CCより高レベルの信号Ｖａラインに接続さ
れ、他端はレベルオフ確認回路１の入力端ａ接続されて
いる。従って、リレー接点１１ＢのＯＮ／ＯＦＦに基づ
くリレー１１の出力信号が検査信号Ｖ_INとしてレベルオ
フ確認回路１に入力する。信号Ｓｄｒは、レベルオフ確
認回路１の信号Ｄの入力端ｄに入力すると共に、ダイオ
ードＤ２を介して自己保持回路１２のホールド入力端に
入力する。自己保持回路１２のトリガ入力端には、レベ
ルオフ確認回路１のレベルオフ確認出力ＲＣＳが入力す
る。自己保持回路１２の出力信号ＳＨＳは、オフ・ディ
レー回路１３に入力する。オフ・ディレー回路１３は、
ダイオードＤ３、コンデンサＣ２及びレベル検定回路１
３Ａを備えて構成され、自己保持回路１２の出力信号Ｓ
ＨＳの立下がりを所定時間遅延させた信号ＣＳを出力す
る。前記レベル検定回路１３Ａは、閾値Ｖ_Lを有し、入
力信号ＳＨＶレベルがＳＨＶ≦Ｖ_LでＣＳ＝０（論理値
０）となる。ここで、信号Ｓｄｒは論理値１が電源電圧
Ｖ_CCより高いＶｂレベル、論理値０がＧＮＤ（０Ｖ）と
する。尚、レベルオフ確認回路１としては、図３、図
５、図６及び図８のいずれを適用してもよい。

【００５１】次に、図１１のタイムチャートを参照しな
がら動作を説明する。信号Ｓｄｒは周期Ｔ１毎に時間Ｔ
２だけ論理値０となり、これに従って、リレー接点１１
Ｂは周期Ｔ１で時間Ｔ２だけＯＦＦされる。信号Ｓｄｒ
＝１でリレー１１の励磁コイル１１Ａが励磁されるとリ
レー接点１１Ｂがオンとなり、レベルオフ確認回路１に
入力する検査信号Ｖ_IN＞Ｖｔｈとなる。信号Ｓｄｒ＝０
になると、励磁コイル１１Ａが非励磁となりリレー接点
１１Ｂがオフとなり、レベルオフ確認回路１に入力する
検査信号Ｖ_IN≦Ｖｔｈとなる。これにより、レベルオフ
確認回路１の保持回路３にはレベルオフ情報が記憶保持
される。

【００５２】そして、信号Ｓｄｒ＝ｌで、信号Ｄ＝１が
レベルオフ確認回路１に入力し、レベルオフ確認出力Ｒ
ＣＳ＝１が所定期間生じる。後段の自己保持回路１２の
トリガ入力端にレベルオフ確認出力ＲＣＳ＝１が入力す
る時には、ホールド入力端には信号Ｓｄｒ＝１が入力し
ており、自己保持回路１２の出力信号ＳＨＳ＝１が生成
される。信号ＳＨＳ＝１はオフ・ディレー回路１３に入
力し、ダイオードＤ３を介して信号ＳＨＶとしてレベル
検定回路１３Ａへ入力されると共にコンデンサＣ２に蓄
えられる。信号ＳＨＳ＝１の入力と同時にレベル検定回
路１３Ａから信号ＣＳ＝１が出力される。その後、信号
Ｓｄｒ＝０となると、自己保持回路１２の出力信号ＳＨ
Ｓ＝０になるが、コンデンサＣ２の放電によってレベル
検定回路１３Ａの入力信号ＳＨＶレベルがＳＨＶ≦Ｖ_L
となるまでの所定時間（オフ・ディレー時間）、信号Ｃ
Ｓ＝１を維持する。前記オフ・ディレー時間は、コンデ
ンサＣ２とレベル検定回路１３Ａの入力抵抗とレべル検
定回路１３Ａの閾値Ｖ_Lで定まる。ここで、ＳＨＳ＝０
となると、ＳＨＳレベル＜ＳＨＶレベルとなるが、ダイ
オードＤ３によりコンデンサＣ２から自己保持回路１２
へは電流は流れず、自己保持回路１２の出力レベルが低
下しても信号ＳＨＶレベルは影響されない。

【００５３】そして、オフ・ディレー回路１３のオフ・
ディレー時間を、信号Ｓｄｒの論理値０の期間より長く
設定しておくことで、リレー接点１１ＢのＯＦＦ機能が
正常であれば、信号Ｓｄｒが論理値０から論理値１にな
る毎に自己保持回路１２からＳＨＳ＝１が生成されるの
で信号ＣＳ＝１が継続し、リレー接点１１Ｂが正常にＯ
ＦＦしていることを確認できる。もし、図１１に破線で
示すように、リレー接点１１ＢがＯＮ故障すると、信号
Ｓｄｒ＝０で自己保持回路１２がリセットされて信号Ｓ
ＨＳ＝０になった後は、その後、信号Ｓｄｒ＝１になっ
てもレベルオフ確認回路１からレベルオフ確認出力ＲＣ
Ｓ＝１が生成されない。従って、自己保持回路１２へト
リガ信号が入力されず出力ＳＨＳ＝０のままとなり、オ
フ・ディレー回路１３のオフ・ディレー時間経過後に、
オフ・ディレー回路１３の出力ＣＳ＝０になって、リレ
ー接点１１ＢのＯＦＦ機能が喪失したことが通報でき
る。

【００５４】かかる構成によれば、リレー接点が正常に
ＯＦＦしていれば、論理値１の出力が継続して発生する
ことになり、リレー接点がＯＦＦできることを、フェー
ルセーフな構成で確認することができる。次に、２重系
構成装置にレベルオフ確認回路１を適用して、いずれか
一方の監視系の出力が安全を示す論理値１に固定される
異常を検出する構成について説明する。

【００５５】図１２は、本出願人により先に提案された
国際公開ＷＯ９６／３１７５５で開示された変化完了検
出回路にレベルオフ確認回路１を適用した構成例であ
る。ここで、前記変化完了検出回路について簡単に説明
する。検出対象物が第１の状態から第２の状態に移行す
る動作特性を有するものであるとすると、変化完了検出
回路の基本的な構成は、検出手段、第１状態検出回路、
第２状態検出回路及び状態判定回路とを備えて構成され
る。

【００５６】その動作は、検出対象物の動作状態に対応
した検出手段からの出力信号ｅｌに基づいて、第１状態
検出回路は第１の状態に対応した出力信号ＳＡを生成
し、第２状態検出回路は第２の状態に対応した出力信号
ＳＢを生成する。そして、第１の状態から第２の状態に
変化が完了したことを検出するには、検出対象物が第１
の状態から第２の状態に正常に移行した時には両状態検
出回路の出力信号ＳＡとＳＢが同時に重なり合う期間が
存在することから、状態判定回路は、出力信号ＳＡとＳ
Ｂが同時に重なり合う期間が存在することを条件とし
て、第２状態検出回路の第２の状態に対応する出力信号
ＳＢ＝１の入力で変化完了を示す判定出力信号Ｚ＝１を
出力するようになっている。

【００５７】しかし、かかる構成では、検出手段の故障
等で、信号ｅｌで示される状態が第２の状態に固定して
しまうような場合、第１の状態（危険を意味する）にな
ったにも拘わらず第２の状態（安全を意味する）を通報
する危険があり、かかる誤りを防止する方法として、論
理値１の時に第２の状態を示し、論理値０の時に第１の
状態を示すような外部信号ＯＰを、別途状態判定回路に
入力し、外部信号ＯＰが論理値１の時のみＺ＝１が生成
されるような構成が開示されている。外部信号ＯＰとし
ては、運転命令信号や検出対象物に供給される電流の有
／無の信号等が用いられる。このように、第２状態検出
回路からの信号ＳＢ＝１と外部信号ＯＰ＝１とで判定出
力信号Ｚ＝１を保持する構成は、２重系構成を用いてい
ると言える。

【００５８】従って、図１２は、変化完了検出回路にお
ける信号ＳＢとＯＰ（２重系構成装置の第１と第２の各
監視系出力に相当する）の異常検出を行う回路構成例を
示している。図１２において、検出手段２１、第１状態
検出回路２２、第２状態検出回路２３及び状態判定回路
２４は、国際公開ＷＯ９６／３１７５５で開示されたも
のと同様である。

【００５９】即ち、検出手段２１は、被検出物体（図示
せず）の状態の応じた信号ｅ１を出力する。第１状態検
出回路２２は、信号ｅ１が状態Ａを示す時にＳＡ＝１を
出力し、状態Ａを示さない時にＳＡ＝０を出力する。第
２状態検出回路２３は、信号ｅ１が状態Ｂを示す時にＳ
Ｂ＝１を出力し、状態Ｂを示さない時にＳＢ＝０を出力
する。状態判定回路２４は、ＳＢ＝ＳＡ＝１の期間があ
ることを確認して、ＳＢ＝１且つ外部信号ＯＰ＝１の
間、判定出力信号Ｚ＝ｌを生成する。換言すれば、信号
ＳＢ及び外部信号ＯＰの少なくとも一方が論理値０にな
るとＺ＝０になる。また、各監視系の出力に相当する外
部信号ＯＰと信号ＳＢの論理和演算を行う論理和回路２
５を設け、この論理和回路２５の出力を、レベルオフ確
認回路１の検査信号Ｖ_INとする。更に、外部信号ＯＰと
信号ＳＢの論理積演算を行う論理積回路２６を設け、こ
の論理積回路２６の出力を、レベルオフ確認回路１の出
力タイミング信号Ｄとする。レベルオフ確認回路１のレ
ベルオフ確認出力ＲＣＳを状態判定回路２４に入力す
る。

【００６０】図１３に、図１２の回路の動作タイムチャ
ートを示す。検出手段２１の出力信号ｅｌは、図１３に
示すように、検出対象物の状態に応じて変化する。そし
て、第１状態検出回路２２は、状態Ａ（時刻ｔ３以前と
時刻ｔ４以降）で出力信号ＳＡ＝１（論理値１）を出力
する。第２状態検出回路２３は、状態Ｂ（時刻ｔ１〜時
刻ｔ５）で出力信号ＳＢ＝１（論理値１）を出力する。
尚、第２状態検出回路２３の出力信号ＳＢ＝１は、信号
ｅ１が状態Ｂを示してから遅れ時間τ経過後に生成され
てもよく、本実施形態では図１３に示すように、時刻ｔ
１から遅れ時間τ経過後にＳＢ＝１となるようになって
いる。

【００６１】レベルオフ確認回路１は、信号ＳＢとＯＰ
が共に論理値０になる期間が存在することを論理和回路
２５の出力により確認してレベルオフ情報を記憶保持す
る。そして、時刻ｔ２で外部信号ＯＰが論理値１になる
と、論理積回路２６からの出力タイミング信号Ｄ＝１の
入力により、記憶保持した確認情報をＲＣＳ＝１として
状態判定回路２４へ入力する。状態判定回路２４は、Ｓ
Ｂ＝ＳＡ＝１の期間があり、且つ、信号ＳＢと外部信号
ＯＰが共に論理値０になる期間が存在していたこと（即
ち、ＲＣＳ＝１）を確認して、信号ＳＢ＝１且つ外部信
号ＯＰ＝１の間（時刻ｔ３〜ｔ４）、判定出力信号Ｚ＝
１を生成する。

【００６２】レベルオフ確認回路１の検査信号Ｖ_INは、
信号ＳＢと外部信号ＯＰが共に論理値０になった時のみ
論理値０になればいいので、論理和回路２５の出力信号
を検査信号Ｖ_INとして入力している。尚、図１２では、
レベルオフ確認出力ＲＣＳ＝１の出力のタイミングをＳ
Ｂ＝ＯＰ＝１になった時点として、信号ＳＢと外部信号
ＯＰの論理積信号を信号Ｄとして入力しているが、信号
Ｄの生成構成はこれに限定されない。例えば、信号ＳＢ
と外部信号ＯＰのいずれか一方が論理値１になった時点
でレベルオフ確認出力ＲＣＳを出力させる場合には、信
号ＳＢと外部信号ＯＰの論理和信号とすればよい等、目
的のタイミングに応じて信号Ｄを生成するようにすれば
よい。

【００６３】かかる構成によれば、信号ＳＢ及び外部信
号ＯＰのいずれか一方或いは両方に論理値１が継続する
誤りが生じると、レベルオフ確認回路１の出力ＲＣＳ＝
１が生成されないので、状態判定回路２４の出力Ｚは論
理値１にならない。従って、信号ＳＢ及び外部信号ＯＰ
のいずれか一方或いは両方に論理値１が継続する誤りを
検出できる。

【００６４】図１４に、図１２の具体例を示す。図１４
は、図１２の信号ｅｌを回転体回転数に比例した周波数
の信号として回転体の停止を検出するための具体的回路
構成例を示す。図１５には図１４の回路の動作タイムチ
ャートを示す。図１４において、３１は第２状態検出回
路として機能する回転低速検出回路、３２は第１状態検
出回路として機能する回転有り検出回路、３３は状態判
定回路として機能する回転停止判定回路である。信号Ｏ
Ｐは、例えば回転体の運転スイッチのバック接点信号
や、回転体を駆動するモータに流れる電流がないことを
示す電流無し信号で与えられる。尚、図１４の回路で
は、信号線Ｊ２の断線故障を考慮して、信号発生器３５
から高周波信号ｗを信号ｅ１に重畳する回路を付加して
いる。

【００６５】図１４において、回転体の回転状態に応じ
て検出手段１（図１２参照）から出力される信号ｅ１
は、信号ｗが重畳されて回転低速検出回路３１に入力
し、コンデンサを介して増幅器３１Ａに入力して増幅さ
れ信号ｋ１となる（図１５（ａ）〜（ｃ）参照）。増幅
信号ｋ１は、整流回路３１Ｂと、回転有り検出回路３２
に供給される。

【００６６】信号ｅ１に重畳した信号ｗは、信号ｅ１が
回転に応じて変化している時には、略抑圧され信号ｅ１
が増幅され出力される。整流回路３１Ｂの前段の結合コ
ンデンサは大容量であり、後段の平滑コンデンサは高周
波信号ｗに対して低いインピーダンスとなる小容量であ
り、よって、整流回路３１Ｂは、信号ｋ１の波形を略維
持したままで、直流レベルを電源電圧Ｖ_CCの分だけシフ
トした信号ｋ２を出力する（図１５（ｄ）参照）。

【００６７】信号ｋ２は、閾値Ｖ_th1を有するレベル検
定回路３１Ｃに入力し、閾値Ｖ_th1以上であれば、レベ
ル検定回路３１Ｃからの出力に基づいて整流回路３１Ｄ
から高レベルの信号ｋ４が生成する（図１５（ｆ）参
照）。オン・ディレー回路３１Ｅは、回転体の回転速度
が所定速度より高い時は、信号ｋ４の高レベル継続時間
が設定時間Ｔｏｎより短く、信号ｅ１と略同程度であり
信号ｋ５を生成しないが、回転速度が所定速度以下にな
り、信号ｋ４の高レベル継続時間が設定時間Ｔｏｎ以上
になると信号ｋ５を生成する（図１５（ｇ）参照）。

【００６８】信号ｋ５は、ダイオードとコンデンサとレ
ベル検定回路で構成されるオフ・ディレー回路３１Ｆに
入力される。オフ・ディレー回路３１Ｆは、高レベルの
信号ｋ５が生じた時、信号ｋ５が再び低レベルになって
も所定時間Ｔｏｆ１は出力ＳＢとして論理値１に相当す
る交流信号を生成し、整流回路３１Ｇで整流される。
尚、オフ・ディレー回路３１Ｆは、信号ｋ５の入力がな
い時は出力ＳＢとして論理値０に相当する直流信号を生
成する。

【００６９】整流回路３１Ｇは、オフ・ディレー回路３
１Ｆの出力ＳＢと信号ＯＰを整流加算する構成である。
従って、整流回路３１Ｇの出力信号ＳＢ′（ｋ６）は
（ＯＰレベル＋｜ＳＢ｜）レベルになる。ここで、｜Ｓ
Ｂ｜はＳ信号Ｂが交流信号の時の振幅（ｐｅａｋｔｏ
ｐｅａｋ）を意味し、略Ｖ_CCであるとする。また、信
号ＯＰ＝１（論理値１）は例えば略２Ｖ_CCレベル，ＯＰ
＝０（論理値０）は略Ｖ _CCレベルであるとする。図１５
のタイムチャートにおいて、時刻ｔ１でオン・ディレー
回路３１Ｅが高レベルの論理値１の信号ｋ５を出力する
と、後段のオフ・ディレー回路３１Ｆは、信号ｋ５＝１
を所定期間Ｔｏｆ１延長して論理値１の出力信号ＳＢ
（交流出力）を生成する。この時、信号ＯＰ＝０であれ
ば、整流回路３１Ｇの出力信号ＳＢ′（ｋ６）＝（ＯＰ
レベル＋｜ＳＢ｜）は、信号ＯＰ＝０が略Ｖ_CC、｜ＳＢ
｜が論理値１でＶ_CCとなるため、略２Ｖ_CCレべル（論理
値１とおく）になる。その後、時刻ｔ２で信号ＯＰ＝１
（略２Ｖ_CC）になると、信号ＳＢ′（ｋ６）は略３Ｖ_CC
（論理値２とおく）になる（図１５（ｈ），（ｉ）参
照）。この出力信号ＳＢ′は回転停止判定回路３３のレ
べル検定回路３３Ａとレベルオフ確認回路１へ入力され
る。ここで、レベル検定回路３３Ａの閾値Ｖ_th2は、信
号ＳＢ′が論理値２の時にのみ高レベルの論理値１が出
力されるように設定される。信号ＳＢ′が論理値２と
は、信号ＯＰと信号ＳＢが共に論理値１であることを意
味し、レベル検定回路３３Ａの出力は、実質的に信号Ｏ
Ｐと信号ＳＢの論理積出力に相当する。一方、レベルオ
フ確認回路１の入力信号Ｖ_INに対する閾値Ｖ_thは、信号
ＳＢ′の論理値１レベル（略２Ｖ_CC）と論理値０レべル
（略Ｖ_CC）の間に設定される。つまり、信号ＳＢ′が論
理値０になる時は信号ＯＰと信号ＳＢが共に論理値０の
時のみであって、いずれか一方でも論理値１の時は信号
ＳＢ′は略２Ｖ_CCレベルで論理値１になる（尚、信号Ｏ
Ｐと信号ＳＢが共に論理値１の時は、信号ＳＢ′は略３
Ｖ_CCで論理値２である）。従って、レベルオフ確認回路
１の入力端ａには、実質的に信号ＯＰと信号ＳＢの論理
和出力が入力されていることになる。

【００７０】一方、回転有り検出回路３２に入力された
信号ｋ１は、信号ｗの成分が、抵抗と４端子コンデンサ
で構成される低域通過フィルタにより減衰されて信号ｋ
３となる（図１５（ｅ）参照）。この信号ｋ３は、コン
デンサと抵抗で構成される立上がり微分回路を介して電
源電圧Ｖ_CCより高レベルのトリガ入力信号として回転停
止判定回路３３に入力される。このトリガ入力信号が、
図１２の信号ＳＡに相当する。

【００７１】回転停止判定回路３３の自己保持回路３３
Ｃは、信号ＳＡ＝ｌをトリガ信号とし、信号ＯＰと信号
ＳＢの論理積演算の結果である整流回路３３Ｂの整流出
力ｋ７＝１をホールド信号として自己保持して信号ｋ８
＝１を出力する（図１５（ｊ），（ｋ）参照）。自己保
持回路３３Ｄは、レベルオフ確認回路１のＲＣＳ＝１を
トリガ信号とし、同じく信号ＯＰと信号ＳＢの論理積演
算の結果である整流回路３３Ｂの整流出力ｋ７＝１をホ
ールド信号として自己保持して信号ｋ９＝１を出力する
（図１５（ｊ），（ｌ），（ｍ）参照）。信号ｋ８と信
号ｋ９は論理積回路３３Ｅへ入力されて論理積演算結果
として回転停止を示す判定信号Ｚ＝１が出力される（図
１５（ｎ）参照）。

【００７２】この判定信号Ｚ＝１は、信号ＳＡ＝１と信
号ＳＢ＝１が同時に存在することを自己保持回路３３Ｃ
で確認し、信号ＯＰと信号ＳＢが共に論理値０になる期
間が存在することを自己保持回路３３Ｄで確認し、それ
ぞれ信号ＯＰ＝ＳＢ＝１で保持した結果である。信号Ｏ
Ｐと信号ＳＢの少なくとも一方が論理値０になれば、自
己保持回路３３Ｃ，３３Ｄはリセットされて信号ｋ８，
ｋ９は共に論理値０になるので、判定信号Ｚも論理値０
になる。

【００７３】図１６は、同一構成の第１監視系と第２監
視系を有する２重系構成の回転停止回路へのレベルオフ
確認回路の適用例を示す。図１６において、第１検出手
段４１Ａと第２検出手段４１Ｂは、同一の回転体（図示
せず）を監視し、それぞれ回転体の回転数に比例した周
波数の信号ｅ１，ｅ２を出力する（同一時刻に信号ｅ１
と信号ｅ２が同一周波数とは限らない。各々独立に回転
数と周波数は比例関係にある）。第１停止検出回路４２
Ａ及び第２停止検出回路４２Ｂは、各々信号ｅ１、信号
ｅ２を受信してその周波数検定を行い、周波数が予め定
められた所定周波数以下である時に信号Ｓ１、Ｓ２とし
て論理値１を出力し、所定周波数より高い時には信号Ｓ
１、Ｓ２として論理値０を出力する。第１検出手段４１
Ａ及び第１停止検出回路４２Ａが第１監視系を構成し、
第２検出手段４１Ｂ及び第２停止検出回路４２Ｂが第２
監視系を構成する。

【００７４】信号Ｓ１と信号Ｓ２は論理和回路４３へ入
力されて、その論理和演算出力が検査信号Ｖ_INとして前
述の本発明のレベルオフ確認回路１へ入力される。更
に、信号Ｓ１とＳ２は論理積回路４４へも入力されてそ
の論理積演算結果が出力タイミング信号Ｄとしてレベル
オフ確認回路１へ入力される。そして、判定回路へは、
信号Ｓ１、Ｓ２とオフ確認回路出力ＲＣＳが入力され
る。判定回路４５は、信号Ｓ１とＳ２が共に論理値１で
ある時にレベルオフ確認回路１のレベルオフ確認出力Ｒ
ＣＳ＝１が入力されると、信号Ｓ１とＳ２が共に論理値
１である間、判定信号Ｚ＝１を出力し、信号Ｓ１及び信
号Ｓ２のうち少なくとも一方が論理値０になると判定信
号Ｚ＝０を出力する。例え、信号Ｓ１，Ｓ２が共に論理
値１であっても、信号ＲＣＳ＝１が入力されない限り、
判定信号Ｚ＝１は出力されない。

【００７５】図１７の動作タイムチャートを参照して動
作を説明する。回転体が、回転→停止→回転→停止の動
作を行ったとする。正常時、回転中には各検出手段４１
Ａ，４１Ｂからの信号ｅ１，ｅ２の周波数はそれぞれ所
定周波数より高く信号Ｓ１，Ｓ２は共に論理値０であ
る。回転体が減速してくると信号ｅ１，ｅ２の周波数も
低下してきて、所定周波数以下になるとＳ１＝１，Ｓ２
＝１がそれぞれの各停止検出回路４２Ａ，４２Ｂから出
力される。図１７では分かり易くするために、信号Ｓ１
＝１と信号Ｓ２＝１は略同時に出力されるとして、それ
までを回転期間、それ以降論理値１出力期間を停止期間
として説明する。回転期間において、正常時、信号Ｓ１
と信号Ｓ２は共に論理値０になる。従って、レベルオフ
確認回路１の入力信号Ｖ_INも論理値０になってレベルオ
フ確認回路１で確認されて記憶保持される。次に、信号
Ｓ１＝Ｓ２＝１になると、入力信号Ｖ _INが論理値１にな
ると共に信号Ｄも論理値１になり、所定期間レベルオフ
確認出力ＲＣＳ＝１が生成されて、判定回路４５へ伝達
される。判定回路４５は、信号Ｓ１＝Ｓ２＝１の下でレ
ベルオフ確認出力ＲＣＳ＝１が入力されたことで判定信
号Ｚ＝１を出力する。判定信号Ｚ＝１は回転体停止を通
報している。回転体が再度回転し始めると、信号Ｓ１，
Ｓ２が共に論理値０になり判定信号Ｚ＝０になる。判定
信号Ｚ＝０は回転体回転を通報している。

【００７６】図１７に破線で示すように、例えば故障等
で回転体が回転し始めたにも拘わらず信号Ｓ２＝１に固
定される誤りが発生した場合、信号Ｓ１は正常時と同様
に回転開始で論理値０になるので、判定回路４５の判定
信号Ｚは論理値０になる。一方、信号Ｓ２が論理値１に
固定されているので、レベルオフ確認回路１の入力信号
Ｖ_INは論理値１に固定される。従って、レベルオフ確認
回路１にはレベルオフ情報は記憶されないないので、回
転体停止で信号Ｓ１＝１になり信号Ｄも論理値１になっ
ても、入力信号Ｖ_INが論理値０にならなかったためにレ
ベルオフ確認出力ＲＣＳ＝１は出力されず、判定回路４
５の判定信号Ｚは論理値０のままで論理値１にはならな
い。即ち、実際には回転体停止であるが、回転体回転を
通報することになる。

【００７７】図１８及び図１９は、図１６の各停止検出
回路と判定回路の具体的構成例を示す。尚、論理値０レ
べルを略回路電源電圧Ｖ_CC、論理値１を回路電源電圧Ｖ
_CCより高レベルとして構成されている。第１停止検出回
路と第２停止検出回路は、同一の構成であるので、図１
８では第１停止検出回路を示しこれについて説明する。

【００７８】図１８において、第１停止検出回路４２Ａ
は、信号発生器５１、増幅器５２、整流回路５３、レベ
ル検定回路５４、整流回路５５及びオン・ディレー回路
５６を備えて構成される。この第１停止検出回路４２Ａ
の構成は、図１４の回転低速検出回路３１からオフ・デ
ィレー回路３１Ｆ及び整流回路３１Ｇを除き、高周波信
号ｗを信号ｅ１に重畳する回路を含めている以外は、回
転低速検出回路３１と同様の構成である。

【００７９】第１停止検出回路４２Ａの動作は、前記回
転低速検出回路３１の信号ｋ５が出力されるまでの動作
と同じであり、ここでは説明を省略する。そして、前記
回転低速検出回路３１の信号ｋ５が、第１停止検出回路
４２Ａの信号Ｓ１に相当する。図１９は、判定回路４５
の構成を示す。

【００８０】図１９において、判定回路４５は、論理積
回路６１及び自己保持回路６２を備えて構成される。論
理積回路６１は、信号Ｓｌと信号Ｓ２を受信し、信号Ｓ
ｌと信号Ｓ２が共に論理値１の時に論理値１を出力し、
いずれか一方でも論理値０の時には出力は論理値０にな
る。自己保持回路６２は、論理積回路６１の論理積出力
をホールド信号とし、レベルオフ確認回路１のレベルオ
フ確認出力ＲＣＳをトリガ信号としている。ホールド信
号が論理値１の時に論理１のトリガ信号が入力される
と、ホールド信号が論理値１の間、論理値１の判定信号
Ｚを出力する。ホールド信号が論理値０になると出力信
号Ｚは論理値０になり、再度ホールド信号が論理値１に
なっても論理値１のトリガ信号が入力されない限り出力
信号Ｚは論理値１にならない。尚、論理和回路４３は、
ダイオードを用いたワイヤードＯＲで構成し、信号Ｓ
ｌ，Ｓ２のいずれか一方でも論理値１になれば、ダイオ
ードを介して論理値１の信号Ｖ_INを出力する。例えば、
信号Ｓｌ＝１、信号Ｓ２＝０であるとすると、信号Ｓｌ
＝１はダイオードを介して信号Ｖ_IN＝１として伝達され
る。また、信号Ｓ２の信号線から見て信号Ｖ_IN＝１の信
号はダイオードが逆方向となるので、信号Ｖ_IN＝１は阻
止されて信号Ｓ２の信号線側へは伝達されない。

【００８１】尚、図１６の実施形態において、各検出手
段には、光センサや電磁誘導センサ等の多様なトランス
デューサを用いることが出来る。電磁誘導センサの具体
的な例は、例えば国際公開ＷＯ９６／２４８５２、国際
公開ＷＯ９６／３１７５５等で開示されている。また、
光センサの具体的な例は、国際公開ＷＯ９６／３１７５
５、国際公開ＷＯ９７／２２ＯＯ８等で開示されてい
る。両検出手段は同種のトランスデューサを用いる場合
と、異種のトランスデューサを用いる場合とがあり得
る。同種とは例えば両者とも光センサとする場合を指
し、異種とは例えば一方を光センサとし他方を電磁誘導
センサとするような場合を指す。同種として高センサを
用いた場合には、例えば回転板の汚れ等で両検出手段の
出力に同様の誤りが生じる場合がある。異種とした場合
には、例えば回転板の汚れで光センサの出力に誤りが生
じても電磁誘導センサはその汚れの影響を受けずに正常
の出力が生じることが期待でき、監視系を２重系とした
場合の両系同時誤りの防止能力を向上できる。

【００８２】尚、以上述べた実施形態において、整流回
路を加算構成としてその出力信号に対する判定閾値を適
切に設定することで論理積演算や論理和演算機能を実現
する手法は、「安全性を考慮したプログラマブル多値論
理デバイスの一構成法」（多値論理研究ノート，第１６
巻，第１８号）等で既に公知である。また、図１０、図
１４、図１８、図１９等で用いたレベル検定回路、論理
積回路等をフェールセーフ要素として構成する場合は、
米国特許第５，３４５，１３８号明細書、同第４，６６
１，８８０号明細書、同第５，０２７，１１４号明細書
に開示されているフェールセーフ・ウィンドウ・コンパ
レータ／ＡＮＤゲートを用いることが出来る。また、オ
ン・ディレ一回路は、前述した国際公開ＷＯ９４／２３
３０３号公報、特公平７−３１６９３４号公報等の公知
のフェールセーフ要素を用いることが出来る。また、自
己保持回路は、国際公開ＷＯ９４／２３３０３号公報、
国際公開ＷＯ９４／２３４９６号公報等で公知のフェー
ルセーフ要素を用いることができる。

【００８３】

【発明の効果】以上説明したように、請求項１の発明に
よれば、安全を確保するための装置の、危険を示す機
能、即ち、危険の時に低エネルギ状態の信号を生成でき
る機能が正常か否かを、フェールセーフな構成で確認で
きるようになる。請求項２の発明によれば、レベルオフ
確認出力の出力タイミングを設定できる。

【００８４】請求項３〜８の発明によれば、請求項１の
効果に加えて、検査信号がオフする毎に最新のオフ情報
を記憶できるので、オフ確認の信頼性をより向上でき
る。請求項９、１０の発明によれば、リレー接点のオフ
機能をフェールセーフに確認することができる。請求項
１１、１２の発明によれば、複数の監視系の故障により
誤り出力を検出することが可能となる。

【図面の簡単な説明】

【図１】本発明のレベルオフ確認回路の第１実施形態を
示す構成図

【図２】図１の回路の動作タイムチャート

【図３】本発明の具体的回路構成例を示す図

【図４】図３の回路の動作タイムチャート

【図５】本発明の具体的回路構成の別の例を示す図

【図６】本発明の具体的回路構成の更に別の例を示す図

【図７】図６の回路の動作タイムチャート

【図８】本発明の具体的回路構成の更に別の例を示す図

【図９】図８回路の要部の動作タイムチャート

【図１０】本発明のレベルオフ確認回路を適用したリレ
ーＯＦＦ機能確認装置の実施形態を示す回路図

【図１１】図１０の回路の動作タイムチャート

【図１２】本発明のレベルオフ確認回路を適用した多重
系構成装置の実施形態を示す回路図

【図１３】図１２の回路の動作タイムチャート

【図１４】多重系構成装置の具体的構成例を示す回路図

【図１５】図１４の回路の動作タイムチャート

【図１６】本発明のレベルオフ確認回路を適用した２重
系構成の回転停止確認装置の実施形態を示す回路図

【図１７】図１６の回路の動作タイムチャート

【図１８】図１６の停止検出回路の具体的構成例を示す
回路図

【図１９】図１６の判定回路のの具体的構成例を示す回
路図

【符号の説明】

１レベルオフ確認回路２レベル確認回路３保持回路４，１２自己保持回路１１リレー１１Ｂリレー接点１３オフ・ディレー回路４１Ａ，４１Ｂ検出手段４２Ａ，４２Ｂ停止検出回路４５判定回路Ｔ１，Ｔ２トランジスタＳＷＴスイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者安斉博次栃木県宇都宮市平出工業団地11−２日本信号株式会社宇都宮事業所内Ｆターム(参考） 2G035 AA00 AB01 AC01 AC15 AD00 AD02 AD04 AD08 AD09 AD10 AD11 AD14 AD16 AD17 AD19 AD23 AD25 AD27 AD39 AD43 AD44 AD47 AD58

Claims

【特許請求の範囲】

【請求項１】検査信号のレベルが所定の閾値以下に低下
したことを検出するオフ検出手段と、該オフ検出手段のオフ検出出力に基づいて前記検査信号
のレベルオフ情報を記憶保持してレベルオフ確認出力を
論理値１として発生する記憶手段と、を備えて構成したことを特徴とする検査信号のレベルオ
フ確認回路。
【請求項２】前記記憶手段は、論理値１の出力タイミン
グ信号が入力した時に前記レベルオフ確認出力を論理値
１として発生する構成である請求項１に記載の検査信号
のレベルオフ確認回路。
【請求項３】前記記憶手段は、前記レベルオフ確認出力
を所定時間出力した後、前記レベルオフ情報の記憶がリ
セットされる構成である請求項１又は２に記載の検査信
号のレベルオフ確認回路。
【請求項４】記憶手段からのレベルオフ確認出力をトリ
ガ入力と、論理値１の外部信号をホールド入力とし、自
己保持出力で前記トリガ入力を自己保持する自己保持回
路を設けて構成した請求項３に記載の検査信号のレベル
オフ確認回路。
【請求項５】前記オフ検出手段が、前記検査信号の入力
端と接地との間に第１ツェナーダイオード、第１抵抗及
び第２抵抗の直列回路を接続し、ベースが前記第１抵抗
と第２抵抗との間に接続し、コレクタが第３抵抗を介し
て電源と接続し、エミッタが接地された第１ＮＰＮトラ
ンジスタを有する構成であり、前記記憶手段が、ベースが前記オフ検出手段の第３抵抗
と電源との間に接続し、エミッタが前記電源に接続し、
コレクタが第４抵抗を介して接地された第１ＰＮＰトラ
ンジスタと、一端が前記第１ＰＮＰトランジスタのコレ
クタと第４抵抗との間に接続する第１コンデンサと、ア
ノード端が前記電源に接続しカソード端が前記第１コン
デンサの他端に接続する第１ダイオードと、該第１ダイ
オードと第１コンデンサとの間と前記レベルオフ確認出
力の出力端との間に介装され、論理値１の前記出力タイ
ミング信号によりオンする第１スイッチ手段とを有する
構成である請求項３又は４に記載の検査信号のレベルオ
フ確認回路。
【請求項６】前記オフ検出手段が、前記検査信号の入力
端と接地との間に第５抵抗及び第６抵抗の直列回路を接
続し、ベースが前記第５抵抗と第６抵抗との間に接続
し、エミッタが電源と接続し、コレクタが第７抵抗を介
して接地された第２ＰＮＰトランジスタを有する構成で
あり、前記記憶手段が、ベースが前記オフ検出手段の第７抵抗
と接地との間に接続しコレクタが第８抵抗を介して電源
に接続し、エミッタが接地された第２ＮＰＮトランジス
タと、一端が前記第２ＮＰＮトランジスタのコレクタと
第８抵抗との間に接続する第２コンデンサと、アノード
端が前記電源に接続しカソード端が前記第２コンデンサ
の他端に接続する第２ダイオードと、該第２ダイオード
と第２コンデンサとの間と前記レベルオフ確認信号の出
力端との間に介装され、論理値１の前記出力タイミング
信号によりオンする第２スイッチ手段とを有する構成で
ある請求項３又は４に記載の検査信号のレベルオフ確認
回路。
【請求項７】前記オフ検出手段が、前記検査信号の入力
端と接地との間に第２ツェナーダイオード、第９抵抗及
び第１０抵抗の直列回路を接続し、ベースが前記第９抵
抗と第１０抵抗との間に接続し、コレクタが第１１抵抗
を介して電源と接続し、エミッタが接地された第３ＮＰ
Ｎトランジスタを有し、該第３ＮＰＮトランジスタと第
３抵抗との間に前記オフ検出出力の出力端を有し、該出
力端からの出力信号を第３ＮＰＮトランジスタのオン時
に発光する発光ダイオードで光信号に変換して出力する
構成であり、前記記憶手段が、前記オフ検出手段の発光ダイオードと
第１フォトカプラを形成するフォトトランジスと、ベー
スが前記フォトトランジスのコレクタと電源との間に接
続し、エミッタが前記電源に接続し、コレクタが第１２
抵抗を介して接地された第３ＰＮＰトランジスタと、一
端が前記第３ＰＮＰトランジスタのコレクタと第１２抵
抗との間に接続する第３コンデンサと、アノード端が前
記電源に接続しカソード端が前記第３コンデンサの他端
に接続する第３ダイオードと、前記フォトトランジスの
エミッタと接地との間に接続されたフォトサイリスタ及
び論理値１の前記出力タイミング信号により発光して前
記フォトサイリスタをオンする発光ダイオードからなる
第２フォトカプラとを有する構成である請求項３又は４
に記載の検査信号のレベルオフ確認回路。
【請求項８】前記オフ検出手段が、前記出力端からの出
力に基づいて前記検査信号のレベルが所定の閾値以下に
立ち下がったことを検出して所定時間出力を発生する立
下がり検出回路を有し、該検出回路の出力を前記発光ダ
イオードで光信号に変換して前記記憶手段のフォトトラ
ンジスに出力する構成とした請求項７に記載の検査信号
のレベルオフ確認回路。
【請求項９】リレーの接点がオフ可能であることを確認
する装置であって、前記リレー接点のオン／オフ動作に基づいた出力信号を
前記検査信号として入力する請求項１〜８のいずれか１
つに記載のレベルオフ確認回路と、該レベルオフ確認回路の出力をトリガ入力とし、前記リ
レーの駆動信号をホールド入力とし、前記トリガ入力側
を自己保持する自己保持回路と、該自己保持回路の出力の立下がりを前記リレーのオフ期
間より長い時間遅延させるオフ・ディレー回路と、を備
えて構成したことを特徴とする装置。
【請求項１０】前記レベルオフ確認回路は、リレーの駆
動信号を出力タイミング信号として入力し、論理値１の
前記出力タイミング信号が入力した時に論理値１のレベ
ルオフ確認出力を発生する構成である請求項９に記載の
装置。
【請求項１１】監視対象の動作状態を監視し、その動作
状態が安全状態の時に論理値１の、危険状態の時に論理
値０の監視出力をそれぞれ発生する複数の監視系を有
し、各監視系が共に論理値１の監視出力を発生した時に
安全を示す論理値１の判定出力を発生する判定回路を備
えた多重系構成の装置において、各監視系の監視出力を論理和演算する論理和回路と、該論理和回路の出力を前記検査信号として入力する請求
項１〜８のいずれか１つに記載のレベルオフ確認回路と
を備え、該レベルオフ確認回路から論理値１のレベルオフ確認出
力が発生していることを条件として、前記判定回路が論
理値１の出力を発生可能とする構成としたことを特徴と
する装置。
【請求項１２】前記レベルオフ確認回路は、両監視系の
監視出力の論理積演算出力を出力タイミング信号として
入力し、論理値１の前記出力タイミング信号が入力した
時に論理値１のレベルオフ確認出力を発生する構成であ
る請求項１１に記載の装置。