JP2000060119A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】 電源１次側で発生した回路の異常を２次側の
直流電圧に現れる電圧変動によって検知し、２次側に備
えられた複数の負荷回路を個別に制御することが可能な
スイッチング電源を提供することを目的とする。 【解決手段】 スイッチング電源において、１次側で発
生した回路の異常を２次側の直流電圧に現れる電圧変動
によって検知する異常検出回路と、前記異常検出回路に
よって発生された異常信号によって２次側に備えられた
複数の負荷回路を個別に制御することが可能な負荷回路
制御回路を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パルス幅制御方式
を用いて出力電圧を安定化するスイッチング電源に係わ
り、特に１次側のフィードバック電圧制御の異常処理方
式の改善に関するものである。

【０００２】

【従来の技術】図３は従来のスイッチング電源の一例を
示す回路図である。同図において、トランスの１次巻線
２１には直流電圧ＶＩＮが印加されてＦＥＴなどのスイ
ッチング素子３５によってオンオフされる。すると１次
電流ａがパルス状に流れるため２次巻線２２にはスイッ
チング電流が誘起され、これをダイオード５１およびコ
ンデンサ５２で構成された整流回路によって直流化し負
荷回路６１に供給している。

【０００３】同図は２個の負荷回路に電源を供給する場
合の図であり、ダイオード５３、コンデンサ５４および
負荷回路６２は上記と同様の構成である。

【０００４】図３に示したスイッチング電源では、前記
１次電流ａをオンオフすることによってトランス２０に
誘起する電圧を巻線２４によって検出し、これを制御用
ＩＣ１０にフィードバックしてスイッチング素子３５に
送出するオンオフ信号ＶＯのデューティー比を制御する
ことにより２次側に供給する直流電圧を安定化してい
る。

【０００５】前記１次巻線２１に流れる１次電流ａをオ
ンオフすることによって巻線２４に誘起されたスイッチ
ング電流は、ダイオード３１およびコンデンサ３２で構
成された整流回路によって直流化され、フィードバック
電流ＩＦとして抵抗１２および抵抗１３を介して制御用
ＩＣ１０のフィードバック端子ＦＢに入力される。この
時フィードバック電流ＩＦは、抵抗１２および抵抗１３
によって電圧変換されるため、制御用ＩＣ１０のフィー
ドバック端子ＦＢにはフィードバック電圧として入力さ
れる。

【０００６】制御用ＩＣ１０は、フィードバック端子Ｆ
Ｂに入力されたフィードバック電圧と予め設定された設
定電圧ＶＳとを比較して誤差電圧を求め、この誤差電圧
を小さくする方向に前記オンオフ信号ＶＯのデューティ
ー比を調整し、抵抗１１を介してスイッチング素子３５
のゲートに出力する。

【０００７】このようにして、電源１次側のフィードバ
ック制御を行うことによって、２次側に供給する直流電
圧を一定に保つことが可能となる。

【０００８】また、図３に示したスイッチング電源で
は、トランス２０に誘起する電圧の上限を制限するため
のリミット回路が備えられている。これを行うための電
圧上昇を検知する回路がツェナーダイオード４１および
抵抗４２である。この電圧リミット動作を以下に説明す
る。

【０００９】図３において前記巻線２４に誘起するスイ
ッチング電流を整流することによって得られたフィード
バック電流ＩＦは、ツェナーダイオード２４のカソード
に接続され、アノードは制御用ＩＣの出力停止信号入力
端子ＤＩＳと抵抗４２の一端に接続される。抵抗４２の
他の一端は共通電位に接続されている。

【００１０】このような構成の回路において、例えば前
記電源１次側のフィードバック制御が回路の異常等によ
り不能となった場合、制御用ＩＣ１０はフィードバック
端子ＦＢに電圧が印加されなくなるため、トランス２０
の電圧を上昇させる方向にオンオフ信号ＶＯを出力す
る。

【００１１】これによって、前記フィードバック電流Ｉ
Ｆが次第に増大し、やがてツェナーダイオード４１のア
ノードとカソード間に発生する電圧がツェナー電圧ＶＺ
を超えると、抵抗４２にツェナー電流ＩＺが流れるよう
になる。

【００１２】抵抗４２にツェナー電流ＩＺが流れること
によって、制御用ＩＣ１０の出力停止信号入力端子ＤＩ
Ｓに、抵抗４２とツェナー電流ＩＺを乗算した大きさの
信号電圧ＶＤＩＳが印加される。

【００１３】制御用ＩＣ１０は、出力停止信号入力端子
ＤＩＳに信号電圧ＶＤＩＳが印加されると、オンオフ信
号ＶＯの出力を停止する。これによって、１次電流ａが
流れなくなるためトランス２０の巻線２２、２３、２４
に電圧は誘起されなくなる。

【００１４】すると、前記スイッチング電流ＩＦが減少
し、前記ツェナー電流ＩＺも流れなくなるため信号電圧
ＶＤＩＳが”０Ｖ”となり、オンオフ信号ＶＯの出力が
再開する。これによって、１次電流ａも流れるようにな
り、トランス２０の巻線２２、２３、２４に電圧が発生
する。

【００１５】上記の動作を繰り返すことにより、電源回
路のフィードバック制御が不能となったような場合に
は、１次電流ａが流れたり流れなかったりする状態が継
続するが、前記2次側のダイオード５１、５３とコンデ
ンサ５２、５４で構成された平滑回路が充分大きな時定
数をもつため、2次側に供給される直流電圧は、多少の
電圧変動はあるものの、前記ツェナー電圧ＶＺ付近の大
きさで供給を継続することが可能となる。

【００１６】

【発明が解決しようとする課題】しかしながら従来のス
イッチング電源では、電源１次側のフィードバック制御
が不能となった場合、２次側への供給電圧が出力電圧上
限値である前記ツェナー電圧ＶＺ付近で安定するため、
２次側の負荷回路での消費電力が過大となり、発熱によ
る素子の焼損や、それに伴なう感電や火傷等の事故が発
生する場合がある。

【００１７】また、従来のスイッチング電源では、電源
１次側のフィードバック制御が不能となった場合、スイ
ッチング動作を停止して２次側への供給電圧を停止させ
る方法があったが、この方法では２次側の負荷回路すべ
ての電源供給を停止させてしまうため、消費電力の大き
な負荷回路と一緒に、例えば警報出力回路のような重要
な回路まで電源の供給を断たれてしまうといった課題が
あった。

【００１８】本発明は、上記課題を解決するもので、電
源１次側で発生した回路の異常を２次側の直流電圧に現
れる電圧変動によって検知し、２次側に備えられた複数
の負荷回路を個別に制御することが可能なスイッチング
電源を提供することを目的とする。

【００１９】

【課題を解決するための手段】このような目的を達成す
るために請求項１に記載の発明では、スイッチング電源
において、１次側で発生した回路の異常を２次側の直流
電圧に現れる電圧変動によって検知する異常検出回路
と、前記異常検出回路によって発生された異常信号によ
って２次側に備えられた複数の負荷回路を個別に制御す
ることが可能な負荷回路制御回路を備えたことを特徴と
するものである。

【００２０】これにより、電源１次側で発生した回路の
異常を、完全に絶縁された２次側の異常検出回路によっ
て検出することが可能となると共に、２次側に備えられ
た複数の負荷回路を個別に制御することが可能となる。

【００２１】請求項２に記載の発明では、請求項１に記
載の発明において、前記異常検出回路は、２次側巻線に
発生するスイッチング電流を、時定数の小さな整流平滑
回路に入力し、これによって得られた直流電圧をコンパ
レータに入力することによって異常信号を発生するよう
に構成されたことを特徴とするものである。

【００２２】これにより、簡単な構成の回路で１次側の
異常信号を検出することが可能となる。

【００２３】請求項３に記載の発明では、請求項１に記
載の発明において、前記負荷回路制御回路は、ＣＰＵを
搭載しプログラミングが可能なように構成されたことを
特徴とするものである。

【００２４】これにより、電源１次側に異常の発生によ
って、２次側に備えられた複数の負荷回路を様々なパタ
ーンで制御することが可能となる。

【００２５】請求項４に記載の発明では、請求項１に記
載の発明において、前記負荷回路制御回路は、ＣＰＵを
搭載し、電源１次側で発生した回路の異常を検出した場
合、２次側に備えられた複数の負荷回路のうち、消費電
力の大きなものから順次遮断するようにプログラミング
されたことを特徴とするものである。

【００２６】これにより、電源１次側の異常発生検知
後、即座に消費電力の大きな負荷回路を遮断することが
可能となる。

【００２７】

【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係るスイッチング電源の一実
施例を示す回路図である。

【００２８】同図において、電源１次側の回路と２次側
の負荷回路６１、６２は従来例で説明した図３と同様の
構成のため、ここでの説明は省略する。

【００２９】図１において、２次側巻線２２の端子２２
ｂにはダイオード５５のカソードが接続され、アノード
はコンパレータ５７の入力端子とコンデンサ５６の一端
に接続されている。また、コンデンサ５６の他の一端は
２次側巻線２２の端子２２ａに接続されている。

【００３０】また、コンパレータの出力ｅはＣＰＵ５８
に入力され、ＣＰＵ５８の制御出力ｆは負荷回路６１、
６２の制御信号入力端子に接続される。尚、コンパレー
タ５７は入力された信号レベルと比較するためのコンパ
レートレベルＣＬを設定することが可能である。

【００３１】このような構成の回路において、電源１次
側でフィードバック制御が不能となった場合の動作を、
図２に示した動作波形図を用いて説明する。

【００３２】電源１次側でフィードバック制御が不能と
なった場合、従来例である図３で説明したツェナーダイ
オード４１と抵抗４２等の動作によって、制御用ＩＣ１
０の出力停止信号入力端子ＤＩＳに信号電圧ＶＤＩＳが
発生した状態（以下Ｈｉの状態という。）と発生しない
状態（以下Ｌｏの状態という。）を繰り返えす。

【００３３】これによって、本発明に係わるスイッチン
グ電源の各部に、図２に示した波形が現れる。

【００３４】同図において、領域８１はスイッチング素
子３５がオンオフ動作を繰り返している状態であり、領
域８２はスイッチング素子３５がオンオフ動作を停止し
ている状態である。

【００３５】この時、抵抗３６に流れる１次電流ａは、
同図に示すとおりパルス電流が矩形波状に流れるが、こ
れによって２次側に発生する直流電流ｂは、ダイオード
５１とコンデンサ５２によって構成された充分な時定数
を持つ平滑回路を通過するため、同図に示すような緩や
かな電圧変動を持った２次側直流電圧ｂとして現れる。

【００３６】同様にダイオード５３とコンデンサ５４に
よって構成された平滑回路にも同図に示すような緩やか
な電圧変動を持った２次側直流電圧ｃが発生する。

【００３７】また、同様にダイオード５５とコンデンサ
５６によって構成された平滑回路にも直流電圧dが発生
するが、この平滑回路の時定数は、前記負荷回路６１、
６２に接続された２つの平滑回路に比べてはるかに小さ
く設定されているため、同図に示すような大きな電圧変
動を持った２次側直流電圧dが発生する。

【００３８】ここで発生した大きな電圧変動を持った２
次側直流電圧dはコンパレータ５７に入力され、ここで
前記コンパレートレベルＣＬと比較されパワーフェイル
信号eがＣＰＵ５８に入力される。

【００３９】ＣＰＵ５８は、ここで入力されたパワーフ
ェイル信号ｅによって、電源１次側の異常を認識し、予
めプログラミングされた動作にしたがって、負荷回路６
１，６２に制御信号ｆを出力し、消費電力の大きな負荷
回路の電源遮断等を実施する。

【００４０】つまり、電源１次側で電圧フィードバック
制御が不能となった場合、前記ツェナーダイオード等に
よる出力電圧リミット動作により１次電流aが断続的に
流れる状態が継続するため２次側巻線に誘起されるスイ
ッチング電流が変動する。このスイッチング電流は時定
数の小さい整流平滑回路に入力され、大きな電圧変動を
含む直流電圧ｄとして出力される。コンパレータ５７
は、この直流電圧ｄを、予め設定されたコンパレートレ
ベルＣＬと比較することによって、電圧変動の発生を検
知し、１次側の電源異常信号としてパワーフェイル信号
eを出力する。

【００４１】ＣＰＵ５８は、パワーフェイル信号eのオ
ン状態を検知することにより、予めプログラミングされ
た電源異常時の動作プログラムに従って、２次側の負荷
回路を個別に遮断することが可能となる。

【００４２】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。

【００４３】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１に記載
の発明では、スイッチング電源において、１次側で発生
した回路の異常を２次側の直流電圧に現れる電圧変動に
よって検知する異常検出回路と、前記異常検出回路によ
って発生された異常信号によって２次側に備えられた複
数の負荷回路を個別に制御する負荷回路制御回路を備え
たことにより、電源１次側で発生した回路の異常を、完
全に絶縁された２次側の異常検出回路によって検出する
ことが可能となる。また、異常発生と同時に消費電力の
大きな負荷回路を遮断し、警報出力回路等、重要な負荷
回路のみ、動作を継続することが可能となる。

【００４４】請求項２に記載の発明では、請求項１に記
載された発明において、前記異常検出回路は、時定数の
小さな整流平滑回路とコンパレータで構成した簡単な回
路構成で実施したため、省スペース、低コストで制作す
ることが可能となる。

【００４５】請求項３に記載の発明では、請求項１に記
載された発明において、前記負荷回路制御回路は、ＣＰ
Ｕを搭載しプログラミングが可能なように構成されたた
め、様々な機器に搭載が可能な融通制の高いスイッチン
グ電源を提供することが可能となる。

【００４６】請求項４に記載の発明では、請求項１に記
載された発明において、前記負荷回路制御回路は、ＣＰ
Ｕを搭載し、電源１次側で発生した回路の異常を検出し
た場合、２次側に備えられた複数の負荷回路のうち、消
費電力の大きなものから順次遮断するようにプログラミ
ングされているため、電源異常中に発生しやすい消費電
力の増大による火傷や感電事故等を防止することが可能
となる

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源の一実施例を示
す構成図である。

【図２】本発明に係るスイッチング電源の信号波形を示
す図である。

【図３】従来のスイッチング電源の一例を示す構成図で
ある。

【符号の説明】

１０ 制御用ＩＣ １１ １２ １３ ３６ ３７ ４２ 抵抗 ２０ トランス ２１ ２２ ２３ ２４ 巻線 ３１ ５１ ５３ ５５ ダイオード ３２ ５２ ５４ ５６ コンデンサ ４１ ツェナーダイオード ２５ スイッチング素子 ５７ コンパレータ ５８ ＣＰＵ ６１ ６２ 負荷回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】トランスの１次巻線に流れる電流をスイッ
   チング素子によりオンオフすることによって、このトラ
   ンスの２次巻線に誘起されるスイッチング電流を整流平
   滑化して負荷回路に直流電圧を供給する平滑回路と、前
   記トランスの１次側に誘起するスイッチング電流を整流
   平滑化してフィードバック電圧として取り出し、このフ
   ィードバック電圧を監視することによって前記スイッチ
   ング素子へ送出するオンオフ信号のデューティ比を制御
   し、２次側へ供給する直流電圧を一定に制御する制御回
   路を有するスイッチング電源において、１次側で発生し
   た回路の異常を２次側の直流電圧に現れる電圧変動によ
   って検知する異常検出回路と、前記異常検出回路によっ
   て発生された異常信号によって２次側に備えられた複数
   の負荷回路を個別に制御することが可能な負荷回路制御
   回路を備えたことを特徴とするスイッチング電源。
2. 【請求項２】前記異常検出回路は、２次側巻線に発生す
   るスイッチング電流を、時定数の小さな整流平滑回路に
   入力し、これによって得られた直流電圧をコンパレータ
   に入力することによって異常信号を発生するように構成
   されたことを特徴とする請求項１に記載のスイッチング
   電源。
3. 【請求項３】前記負荷回路制御回路は、ＣＰＵを搭載し
   プログラミングが可能なように構成されたことを特徴と
   する請求項１に記載のスイッチング電源。
4. 【請求項４】前記負荷回路制御回路は、ＣＰＵを搭載
   し、電源１次側で発生した回路の異常を検出した場合、
   ２次側に備えられた複数の負荷回路のうち、消費電力の
   大きなものから順次遮断するようにプログラミングされ
   たことを特徴とする請求項１に記載のスイッチング電
   源。