JP2000059252A

JP2000059252A - 自動利得制御装置

Info

Publication number: JP2000059252A
Application number: JP10220645A
Authority: JP
Inventors: Koichi Uchimura; 光一内村; Satoshi Fukuchi; 敏福地; Kazuhiro Oguro; 一弘大黒; Kenji Yamada; 健次山田
Original assignee: Hitachi Denshi KK; NTT Electronics Corp
Current assignee: Hitachi Denshi KK; NTT Electronics Corp
Priority date: 1998-08-04
Filing date: 1998-08-04
Publication date: 2000-02-25

Abstract

(57)【要約】【課題】受信入力電界強度に１００ｄＢ以上のダイナ
ミックレンジを持つ自動利得制御受信装置を提供するこ
と。【解決手段】２系統の受信回路の後段に自動利得制御
演算増幅器１、２部を設けると共に、前段にも自動利得
増幅器４、５を設け、自動利得制御回路３Ａにより、入
力受信電界強度が所定値以下の領域では、前段の自動利
得制御器４、５の利得を最大値に保持したまま、後段の
自動利得制御演算増幅器１、２の利得を制御することに
より受信回路全体での自動利得制御が与えられ、入力受
信電界強度が所定値を越えた領域では、後段の自動利得
制御演算増幅器１、２の利得を下限値に保持したまま
で、前段の自動利得制御増幅器４、５の利得を制御する
ことにより前記受信回路全体での自動利得制御が与えら
れるようにしたもの。【効果】感度を犠牲にすることなく、総合して１００
ｄＢ以上の自動利得制御ダイナミックレンジが得られ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号伝送系での信
号の利得を自動的に制御する装置に係り、特に入力信号
のレベル変動が大きな移動無線装置に好適な自動利得制
御装置に関する。

【０００２】

【従来の技術】アナログの音声信号など、線形の変調波
を用いた無線機では、復調時での信号歪を抑えるため、
復調処理の直前まで信号が飽和しないように処理する必
要がある。例えば、移動通信システムの受信系統では、
瞬時値変動、短区間中央値変動、長区間中央値変動など
による受信電界強度の変動は、総合すると１００ｄＢに
も達するが、このような場合でも、復調回路の入力で
は、そのレベル変動は数ｄＢ程度に抑える必要がある。

【０００３】そこで、従来は、このため、瞬時値変動に
ついてはダイバーシティ方式により補正し、短区間中央
値変動と長区間中央値変動については自動利得制御によ
り補正していた。図６は、従来技術による自動利得制御
装置が適用された受信装置の一例を示すブロック図で、
この図において、１、２は自動利得制御演算増幅器、６
は復調回路、そして３Ｂは自動利得制御回路である。

【０００４】この図６の例は、等利得合成ダイバーシテ
ィ方式を用いて受信装置を構成したもので、このため、
図示のように、アンテナ入力から第２中間周波段の自動
利得制御演算増幅器１、２の出力まで同じ構成の、ダブ
ルスーパーヘテロダイン方式による受信回路が２系統、
独立に配置してある。そして、この従来技術では、自動
利得制御演算増幅器１と、復調回路６、自動利得制御回
路３Ｂで一方の自動利得制御ループが形成され、自動利
得制御演算増幅器２と、復調回路６、自動利得制御回路
３Ｂで他方の自動利得制御ループが形成されるようにし
てある。

【０００５】自動利得制御演算増幅器１、２には、例え
ばＡ社のＬＳＩを用いてあり、従って、その制御利得Ｇ
v は、以下の(1)式によって算出することができ、これ
により、０〜２.５Ｖの範囲の制御電圧Ｖc を用いて０
〜８０ｄＢの利得可変範囲が得られるようにしてある。Ｇv ＝３２×Ｖc …… ……(1)

【０００６】図７は、自動利得制御回路３Ｂの詳細を示
す回路図で、演算増幅器７、１０、１６と、コンデンサ
８、１５、それに抵抗１１〜１４で構成されている。こ
こで、演算増幅器７の非反転入力(＋)に印加されている
ＲＳＳＩ電圧とは、ＲＳＳＩ(Radio Signal Strength I
ndicator)回路から出力される電圧のことである。

【０００７】なお、このＲＳＳＩ回路とは、通常の受信
装置に一般的に備えられているもので、周知のＡＧＣ電
圧発生回路に相当し、復調回路６(図６)に入力されてく
る信号のレベルを電圧に変換し、アンテナの入力電界強
度が大になるほど電圧が高くなるＲＳＳＩ電圧を発生す
るようになっているものである。

【０００８】このＲＳＳＩ電圧は、まず演算増幅器７で
構成されるボルテージフォロワで緩衝(バッファリング)
され、低インピーダンスで出力された後、抵抗９とコン
デンサ８で構成されるループフィルタを通過させ、平滑
化が図られる。従って、上記した自動利得制御ループ系
の時定数は、これらの抵抗９とコンデンサ８の定数で決
まることになる。

【０００９】ループフィルタの出力は演算増幅器１０で
構成されるボルテージフォロワで再び緩衝され、演算増
幅器１６、抵抗１１〜１４、それにコンデンサ１５で構
成される負帰還反転増幅器に入力される。従って、自動
利得制御ループ系のループ利得は、これらの抵抗１３〜
１４の定数で決定される。

【００１０】ここで、演算増幅器１６の非反転入力(＋)
には、抵抗１１〜１２により、電源電圧Ｖcc を分圧し
て得た基準電圧Ｅs (＝２.５Ｖ)が印加されるようにな
っており、従って、この演算増幅器１６は正の傾斜特性
を示す入力電界強度対ＲＳＳＩ電圧特性を負の傾斜特性
の電圧に反転して出力し、この結果、この自動利得制御
回路３Ｂは、ＲＳＳＩ電圧が、基準電圧Ｅs に一致する
方向で制御されるように働く。

【００１１】この結果、図６の自動利得制御演算増幅器
１、２の出力電圧は、設定した基準電圧に等しいＲＳＳ
Ｉ電圧、すなわち、電界強度に一致するように制御さ
れ、一方、自動利得制御演算増幅器１、２の自動利得制
御ダイナミックレンジは、前述の通り８０ｄＢあるた
め、電界強度の変動が８０ｄＢもある受信入力信号を復
調回路６の入力で数ｄＢのロックレンジまで圧縮するこ
とができる。

【００１２】

【発明が解決しようとする課題】上記従来技術は、より
一層広いダイナミックレンジへの対応について配慮がさ
れておらず、適用対象に限度を有するという問題があっ
た。すなわち、従来技術では、利得制御に８０ｄＢのダ
イナミックレンジを持たせることができるが、しかし、
既に説明したように、例えば移動通信システムなどで
は、受信入力電界強度の変動が、総合すれば１００ｄＢ
以上にも達するため、この場合、従来技術では対応でき
ず、従って、適用範囲に限度が生じてしまうのである。

【００１３】このように、従来技術の場合、そのままで
は１００ｄＢ以上にもわたるレベル変動を自動利得制御
受信回路のロックレンジ内に納めることはできないが、
さりとて、従来技術のように、第２中間周波段におい
て、これ以上の自動利得制御演算増幅器の増設は、受信
回路のレベル配分上、不可能でありる。

【００１４】本発明の目的は、受信入力電界強度に１０
０ｄＢ以上のダイナミックレンジを持つ自動利得制御受
信装置を提供することにある。

【００１５】

【課題を解決するための手段】上記目的は、周波数変換
部を含む受信回路の該周波数変換部の前段と後段に夫々
自動利得制御部を設け、入力受信電界強度が所定値以下
の領域では、前記前段の自動利得制御部の利得を最大値
に保持したまま、前記後段の自動利得制御部の利得を制
御することにより前記受信回路全体での自動利得制御が
与えられ、入力受信電界強度が所定値を越えた領域で
は、前記後段の自動利得制御部の利得を下限値に保持し
たままで、前記前段の自動利得制御部の利得を制御する
ことにより前記受信回路全体での自動利得制御が与えら
れるように構成することにより達成される。

【００１６】

【発明の実施の形態】以下、本発明による自動利得制御
装置について、図示の実施形態により詳細に説明する。
図１は本発明の一実施形態で、３Ａは自動利得制御回
路、４、５は自動利得制御増幅器で、その他の構成は、
図６に示した従来技術の場合と同じである。自動利得制
御回路３Ａは、自動利得制御演算増幅器１、２に制御電
圧Ｖ_C1 を供給すると共に、自動利得制御増幅器４、５
にも夫々制御電圧Ｖ_G21 、Ｖ_G22 を供給する働きをす
る。

【００１７】自動利得制御増幅器４、５は、受信回路の
高周波段に配置され、自動利得制御回路３Ａから供給さ
れる制御電圧Ｖ_G21 、Ｖ_G22 により、自動利得制御演算
増幅器１、２とは独立して利得が制御され、高周波段で
の信号利得が変えられるようになっている。

【００１８】従って、この実施形態は、少なくとも第２
中間周波段には自動利得制御演算増幅器１、２を備え、
且つ復調回路６を備えたダブルスーパーヘテロダイン方
式の２系統の受信回路からなる等利得合成ダイバーシテ
ィ方式の受信装置で構成されていることになる。

【００１９】図２は、自動利得制御増幅器４、５の詳細
を示した回路図で、利得制御可能な増幅素子となるデュ
アルゲートＭＯＳＦＥＴ１７と、動作電圧供給用のチョ
ークコイル１８、１９、それに信号結合用のコンデンサ
２０、２１を主要な構成要素としている。ここで、まず
デュアルゲートとは、第１と第２の２個のゲートを持つ
ことを意味し、次にＭＯＳとは、金属酸化膜絶縁ゲート
型のことで、ＦＥＴとは電界効果トランジスタのことで
ある。以下、このデュアルゲートＭＯＳＦＥＴ１７につ
いては、単にＦＥＴ１７と記すことにする。

【００２０】ＦＥＴ１７の一方のゲート(第１ゲート)Ｇ
１には、チョークコイル１８を介して所定電圧値のバイ
アス電圧Ｖ_G1 が印加され、他方のゲート(第２ゲート)
Ｇ２には、チョークコイル１９を介して制御電圧Ｖ_G2
(Ｖ_G21、又はＶ_G22)が印加されている。

【００２１】そして、入力信号Ｖi は、コンデンサ２０
を介してＦＥＴ１７の第１ゲートＧ１に入力され、利得
制御された出力がコンデンサ２１を介してＦＥＴ１７の
ドレインから取出され、出力信号Ｖ_o として次段に供給
されることになる。

【００２２】図３は、ＦＥＴ１７の第２ゲート(ゲート
２)・ソース間電圧Ｖ_G2S に対する電力利得Ｐ_G 特性を
示したもので、この特性図から明らかなように、０〜３
Ｖの制御電圧Ｖ_G2 に対して、電力利得は−１１.３ｄＢ
から１６.７ｄＢに制御され、従って、この図２の自動
利得制御増幅器によれば、２８ｄＢの利得可変範囲を得
ることができることになる。

【００２３】次に、図４は自動利得制御回路３Ａの詳細
を示す回路図で、図の上半部の演算増幅器７、１０、１
８からなる部分は、図７で説明した従来技術の自動利得
制御回路３Ｂと同じであり、この部分から出力される制
御電圧Ｖ_C1 を自動利得演算増幅器１、２に供給するよ
うに構成してある点も同じである。ここで、制御電圧Ｖ
_C1 ＝制御電圧Ｖ_C である。

【００２４】しかして、この図４の本発明の実施形態の
自動利得制御回路３Ａでは、これに演算増幅器２６、３
１、３８を主な構成要素とする部分が付加してあり、自
動利得演算増幅器１、２用の制御電圧Ｖ_C1 から、更に
自動利得制御増幅器４、５用の制御電圧Ｖ_G21 、Ｖ_G22
を作り出して出力するようになっている。

【００２５】上記したように、演算増幅器１６の非反転
入力には、抵抗１１、１２によって電源電圧Ｖ_CC を分
圧して得た基準電圧Ｅ_S が印加されていて、これによ
り、ＲＳＳＩ電圧を、この基準電圧Ｅ_S に一致する方向
で制御する。そして、この演算増幅器１６は正の傾斜で
ある入力電界強度対ＲＳＳＩ電圧特性を負の傾斜に反転
し、図１の自動利得制御演算増幅器１、２に共通の制御
電圧制御電圧Ｖ_C1 を出力している。そこで、この制御
電圧Ｖ_C1 を抵抗２２〜２５と、演算増幅器２６で構成
される負帰還反転増幅器に入力する。

【００２６】この演算増幅器２６からなる負帰還反転増
幅器は、演算増幅器１６の出力において、負の傾斜特性
になっている入力電界強度対ＲＳＳＩ電圧特性を、一時
的に正の傾斜特性を持つように反転させる機能を持ち、
さらに、抵抗２２、２３で電源電圧Ｖ_CC を分圧して得
られる基準電圧Ｅ_S1 によりレベルシフトを行う機能を
併せ持たせたものであり、従って、この負帰還反転増幅
器の利得は０ｄＢになるようにしてある。

【００２７】演算増幅器２６の出力には、２系統の負帰
還反転増幅器が接続されており、それぞれが制御電圧Ｖ
_G21 、Ｖ_G22 を出力し、自動利得制御増幅器４、５を制
御するようになっている。従って、２系列とも同一の回
路であるので、共通に説明する。演算増幅器２６の出力
は、抵抗２７〜３０、３４〜３７、演算増幅器３１、３
８、抵抗３２、３９、それにツェナーダイオード３３、
４０で構成される負帰還反転増幅器に入力される。

【００２８】ここで、図３の特性図から明らかなよう
に、自動利得制御増幅器４、５は、利得を最大にするた
めには、制御電圧Ｖ_G21 、Ｖ_G22 を３Ｖにすればよい。
そこで、ツェナー電圧が３Ｖのツェナーダイオード３
３、４０を用い、抵抗３２、３９と共にリミッタ回路を
構成して、各演算増幅器３１、３８の出力に接続してあ
る。

【００２９】このとき、抵抗２７、３４と、抵抗２８、
３５は、所定値の基準電圧Ｅ_S2 を設定して各演算増幅
器３１、３８の非反転入力(＋)に入力する働きをし、抵
抗２９、３６と、抵抗３０、３７は、各演算増幅器３
１、３８の利得を所定値に設定する働きをする。

【００３０】そして、これら演算増幅器３１、３８から
なる負帰還反転増幅器のそれぞれにより、まず、演算増
幅器２６で正の傾斜特性に反転された入力電界強度対Ｒ
ＳＳＩ電圧特性を負の傾斜特性に反転させ、同時に、基
準電圧Ｅ_S2 によるレベル設定作用と、演算増幅器３
１、３８の設定された利得による増幅作用とにより、制
御電圧Ｖ_G21、Ｖ_G22 の初期電圧と変化範囲を設定す
る。

【００３１】以上の設定により、この自動利得制御回路
３Ａは、受信入力電界強度に応じて増加するＲＳＳＩ電
圧を入力し、一方では、受信入力電界強度が最大想定値
のとき０Ｖで、受信入力電界強度が約−５０ｄＢｍ以下
のときは、２.５Ｖ(＝基準電圧Ｅs)の一定電圧値を保つ
制御電圧Ｖc を発生し、他方では、受信入力電界強度が
約−５０ｄＢｍ以下のときは３Ｖで飽和し、受信入力電
界強度が約−５０ｄＢｍを越えた領域では、受信入力電
界強度の増加に伴って３Ｖから低下してゆく制御電圧Ｖ
_G21、Ｖ_G22 を発生することになる。

【００３２】従って、自動利得制御演算増幅器１、２
と、自動利得制御増幅器４、５は、図５に示すように、
同時には利得が変化されることはなく、受信入力電界強
度の領域に応じて、一方だけが利得制御されることにな
る。すなわち、図５に示すように、まず、受信入力電界
強度が約−５０ｄＢｍ以下のときは、自動利得制御増幅
器４、５は最大利得値のまま一定の利得に保たれ、自動
利得制御演算増幅器１、２だけが利得制御される。ま
た、受信入力電界強度が約−５０ｄＢｍ以上の領域で
は、自動利得制御演算増幅器１、２は最小利得値のまま
一定の利得となり、自動利得制御増幅器４、５だけが利
得制御される。

【００３３】上記したように、自動利得制御演算増幅器
１、２によれば、自動利得制御ダイナミックレンジ８０
ｄＢが得られ、自動利得制御増幅器４、５によれば、自
動利得制御ダイナミックレンジ２８ｄＢが得られる。従
って、この実施形態によれば、図５に示すように、総合
利得としては、１０８ｄＢの自動利得制御ダイナミック
レンジが得られることになる。

【００３４】また、この実施形態では、まず、受信入力
電界強度が約−５０ｄＢｍ以下のときは、自動利得制御
増幅器４、５は最大利得値のまま一定の利得に保たれ
る。この結果、図４のＦＥＴ１７の雑音指数ＮＦ(Noise
Figure)は最小となり、信号対雑音比Ｓ／Ｎ、つまり感
度は最良の状態となる。

【００３５】一方、受信入力電界強度が約−５０ｄＢｍ
以上の領域では、自動利得制御増幅器４、５が利得制御
されるので、ＦＥＴ１７の雑音指数ＮＦは最良な状態か
ら外れてしまうが、受信入力電界強度が高い領域では、
信号対雑音比Ｓ／Ｎの低下による影響が少ないので、実
用上は殆ど問題にならない。

【００３６】従って、この実施形態によれば、受信感度
特性を損なうことなく、受信入力電界強度に対して１０
０ｄＢ以上のダイナミックレンジを持つ自動利得制御受
信回路が確実に、しかも容易に実現でき、移動無線機な
どにも容易に対応できることになる。

【００３７】なお、以上の実施形態では、２系統の自動
利得制御増幅器４、５の夫々に対する制御電圧Ｖ_G21、
Ｖ_G22 を別々に出力させるように、自動利得制御回路３
Ａが構成してあるが、後段の自動利得制御演算増幅器
１、２の制御電圧Ｖ_C1 と同じく、１系統の制御電圧を
出力させ、動利得制御増幅器４、５に共通に供給するよ
うにしても良い。

【００３８】また、上記実施形態では、本発明を、２系
統の受信回路からなる等利得合成ダイバーシティ方式の
受信装置に適用した場合について説明したが、本発明の
適用対象は、ダイバーシティ方式の受信装置に限られる
ことはなく、一般的な１系統の受信信号処理方式の受信
装置に適用しても良いことはいうまでもない。

【００３９】

【発明の効果】本発明によれば、受信入力電界強度が低
いときでも充分な信号対雑音比の保持がえられ、従っ
て、感度を犠牲にすることなく、総合して１００ｄＢ以
上の自動利得制御ダイナミックレンジを持つ受信回路を
確実に得ることができる。

【図面の簡単な説明】

【図１】本発明による自動利得制御装置の一実施形態を
示すブロック図である。

【図２】本発明の一実施形態における自動利得制御増幅
器の回路図である。

【図３】本発明の一実施形態で用いた自動利得制御増幅
器の特性図である。

【図４】本発明の一実施形態における自動利得制御回路
の回路図である。

【図５】本発明の一実施形態における自動利得制御回路
による自動利得制御動作を示す特性図である。

【図６】自動利得制御装置の従来技術の一例を示すブロ
ック図である。

【図７】従来技術による自動利得制御回路の一例を示す
回路図である。

【符号の説明】

１自動利得制御演算増幅器２自動利得制御演算増幅器３Ａ自動利得制御回路(本発明) ４自動利得制御増幅器５自動利得制御増幅器６復調回路７演算増幅器８コンデンサ９抵抗１７デュアルゲートＭＯＳＦＥＴ

フロントページの続き (72)発明者福地敏東京都小平市御幸町32番地日立電子株式会社小金井工場内 (72)発明者大黒一弘東京都港区南青山５丁目11番５号エヌティティエレクトロニクス株式会社内 (72)発明者山田健次東京都港区南青山５丁目11番５号エヌティティエレクトロニクス株式会社内Ｆターム(参考） 5J029 AA01 BA02 BA05 CA02 CA09 EA01 EA04 EA05 FA02 5K020 DD01 DD21 EE01 EE04 EE05 FF04 JJ07 LL01 MM02 5K059 CC03 DD02 DD12 DD25 DD44 EE03

Claims

【特許請求の範囲】

【請求項１】周波数変換部を含む受信回路の該周波数
変換部の前段と後段に夫々自動利得制御部を設け、入力受信電界強度が所定値以下の領域では、前記前段の
自動利得制御部の利得を最大値に保持したまま、前記後
段の自動利得制御部の利得を制御することにより前記受
信回路全体での自動利得制御が与えられ、入力受信電界強度が所定値を越えた領域では、前記後段
の自動利得制御部の利得を下限値に保持したままで、前
記前段の自動利得制御部の利得を制御することにより前
記受信回路全体での自動利得制御が与えられるように構
成したことを特徴とする自動利得制御装置。
【請求項２】請求項１の発明において、前記前段の自動利得制御部が、デュアルゲートＭＯＳＦ
ＥＴを用いた自動利得制御増幅器で構成され、前記後段
の自動利得制御部が自動利得制御演算増幅器で構成され
ていることを特徴とする自動利得制御装置。
【請求項３】請求項１の発明において、前記受信回路が、ダイバーシティ方式の受信回路で構成
されていることを特徴とする自動利得制御装置。