JP2006197227A - 可変利得増幅回路、受信機及び送信機 - Google Patents
可変利得増幅回路、受信機及び送信機 Download PDFInfo
- Publication number
- JP2006197227A JP2006197227A JP2005006500A JP2005006500A JP2006197227A JP 2006197227 A JP2006197227 A JP 2006197227A JP 2005006500 A JP2005006500 A JP 2005006500A JP 2005006500 A JP2005006500 A JP 2005006500A JP 2006197227 A JP2006197227 A JP 2006197227A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- field effect
- amplifier circuit
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 第1の増幅用トランジスタ110のコレクタとベース間に、バイパス回路180を設ける。第1の増幅用トランジスタ110をオフ状態とする入力信号減衰時に、バイパス回路180をオン状態として、RF信号をバイパスすることにより、第1の増幅用トランジスタ110がオフ状態のために発生する雑音の増加を抑える。また、利得制御用トランジスタ112のベースと接地間にダイオード117,118を設けることにより、制御電圧に対し急激に制御利得が変動することを防ぐ。
【選択図】 図1
Description
図1は、本発明の実施の形態1における可変利得増幅回路10の構成を示す回路図である。
次に、図2は、本発明の実施の形態2における可変利得増幅回路10の構成を示す回路図である。図2により、実施の形態2の可変利得増幅回路10の構成および動作の一例を説明する。実施の形態2では、実施の形態1におけるバイパス回路180の代わりに、バイパス回路200が設けられている構成である。その他、前記図1に対応する同一符号の部分については説明を省略する。
次に、図3は、本発明の実施の形態3における可変利得増幅回路10の構成を示す回路図である。図3により、実施の形態3の可変利得増幅回路10の構成および動作の一例を説明する。実施の形態3では、実施の形態1におけるバイパス回路180の代わりに、バイパス回路200が設けられている構成である。その他、前記図1に対応する同一符号の部分については説明を省略する。
次に、本発明の実施の形態の可変利得増幅回路10における効果を、図4から図6を参照して、特に実施の形態1を例として、説明する。
Claims (9)
- 第1の増幅用トランジスタのエミッタを接地し、コレクタを第2の増幅用トランジスタのエミッタに接続し、前記第2の増幅用トランジスタのベースを高周波接地し、前記第1の増幅用トランジスタのベースよりRF信号を入力し、前記第2の増幅用トランジスタのコレクタから増幅されたRF信号を出力する構成のカスコード増幅回路を有し、
前記第2の増幅用トランジスタのエミッタと第1の利得制御用トランジスタのエミッタを共通接続し、前記第1の利得制御用トランジスタのコレクタを電源に接続すると共に、前記第1の利得制御用トランジスタのベースに利得制御電圧を印加して、前記カスコード増幅回路の利得を可変する構成の可変利得増幅回路であって、
前記第1の増幅用トランジスタのコレクタとベースの間に、少なくとも第1の電界効果トランジスタと結合容量とからなるバイパス回路を接続し、
前記バイパス回路は、第1のバイパス用電界効果トランジスタのドレインとソースの間のインピーダンスを前記第1のバイパス用電界効果トランジスタのゲートに加える電圧で制御することにより当該バイパス回路をオン/オフ状態にする構成であることを特徴とする可変利得増幅回路。 - 請求項1記載の可変利得増幅回路において、
前記第1のバイパス用電界効果トランジスタのゲートにローレベルの制御電圧を印加して前記バイパス回路をオフ状態にしたときは、前記第1の増幅用トランジスタと前記第2の増幅用トランジスタとをオン状態とし、
前記第1のバイパス用電界効果トランジスタのゲートにハイレベルの制御電圧を印加して前記バイパス回路をオン状態にしたときは、前記第1の増幅用トランジスタをオフ状態とすると共に前記第2の増幅用トランジスタをオン状態とする、切り替え制御手段を設けたことを特徴とする可変利得増幅回路。 - 請求項2記載の可変利得増幅回路において、
前記切り替え制御手段は、
前記第1の増幅用トランジスタのコレクタに、エミッタが接地された第1の切り替え用トランジスタのコレクタが共通接続され、
前記バイパス回路がオフ状態のときは、前記第1の増幅用トランジスタのベースにバイアス電圧を印加して前記第1の増幅用トランジスタをオン状態とすると共に、前記第1の切り替え用トランジスタのベースにはバイアス電圧を印加しないようにして前記第1の切り替え用トランジスタをオフ状態とし、
前記バイパス回路がオン状態のときは、前記第1の増幅用トランジスタのベースにバイアス電圧を印加しないようにして前記第1の増幅用トランジスタをオフ状態とすると共に、前記第1の切り替え用トランジスタのベースにバイアス電圧を印加して前記第1の切り替え用トランジスタをオン状態とすることにより、
前記バイパス回路がオン状態となった場合、前記第1の増幅用トランジスタに流れていたコレクタ電流を、前記第1の切り替え用トランジスタに流れるようにした構成を有することを特徴とする可変利得増幅回路。 - 請求項1〜3のいずれか一項に記載の可変利得増幅回路において、
前記バイパス回路は、
第1のバイパス用電界効果トランジスタのソースと第2のバイパス用電界効果トランジスタのドレインを接続し、前記第1のバイパス用電界効果トランジスタのドレインと前記第2のバイパス用電界効果トランジスタのソースの間のインピーダンスを前記第1および第2のバイパス用電界効果トランジスタのゲートに加える電圧で制御することで、当該バイパス回路をオン/オフ状態にする構成であり、
前記第1のバイパス用電界効果トランジスタのソースと前記第2のバイパス用電界効果トランジスタのドレインの接続点に、ソースを高周波接地した第1の接地用電界効果トランジスタのドレインを接続すると共に、
前記第1および第2のバイパス用電界効果トランジスタがオフ状態のときは、前記第1の接地用電界効果トランジスタのゲートにハイレベルの電圧を印加し、前記第1の接地用電界効果トランジスタをオン状態として前記第1のバイパス用電界効果トランジスタのソースと前記第2のバイパス用電界効果トランジスタのドレインの接続点を高周波接地し、
前記第1および第2のバイパス用電界効果トランジスタがオン状態のときは、前記第1の接地用電界効果トランジスタのゲートにローレベルの電圧を印加し、前記第1の接地用電界効果トランジスタをオフ状態とする構成を有することを特徴とする可変利得増幅回路。 - 第1の増幅用トランジスタのエミッタが接地され、コレクタが第2の増幅用トランジスタのエミッタに接続され、前記第2の増幅用トランジスタのベースが高周波接地され、前記第1の増幅用トランジスタのベースからRF信号を入力し、前記第2の増幅用トランジスタのコレクタから、増幅されたRF信号を出力する構成のカスコード増幅回路を有し、
前記第2の増幅用トランジスタのエミッタと第1の利得制御用トランジスタのエミッタが共通接続され、前記第1の利得制御用トランジスタのコレクタを電源に接続すると共に、前記第1の利得制御用トランジスタのベースに制御電圧変換回路を介して利得制御電圧を印加して、前記カスコード増幅回路の利得を可変する構成の可変利得増幅回路であって、
前記制御電圧変換回路は少なくとも非線形素子を含む構成であると共に、前記制御電圧変換回路に印加された制御電圧は、前記非線形素子の非線形特性により変換されて前記第1の利得制御用トランジスタのベースに印加される構成であり、
前記第2の増幅用トランジスタのバイアス回路を、少なくとも前記制御電圧変換回路と同一の非線形素子を含んだ構成としたことを特徴とする可変利得増幅回路。 - 請求項1〜4のいずれか一項に記載の可変利得増幅回路において、
前記第1の利得制御用トランジスタのベースに、制御電圧変換回路を介して利得制御電圧を印加して、前記カスコード増幅回路の利得を可変する構成であり、
前記制御電圧変換回路は少なくとも非線形素子を含む構成であると共に、前記制御電圧変換回路に印加された制御電圧は、前記非線形素子の非線形特性により変換されて前記第1の利得制御用トランジスタのベースに印加される構成であり、
前記第2の増幅用トランジスタのベースのバイアス回路を、少なくとも前記制御電圧変換回路と同一の非線形素子を含んだ構成としたことを特徴とする可変利得増幅回路。 - 請求項1〜6のいずれか一項に記載の可変利得増幅回路において、
少なくとも前記第1の増幅用トランジスタと前記第2の増幅用トランジスタと前記第1の利得制御用トランジスタを含む能動素子が、同一半導体上に集積化されたことを特徴とする可変利得増幅回路。 - 無線周波信号を受信信号レベルにより増幅あるいは減衰させて出力する可変利得増幅回路と、
前記可変利得増幅回路より出力された無線周波信号を局部発振信号により中間周波信号に周波数変換出力するミクサ回路と、
前記ミクサ回路より出力された中間周波信号を復調する復調回路とを有する受信機であって、
前記可変利得増幅回路に、少なくとも、請求項1〜7のいずれか一項に記載の可変利得増幅回路を用いたことを特徴とする受信機。 - 信号を変調する変調回路と、
前記変調回路において変調出力される中間周波信号を、局部発振信号により無線周波信号に周波数変換出力するミクサ回路と、
前記ミクサ回路より出力された無線周波信号を所望の信号レベルに増幅する可変利得増幅回路とを有する送信機であって、
前記可変利得増幅回路に、少なくとも、請求項1〜7のいずれか一項に記載の可変利得増幅回路を用いたことを特徴とする送信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006500A JP2006197227A (ja) | 2005-01-13 | 2005-01-13 | 可変利得増幅回路、受信機及び送信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006500A JP2006197227A (ja) | 2005-01-13 | 2005-01-13 | 可変利得増幅回路、受信機及び送信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006197227A true JP2006197227A (ja) | 2006-07-27 |
Family
ID=36802946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006500A Pending JP2006197227A (ja) | 2005-01-13 | 2005-01-13 | 可変利得増幅回路、受信機及び送信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006197227A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012004840A1 (ja) * | 2010-07-09 | 2012-01-12 | パナソニック株式会社 | パススルー付き増幅器 |
CN104716910A (zh) * | 2013-12-16 | 2015-06-17 | 三菱电机株式会社 | 共射共基放大器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4932566A (ja) * | 1972-07-22 | 1974-03-25 | ||
JPS635718U (ja) * | 1986-06-26 | 1988-01-14 | ||
JPH06132746A (ja) * | 1992-10-20 | 1994-05-13 | Sharp Corp | 電力増幅器 |
JP2000101371A (ja) * | 1998-09-28 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP2000332545A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 低雑音増幅器回路 |
JP2001111369A (ja) * | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機 |
JP2003078370A (ja) * | 2001-09-04 | 2003-03-14 | Hitachi Ltd | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 |
JP2004187080A (ja) * | 2002-12-04 | 2004-07-02 | Nec Corp | 増幅回路 |
-
2005
- 2005-01-13 JP JP2005006500A patent/JP2006197227A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4932566A (ja) * | 1972-07-22 | 1974-03-25 | ||
JPS635718U (ja) * | 1986-06-26 | 1988-01-14 | ||
JPH06132746A (ja) * | 1992-10-20 | 1994-05-13 | Sharp Corp | 電力増幅器 |
JP2000101371A (ja) * | 1998-09-28 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP2000332545A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 低雑音増幅器回路 |
JP2001111369A (ja) * | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機 |
JP2003078370A (ja) * | 2001-09-04 | 2003-03-14 | Hitachi Ltd | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 |
JP2004187080A (ja) * | 2002-12-04 | 2004-07-02 | Nec Corp | 増幅回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012004840A1 (ja) * | 2010-07-09 | 2012-01-12 | パナソニック株式会社 | パススルー付き増幅器 |
JP2012019481A (ja) * | 2010-07-09 | 2012-01-26 | Panasonic Corp | パススルー付き増幅器 |
US8487698B2 (en) | 2010-07-09 | 2013-07-16 | Panasonic Corporation | Amplifier with pass-through mode |
CN104716910A (zh) * | 2013-12-16 | 2015-06-17 | 三菱电机株式会社 | 共射共基放大器 |
JP2015115929A (ja) * | 2013-12-16 | 2015-06-22 | 三菱電機株式会社 | カスコード増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7039377B2 (en) | Switchable gain amplifier | |
US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
US6078794A (en) | Impedance matching for a dual band power amplifier | |
US6127886A (en) | Switched amplifying device | |
KR100248886B1 (ko) | 다단 가변이득 증폭회로 | |
US20110102088A1 (en) | Low noise amplifier circuit | |
US8594583B2 (en) | Apparatus and method for radio frequency reception with temperature and frequency independent gain | |
US20090206932A1 (en) | Low noise amplifier gain controlled scheme | |
US8610495B2 (en) | Adaptive filtering of blocker signals in demodulators | |
JP2009124189A (ja) | 自動利得制御回路 | |
US9166632B1 (en) | Mixer circuits with programmable characteristics | |
JPH1028020A (ja) | 増幅回路および多段増幅回路 | |
KR100398754B1 (ko) | 가변이득회로 | |
JP2009065511A (ja) | 増幅回路及び通信機 | |
US6472936B1 (en) | Low-noise gain switching circuit using tapped inductor | |
US8204469B2 (en) | Low-noise mixer | |
US7493097B2 (en) | High dynamic range compact mixer output stage for a wireless receiver | |
US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
JP2006197227A (ja) | 可変利得増幅回路、受信機及び送信機 | |
JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
JP2001111369A (ja) | 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機 | |
JP3432262B2 (ja) | 無線電話装置 | |
JP2006019885A (ja) | 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
JPH10242886A (ja) | 増幅回路及び送受信装置 | |
JP2002246858A (ja) | 利得制御増幅回路およびそれを用いた受信機、送信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |