JP2000058855A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000058855A JP2000058855A JP11208466A JP20846699A JP2000058855A JP 2000058855 A JP2000058855 A JP 2000058855A JP 11208466 A JP11208466 A JP 11208466A JP 20846699 A JP20846699 A JP 20846699A JP 2000058855 A JP2000058855 A JP 2000058855A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- film
- silicon oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 低温で形成できるプラズマ窒化シリコン膜で
は、透過率が５０％程度と低く、液晶表示装置のパッシ
ベーション膜にプラズマ窒化シリコンを用いることはで
きない。 【解決手段】 基板上に形成された半導体層と、ゲート
絶縁膜と、ゲート電極と、を備えた薄膜トランジスタ
と、画素部と、を有する液晶表示装置において、少なく
とも前記薄膜トランジスタの上方と、前記画素部とには
酸化窒化シリコン膜が形成され、前記画素部の前記酸化
窒化シリコン膜の上方に透明電極が形成されていること
を特徴とする。
は、透過率が５０％程度と低く、液晶表示装置のパッシ
ベーション膜にプラズマ窒化シリコンを用いることはで
きない。 【解決手段】 基板上に形成された半導体層と、ゲート
絶縁膜と、ゲート電極と、を備えた薄膜トランジスタ
と、画素部と、を有する液晶表示装置において、少なく
とも前記薄膜トランジスタの上方と、前記画素部とには
酸化窒化シリコン膜が形成され、前記画素部の前記酸化
窒化シリコン膜の上方に透明電極が形成されていること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、チャネル領域が形
成される活性層をポリシリコン層で形成された薄膜トラ
ンジスタ（以下、「ポリシリコンＴＦＴ」という。）お
よび画素部を有するアクティブマトリクス型液晶表示装
置に関するものである。
成される活性層をポリシリコン層で形成された薄膜トラ
ンジスタ（以下、「ポリシリコンＴＦＴ」という。）お
よび画素部を有するアクティブマトリクス型液晶表示装
置に関するものである。
【０００２】
【従来の技術】ポリシリコンＴＦＴにおいては、非晶質
シリコン層を活性層に用いたＴＦＴに比べ、キャリアの
実効移動度が大きく、より高精細の液晶表示装置を製造
できるという利点がある。尚、液晶表示装置は、液晶表
示装置の構成図である図５に示すように、ＴＦＴ部２０
及び画素部２１を有している。
シリコン層を活性層に用いたＴＦＴに比べ、キャリアの
実効移動度が大きく、より高精細の液晶表示装置を製造
できるという利点がある。尚、液晶表示装置は、液晶表
示装置の構成図である図５に示すように、ＴＦＴ部２０
及び画素部２１を有している。
【０００３】しかし、更に高精細で且つドライバ回路を
薄膜トランジスタで形成し、同一基板上に搭載させるた
めには、ポリシリコン層中には多数のトラップが存在す
るため、ポリシリコンＴＦＴのしきい値電圧ＶＴＨが大
きくなったり、高移動度が得られないという問題がある
ため、ポリシリコン層の膜質を向上させる必要がある。
薄膜トランジスタで形成し、同一基板上に搭載させるた
めには、ポリシリコン層中には多数のトラップが存在す
るため、ポリシリコンＴＦＴのしきい値電圧ＶＴＨが大
きくなったり、高移動度が得られないという問題がある
ため、ポリシリコン層の膜質を向上させる必要がある。
【０００４】上記のトラップの密度を減少させるため
に、従来は以下のようなポリシリコン層に水素を拡散さ
せてトラップを終端させる方法が取られてきた。
に、従来は以下のようなポリシリコン層に水素を拡散さ
せてトラップを終端させる方法が取られてきた。
【０００５】まず、第１の方法（特開昭６０−１３６２
５９号公報に記載）では、図４に示すように、石英基板
１上に厚さが１００〜１０００Åのポリシリコン層２を
形成し、その上にゲート絶縁膜３として、シリコン酸化
膜を形成する。次に、不純物をドープしたポリシリコン
膜でゲート電極４を形成した後、全面にＰＳＧ膜７を形
成する。
５９号公報に記載）では、図４に示すように、石英基板
１上に厚さが１００〜１０００Åのポリシリコン層２を
形成し、その上にゲート絶縁膜３として、シリコン酸化
膜を形成する。次に、不純物をドープしたポリシリコン
膜でゲート電極４を形成した後、全面にＰＳＧ膜７を形
成する。
【０００６】次に、１０００℃程度の高温熱処理を行
い、ＰＳＧ膜７中に含まれるリンをポリシリコン層２に
熱拡散させることにより、ｎ+層からなるソース領域５
及びドレイン領域６を形成する。次に、ＰＳＧ膜７をエ
ッチングし、コンタクトホール８を形成し、該コンタク
トホール８にアルミ電極９を形成する。
い、ＰＳＧ膜７中に含まれるリンをポリシリコン層２に
熱拡散させることにより、ｎ+層からなるソース領域５
及びドレイン領域６を形成する。次に、ＰＳＧ膜７をエ
ッチングし、コンタクトホール８を形成し、該コンタク
トホール８にアルミ電極９を形成する。
【０００７】その後、例えば、ＳｉＨ4とＮＨ3との混合
ガスを反応ガスとして用いたプラズマＣＶＤ法により窒
化シリコン膜１１を全面に被着形成する。その後、３０
０〜５００℃、例えば４００℃で所定時間（１〜８時間
程度、長い程特性は向上する。）アニールする。この
際、上記工程で形成された窒化シリコン膜１１は、ＴＦ
Ｔのパッシベーション膜としての役割とともに、ポリシ
リコン層２中のトラップを終端させるための水素の供給
源としての役割も果している。
ガスを反応ガスとして用いたプラズマＣＶＤ法により窒
化シリコン膜１１を全面に被着形成する。その後、３０
０〜５００℃、例えば４００℃で所定時間（１〜８時間
程度、長い程特性は向上する。）アニールする。この
際、上記工程で形成された窒化シリコン膜１１は、ＴＦ
Ｔのパッシベーション膜としての役割とともに、ポリシ
リコン層２中のトラップを終端させるための水素の供給
源としての役割も果している。
【０００８】この方法により、しきい値電圧は下がり、
実効移動度は上がり、ＴＦＴ特性を向上させている。
尚、図４は一の従来の液晶表示装置の一部断面図であ
る。
実効移動度は上がり、ＴＦＴ特性を向上させている。
尚、図４は一の従来の液晶表示装置の一部断面図であ
る。
【０００９】また、特開平３−９５９７０号公報には、
水素化処理を行った後、水素を含有したＳｉＮ膜やＳｉ
ＯＮ膜からなるパッシベーション膜を形成する技術にお
いて、このパッシベーション膜からの水素の影響を防止
するため、層間絶縁膜の膜厚を厚く形成するという技術
が開示されている。その工程として、ソース／ドレイン
領域形成、プラズマ水素化処理、層間絶縁膜形成、アル
ミ電極形成及びパッシベーション膜形成を順次行ってい
る。
水素化処理を行った後、水素を含有したＳｉＮ膜やＳｉ
ＯＮ膜からなるパッシベーション膜を形成する技術にお
いて、このパッシベーション膜からの水素の影響を防止
するため、層間絶縁膜の膜厚を厚く形成するという技術
が開示されている。その工程として、ソース／ドレイン
領域形成、プラズマ水素化処理、層間絶縁膜形成、アル
ミ電極形成及びパッシベーション膜形成を順次行ってい
る。
【００１０】
【発明が解決しようとする課題】しかし、上述のように
層間絶縁膜及びパッシベーション膜の形成前にＴＦＴの
水素化処理を行う場合、その水素化処理でＴＦＴの特性
を決めるが、その後の層間絶縁膜及びパッシベーション
膜の形成時の熱処理により、水素化処理によるポリシリ
コン層中の水素が外に放出されることや、パッシベーシ
ョン膜の形成後の熱処理により、パッシベーション膜中
からの水素の拡散による影響で特性が変動する可能性が
ある。これを防止するためには層間絶縁膜を厚くする必
要があるが、コンタクトホールが深くなり、微細加工が
困難になる。
層間絶縁膜及びパッシベーション膜の形成前にＴＦＴの
水素化処理を行う場合、その水素化処理でＴＦＴの特性
を決めるが、その後の層間絶縁膜及びパッシベーション
膜の形成時の熱処理により、水素化処理によるポリシリ
コン層中の水素が外に放出されることや、パッシベーシ
ョン膜の形成後の熱処理により、パッシベーション膜中
からの水素の拡散による影響で特性が変動する可能性が
ある。これを防止するためには層間絶縁膜を厚くする必
要があるが、コンタクトホールが深くなり、微細加工が
困難になる。
【００１１】このため、パッシベーション膜形成後に水
素化処理を行う方法が、層間絶縁膜を厚くする必要もな
く水素化処理の効果も安定に保持できる。このパッシベ
ーション膜形成後に水素化処理する方法として、上述の
ようにＳｉＮ膜をパッシベーション膜として使用し水素
化処理を行う技術があるが、ＳｉＮ膜のパッシベーショ
ン膜はＴＦＴについては効果があるが、液晶表示装置の
ごとく光透過部を有する画素部がＴＦＴと近接して存在
するとパッシベーション膜の透過率も液晶表示装置の品
質に関係してくる。
素化処理を行う方法が、層間絶縁膜を厚くする必要もな
く水素化処理の効果も安定に保持できる。このパッシベ
ーション膜形成後に水素化処理する方法として、上述の
ようにＳｉＮ膜をパッシベーション膜として使用し水素
化処理を行う技術があるが、ＳｉＮ膜のパッシベーショ
ン膜はＴＦＴについては効果があるが、液晶表示装置の
ごとく光透過部を有する画素部がＴＦＴと近接して存在
するとパッシベーション膜の透過率も液晶表示装置の品
質に関係してくる。
【００１２】液晶表示装置に要求される透過率は可視光
の波長範囲４００〜８００ｎｍで、８０％以上であり、
１００％が最良である。しかし、ＳｉＮ膜の透過率は波
長４００ｎｍ付近では悪く、低温で形成できるプラズマ
窒化シリコン膜では、図２に示すように、５０％程度と
低い。従って、この場合、パッシベーション膜にプラズ
マ窒化シリコンを用いることはできない。
の波長範囲４００〜８００ｎｍで、８０％以上であり、
１００％が最良である。しかし、ＳｉＮ膜の透過率は波
長４００ｎｍ付近では悪く、低温で形成できるプラズマ
窒化シリコン膜では、図２に示すように、５０％程度と
低い。従って、この場合、パッシベーション膜にプラズ
マ窒化シリコンを用いることはできない。
【００１３】また、液晶表示装置に用いるＴＦＴの水素
化処理に窒化シリコン膜を用いる場合、水素化処理の後
に、窒化シリコン膜を除去する工程が必要となるが、一
旦除去すると、その後の熱処理でポリシリコン層に入っ
た水素が抜けてしまう恐れがあり、また、耐湿性等の信
頼性の面で問題がある。
化処理に窒化シリコン膜を用いる場合、水素化処理の後
に、窒化シリコン膜を除去する工程が必要となるが、一
旦除去すると、その後の熱処理でポリシリコン層に入っ
た水素が抜けてしまう恐れがあり、また、耐湿性等の信
頼性の面で問題がある。
【００１４】また、ＴＦＴ領域上に窒化シリコン膜を残
し、画素部の窒化シリコン膜を除去する方法では、画素
部の透過率は上がるが、窒化シリコンを除去する工程が
増え、また、窒化シリコン膜を均一に除去するのが困難
であり、段差部で光が乱反射する問題がある。
し、画素部の窒化シリコン膜を除去する方法では、画素
部の透過率は上がるが、窒化シリコンを除去する工程が
増え、また、窒化シリコン膜を均一に除去するのが困難
であり、段差部で光が乱反射する問題がある。
【００１５】更に、プラズマＣＶＤ法等で堆積した窒化
シリコン膜は、一般的にストレスが大きく、また、堆積
後の熱処理中のストレス変動も大きいので、下層のＡｌ
等の金属配線のストレスマイグレーション等の信頼性上
の問題を引き起こすこともある。
シリコン膜は、一般的にストレスが大きく、また、堆積
後の熱処理中のストレス変動も大きいので、下層のＡｌ
等の金属配線のストレスマイグレーション等の信頼性上
の問題を引き起こすこともある。
【００１６】本発明は、水素化処理が行え、且つ、光透
過部での透過率も優れたパッシベーション膜を有する液
晶表示装置を提供することを目的とする。
過部での透過率も優れたパッシベーション膜を有する液
晶表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の液晶表示装置
は、基板上に形成された半導体層と、ゲート絶縁膜と、
ゲート電極と、を備えた薄膜トランジスタと、画素部
と、を有する液晶表示装置において、少なくとも前記薄
膜トランジスタの上方と、前記画素部とには酸化窒化シ
リコン膜が形成され、前記画素部の前記酸化窒化シリコ
ン膜の上方に透明電極が形成されていることを特徴とす
るものである。
は、基板上に形成された半導体層と、ゲート絶縁膜と、
ゲート電極と、を備えた薄膜トランジスタと、画素部
と、を有する液晶表示装置において、少なくとも前記薄
膜トランジスタの上方と、前記画素部とには酸化窒化シ
リコン膜が形成され、前記画素部の前記酸化窒化シリコ
ン膜の上方に透明電極が形成されていることを特徴とす
るものである。
【００１８】また、本発明の液晶表示装置は、基板上に
形成された半導体層と、ゲート絶縁膜と、ゲート電極
と、を備えた薄膜トランジスタと、画素部と、を有する
液晶表示装置において、前記薄膜トランジスタは、ソー
ス電極およびドレイン電極を有し、前記ソース電極また
はドレイン電極の上方に、前記薄膜トランジスタの全面
と前記画素部とを覆って酸化窒化シリコン膜が形成さ
れ、少なくとも前記画素部の前記酸化窒化シリコン膜の
上方に透明電極が形成されていることを特徴とするもの
である。
形成された半導体層と、ゲート絶縁膜と、ゲート電極
と、を備えた薄膜トランジスタと、画素部と、を有する
液晶表示装置において、前記薄膜トランジスタは、ソー
ス電極およびドレイン電極を有し、前記ソース電極また
はドレイン電極の上方に、前記薄膜トランジスタの全面
と前記画素部とを覆って酸化窒化シリコン膜が形成さ
れ、少なくとも前記画素部の前記酸化窒化シリコン膜の
上方に透明電極が形成されていることを特徴とするもの
である。
【００１９】さらに、本発明の液晶表示装置は、基板上
に形成された半導体層と、ゲート絶縁膜と、ゲート電極
と、を備えた薄膜トランジスタと、画素部と、を有する
液晶表示装置において、前記薄膜トランジスタは、ソー
ス電極およびドレイン電極を有し、前記ソース電極また
はドレイン電極の上方に、前記薄膜トランジスタの全面
と前記画素部とを覆って酸化窒化シリコン膜が形成さ
れ、前記酸化窒化シリコン膜の上方に形成された透明電
極が、前記ソース電極またはドレイン電極上であって、
前記酸化窒化シリコン膜に設けた開孔部で前記薄膜トラ
ンジスタに接続していることを特徴とするものである。
に形成された半導体層と、ゲート絶縁膜と、ゲート電極
と、を備えた薄膜トランジスタと、画素部と、を有する
液晶表示装置において、前記薄膜トランジスタは、ソー
ス電極およびドレイン電極を有し、前記ソース電極また
はドレイン電極の上方に、前記薄膜トランジスタの全面
と前記画素部とを覆って酸化窒化シリコン膜が形成さ
れ、前記酸化窒化シリコン膜の上方に形成された透明電
極が、前記ソース電極またはドレイン電極上であって、
前記酸化窒化シリコン膜に設けた開孔部で前記薄膜トラ
ンジスタに接続していることを特徴とするものである。
【００２０】なお、このとき、前記酸化窒化シリコン膜
は屈折率ｎが１．６０≦ｎ≦１．９５であることが好ま
しい。
は屈折率ｎが１．６０≦ｎ≦１．９５であることが好ま
しい。
【００２１】また、このとき、前記酸化窒化シリコン膜
は波長範囲４００ｎｍ〜８００ｎｍにおける透過率が８
０％以上であることが好ましい。
は波長範囲４００ｎｍ〜８００ｎｍにおける透過率が８
０％以上であることが好ましい。
【００２２】
【発明の実施の形態】以下、発明の実施の形態に基づい
て本発明について詳細に説明する。
て本発明について詳細に説明する。
【００２３】図１は本発明の実施の形態の製造工程図で
あり、図２は酸化窒化シリコン膜と窒化シリコン膜の波
長と透過率との関係を示す図（酸化窒化シリコン膜：１
８００Å、窒化シリコン膜：２０００Å）であり、図３
は酸化窒化シリコン膜の屈折率と光の波長４００ｎｍの
透過率及び水素含有量との関係を示す図である。
あり、図２は酸化窒化シリコン膜と窒化シリコン膜の波
長と透過率との関係を示す図（酸化窒化シリコン膜：１
８００Å、窒化シリコン膜：２０００Å）であり、図３
は酸化窒化シリコン膜の屈折率と光の波長４００ｎｍの
透過率及び水素含有量との関係を示す図である。
【００２４】以下に、図１を用いて、本発明の実施の形
態の製造工程を説明する。
態の製造工程を説明する。
【００２５】まず、絶縁性基板１上にポリシリコン層２
を約１００ｎｍ程度堆積させ、島状にパターニングし、
ＴＦＴの活性層を形成する。尚、ポリシリコン層２の形
成は、Ｓｉ２Ｈ６（ジシラン）を原料ガスとして、温度
を４７５℃で、ＬＰＣＶＤ法を用いて堆積させた、膜厚
が１００ｎｍ程度のアモルファスシリコンを６００℃で
窒素雰囲気中で２４時間の固相結晶化（多結晶化）によ
り行われる。その後、全面にＣＶＤ法を用いて、膜厚が
８０ｎｍ程度のシリコン酸化膜をゲート絶縁膜３として
形成する（図１（ａ））。
を約１００ｎｍ程度堆積させ、島状にパターニングし、
ＴＦＴの活性層を形成する。尚、ポリシリコン層２の形
成は、Ｓｉ２Ｈ６（ジシラン）を原料ガスとして、温度
を４７５℃で、ＬＰＣＶＤ法を用いて堆積させた、膜厚
が１００ｎｍ程度のアモルファスシリコンを６００℃で
窒素雰囲気中で２４時間の固相結晶化（多結晶化）によ
り行われる。その後、全面にＣＶＤ法を用いて、膜厚が
８０ｎｍ程度のシリコン酸化膜をゲート絶縁膜３として
形成する（図１（ａ））。
【００２６】次に、ゲート電極４を、例えばリン等の不
純物を１０21ｃｍ-3以上ドーピングした膜厚が３０００
Å程度のポリシリコンで形成する。そして、ゲート電極
４をマスクとして、イオン注入（ＮチャネルＴＦＴの場
合はリン、ＰチャネルＴＦＴの場合はボロン）を、ドー
ズ量を１×１０15ｃｍ-2とし、加速エネルギーをリンの
場合は８０ｋｅＶとし、ボロンの場合は３０ｋｅＶとし
て行い、ソース領域５及びドレイン領域６を形成する
（図１（ｂ））。
純物を１０21ｃｍ-3以上ドーピングした膜厚が３０００
Å程度のポリシリコンで形成する。そして、ゲート電極
４をマスクとして、イオン注入（ＮチャネルＴＦＴの場
合はリン、ＰチャネルＴＦＴの場合はボロン）を、ドー
ズ量を１×１０15ｃｍ-2とし、加速エネルギーをリンの
場合は８０ｋｅＶとし、ボロンの場合は３０ｋｅＶとし
て行い、ソース領域５及びドレイン領域６を形成する
（図１（ｂ））。
【００２７】次に、ＣＶＤ法を用いて、膜厚が約５００
ｎｍ程度のシリコン酸化膜を層間絶縁膜として堆積後、
コンタクトホール８を開け、ソース電極及びドレイン電
極を厚さが約４０００Å程度のアルミ電極９で形成する
（図１（ｃ））。
ｎｍ程度のシリコン酸化膜を層間絶縁膜として堆積後、
コンタクトホール８を開け、ソース電極及びドレイン電
極を厚さが約４０００Å程度のアルミ電極９で形成する
（図１（ｃ））。
【００２８】次に、プラズマＣＶＤ法を用いて、酸化窒
化シリコン膜１０を、少なくともＴＦＴのチャネル領
域、ソース領域５及びドレイン領域６と液晶表示装置の
画素部との上方に堆積するように、全面に堆積させる
（図１（ｄ））。この際の堆積条件は、ＮＨ3の流量を
９５ｓｃｃｍ、Ｎ2の流量を１５００ｓｃｃｍ、ＳｉＨ4
の流量を１００ｓｃｃｍ、Ｎ2Ｏの流量を４５ｓｃｃ
ｍ、圧力を５．０Ｔｏｒｒ、ＲＦパワーを５００Ｗ、堆
積温度を４１０℃、堆積膜厚を１０００〜１５０００Å
とする。尚、堆積膜厚が薄いと膜厚制御性が低下し、厚
いと上層の配線とのコタクトホールが深くなるためコタ
クトホールでの上層配線の断線が生じ易くなることか
ら、堆積膜厚は２０００Å程度が好ましい。
化シリコン膜１０を、少なくともＴＦＴのチャネル領
域、ソース領域５及びドレイン領域６と液晶表示装置の
画素部との上方に堆積するように、全面に堆積させる
（図１（ｄ））。この際の堆積条件は、ＮＨ3の流量を
９５ｓｃｃｍ、Ｎ2の流量を１５００ｓｃｃｍ、ＳｉＨ4
の流量を１００ｓｃｃｍ、Ｎ2Ｏの流量を４５ｓｃｃ
ｍ、圧力を５．０Ｔｏｒｒ、ＲＦパワーを５００Ｗ、堆
積温度を４１０℃、堆積膜厚を１０００〜１５０００Å
とする。尚、堆積膜厚が薄いと膜厚制御性が低下し、厚
いと上層の配線とのコタクトホールが深くなるためコタ
クトホールでの上層配線の断線が生じ易くなることか
ら、堆積膜厚は２０００Å程度が好ましい。
【００２９】上記方法で堆積した酸化窒化シリコン膜１
０の透過率とプラスマ窒化シリコン膜の透過率を示す図
２から明らかなように、４００〜５００ｎｍの範囲で
は、プラズマ窒化シリコンに比べ、酸化窒化シリコン１
０の透過率は高く、液晶表示装置に必要である、４００
〜８００ｎｍの範囲で８０％以上の透過率が得られる。
尚、本発明はプラスマＣＶＤ法の他に光ＣＶＤ法やＥＣ
ＲＣＶＤ法を用いて堆積することも可能である。原料ガ
スが同じであり、堆積温度も同程度であるため、同様の
特性、例えば、同等の含有量の水素を有する膜が得られ
る。
０の透過率とプラスマ窒化シリコン膜の透過率を示す図
２から明らかなように、４００〜５００ｎｍの範囲で
は、プラズマ窒化シリコンに比べ、酸化窒化シリコン１
０の透過率は高く、液晶表示装置に必要である、４００
〜８００ｎｍの範囲で８０％以上の透過率が得られる。
尚、本発明はプラスマＣＶＤ法の他に光ＣＶＤ法やＥＣ
ＲＣＶＤ法を用いて堆積することも可能である。原料ガ
スが同じであり、堆積温度も同程度であるため、同様の
特性、例えば、同等の含有量の水素を有する膜が得られ
る。
【００３０】次に、例えば、不活性ガス（Ｎ2、Ａｒ、
Ｈｅ等）雰囲気中で、４００℃、３０分間の熱処理を行
い、水素化処理を行う。尚、温度は３００℃以上であれ
ば、水素の拡散は可能であるが、あまり高すぎると、ア
ルミ電極９とソース領域５・ドレイン領域６との間のコ
ンタクト抵抗が増大する等のプロセス上の問題が生じる
ため、５００℃以下が望ましい。
Ｈｅ等）雰囲気中で、４００℃、３０分間の熱処理を行
い、水素化処理を行う。尚、温度は３００℃以上であれ
ば、水素の拡散は可能であるが、あまり高すぎると、ア
ルミ電極９とソース領域５・ドレイン領域６との間のコ
ンタクト抵抗が増大する等のプロセス上の問題が生じる
ため、５００℃以下が望ましい。
【００３１】上記工程によって形成された酸化窒化シリ
コン膜１０の水素含有率（２０ａｔｏｍｉｃ％、屈折率
ｎ＝１．７５）とプラズマ窒化シリコン膜の水素含有率
（２０ａｔｏｍｉｃ％）とは、大きく変わらずポリシリ
コン層の水素化処理に十分な（１０ａｔｏｍｉｃ％以
上）水素を含有している。
コン膜１０の水素含有率（２０ａｔｏｍｉｃ％、屈折率
ｎ＝１．７５）とプラズマ窒化シリコン膜の水素含有率
（２０ａｔｏｍｉｃ％）とは、大きく変わらずポリシリ
コン層の水素化処理に十分な（１０ａｔｏｍｉｃ％以
上）水素を含有している。
【００３２】また、図３に示すように、屈折率ｎは、
１．６０≦ｎ≦１．９５の範囲にあれば、良好な透過率
（８０％以上）と良好な水素化（ポリシリコン層２中の
トラップ密度は１０17個／ｃｍ3程度であり、水素量が
１０ａｔｏｍｉｃ％の場合、水素原子が１０21個／ｃｍ
3程度存在し、トラップ密度を終端、具体的には、１０1
6個／ｃｍ3程度若しくはそれ以下まで著しく低減させる
には十分な量であることから、水素量は１０ａｔｏｍｉ
ｃ％以上が望ましい。）とが得られる。
１．６０≦ｎ≦１．９５の範囲にあれば、良好な透過率
（８０％以上）と良好な水素化（ポリシリコン層２中の
トラップ密度は１０17個／ｃｍ3程度であり、水素量が
１０ａｔｏｍｉｃ％の場合、水素原子が１０21個／ｃｍ
3程度存在し、トラップ密度を終端、具体的には、１０1
6個／ｃｍ3程度若しくはそれ以下まで著しく低減させる
には十分な量であることから、水素量は１０ａｔｏｍｉ
ｃ％以上が望ましい。）とが得られる。
【００３３】更に好ましくは、屈折率ｎが１．７５程度
の場合であり、この場合、透過率は９０％となり、水素
含有量は２１％となる。尚、屈折率はＮＨ3量／ＮＯ2量
比を変えることによって制御でき、該比を高くすれば屈
折率の高い膜が得られる。
の場合であり、この場合、透過率は９０％となり、水素
含有量は２１％となる。尚、屈折率はＮＨ3量／ＮＯ2量
比を変えることによって制御でき、該比を高くすれば屈
折率の高い膜が得られる。
【００３４】また、水素の含有量は、図３に示すよう
に、ＴＦＴに対して十分に水素化処理が行える量であ
る。
に、ＴＦＴに対して十分に水素化処理が行える量であ
る。
【００３５】次に、ドレイン領域６と接続しているアル
ミ電極９上の酸化窒化シリコン膜１０にコンタクトホー
ル１２を開口し、透明電極１３を堆積し、パターニング
を行う（図１（ｅ））。
ミ電極９上の酸化窒化シリコン膜１０にコンタクトホー
ル１２を開口し、透明電極１３を堆積し、パターニング
を行う（図１（ｅ））。
【００３６】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、酸化窒化シリコンを水素供給源とし
て使用してポリシリコン層の水素化処理を行えば、ＴＦ
Ｔの特性を窒化シリコンを用いて水素化処理を行った場
合と同等のＴＦＴ特性向上（高移動度化、低しきい値
化）が可能となり、また、４００〜８００ｎｍの範囲の
波長で十分な透過率が得られるため、画質の良好な高精
細の液晶表示装置を得ることができる。
用いることにより、酸化窒化シリコンを水素供給源とし
て使用してポリシリコン層の水素化処理を行えば、ＴＦ
Ｔの特性を窒化シリコンを用いて水素化処理を行った場
合と同等のＴＦＴ特性向上（高移動度化、低しきい値
化）が可能となり、また、４００〜８００ｎｍの範囲の
波長で十分な透過率が得られるため、画質の良好な高精
細の液晶表示装置を得ることができる。
【００３７】また、酸化窒化シリコンは透過率が高いた
め、そのまま画素上に残すことができるので、水素の離
脱のない信頼性に優れたＴＦＴの製造が可能となる。
め、そのまま画素上に残すことができるので、水素の離
脱のない信頼性に優れたＴＦＴの製造が可能となる。
【００３８】さらに、従来用いていた、一般的にストレ
スが大きく、また、堆積後の熱処理中のストレス変動も
大きい窒化シリコン膜に代えて酸化窒化シリコンを用い
るため、下層のＡｌ等の金属配線のストレスマイグレー
ション等の信頼性上の問題を引き起こすこともない。
スが大きく、また、堆積後の熱処理中のストレス変動も
大きい窒化シリコン膜に代えて酸化窒化シリコンを用い
るため、下層のＡｌ等の金属配線のストレスマイグレー
ション等の信頼性上の問題を引き起こすこともない。
【図１】本発明の実施の形態の製造工程図である。
【図２】酸化窒化シリコン膜と窒化シリコン膜の波長と
透過率との関係を示す図である。
透過率との関係を示す図である。
【図３】酸化窒化シリコン膜の屈折率と透過率及び水素
含有量との関係を示す図である。
含有量との関係を示す図である。
【図４】従来の液晶表示装置の一部断面図である。
【図５】液晶表示装置の平面図である。
１ 絶縁性基板 ２ ポリシリコン層 ３ ゲート絶縁膜 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ７ 層間絶縁膜 ８、１２ コンタクトホール ９ アルミ配線 １０ 酸化窒化シリコン膜 １３ 透明電極
Claims (5)
- 【請求項１】 基板上に形成された半導体層と、ゲート
絶縁膜と、ゲート電極と、を備えた薄膜トランジスタ
と、画素部と、を有する液晶表示装置において、 少なくとも前記薄膜トランジスタの上方と、前記画素部
とには酸化窒化シリコン膜が形成され、 前記画素部の前記酸化窒化シリコン膜の上方に透明電極
が形成されていることを特徴とする液晶表示装置。 - 【請求項２】 基板上に形成された半導体層と、ゲート
絶縁膜と、ゲート電極と、を備えた薄膜トランジスタ
と、画素部と、を有する液晶表示装置において、 前記薄膜トランジスタは、ソース電極およびドレイン電
極を有し、 前記ソース電極またはドレイン電極の上方に、前記薄膜
トランジスタの全面と前記画素部とを覆って酸化窒化シ
リコン膜が形成され、 少なくとも前記画素部の前記酸化窒化シリコン膜の上方
に透明電極が形成されていることを特徴とする液晶表示
装置。 - 【請求項３】 基板上に形成された半導体層と、ゲート
絶縁膜と、ゲート電極と、を備えた薄膜トランジスタ
と、画素部と、を有する液晶表示装置において、 前記薄膜トランジスタは、ソース電極およびドレイン電
極を有し、 前記ソース電極またはドレイン電極の上方に、前記薄膜
トランジスタの全面と前記画素部とを覆って酸化窒化シ
リコン膜が形成され、 前記酸化窒化シリコン膜の上方に形成された透明電極
が、前記ソース電極またはドレイン電極上であって、前
記酸化窒化シリコン膜に設けた開孔部で前記薄膜トラン
ジスタに接続していることを特徴とする液晶表示装置。 - 【請求項４】 前記酸化窒化シリコン膜は屈折率ｎが
１．６０≦ｎ≦１．９５であることを特徴とする請求項
１乃至３に記載の液晶表示装置。 - 【請求項５】 前記酸化窒化シリコン膜は波長範囲４０
０ｎｍ〜８００ｎｍにおける透過率が８０％以上である
ことを特徴とする請求項１乃至３に記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20846699A JP3426163B2 (ja) | 1999-07-23 | 1999-07-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20846699A JP3426163B2 (ja) | 1999-07-23 | 1999-07-23 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21902295A Division JP3426063B2 (ja) | 1995-08-28 | 1995-08-28 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058855A true JP2000058855A (ja) | 2000-02-25 |
| JP3426163B2 JP3426163B2 (ja) | 2003-07-14 |
Family
ID=16556656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20846699A Expired - Fee Related JP3426163B2 (ja) | 1999-07-23 | 1999-07-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426163B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140014447A (ko) * | 2012-07-24 | 2014-02-06 | 엘지디스플레이 주식회사 | 어레이 기판 및 그 제조방법 |
-
1999
- 1999-07-23 JP JP20846699A patent/JP3426163B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140014447A (ko) * | 2012-07-24 | 2014-02-06 | 엘지디스플레이 주식회사 | 어레이 기판 및 그 제조방법 |
| KR101998124B1 (ko) * | 2012-07-24 | 2019-07-09 | 엘지디스플레이 주식회사 | 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3426163B2 (ja) | 2003-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780693B2 (en) | Method of fabricating polysilicon thin film transistor | |
| US5773325A (en) | Method of making a variable concentration SiON gate insulating film | |
| US5637515A (en) | Method of making thin film transistor using lateral crystallization | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6429483B1 (en) | Semiconductor device and method for forming the same | |
| US20060003501A1 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| EP0532314B1 (en) | A semiconductor device and a process for fabricating same | |
| US20020102781A1 (en) | Method for fabricating polysilicon thin film transistor | |
| US5623165A (en) | Insulated gate field effect semiconductor device and forming method thereof | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
| US6259141B1 (en) | Insulated gate field effect semiconductor device and forming method thereof | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| KR100434314B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| JPH06120508A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH08288518A (ja) | 半導体装置の製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000114541A (ja) | 半導体素子の製造方法 | |
| JPH08181317A (ja) | 半導体装置の製造方法 | |
| JPH08148688A (ja) | 薄膜半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |