JP2000058361A - 積層インダクタンス素子の製造方法 - Google Patents

積層インダクタンス素子の製造方法

Info

Publication number
JP2000058361A
JP2000058361A JP10236605A JP23660598A JP2000058361A JP 2000058361 A JP2000058361 A JP 2000058361A JP 10236605 A JP10236605 A JP 10236605A JP 23660598 A JP23660598 A JP 23660598A JP 2000058361 A JP2000058361 A JP 2000058361A
Authority
JP
Japan
Prior art keywords
laminated
laminate
temporary
mold
inductance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10236605A
Other languages
English (en)
Inventor
Toshiyuki Anpo
敏之 安保
Fumio Uchikoba
文男 内木場
Takeyoshi Ikeda
勇悦 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP10236605A priority Critical patent/JP2000058361A/ja
Publication of JP2000058361A publication Critical patent/JP2000058361A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 仮積層体を金型に入れCIP処理を行うこと
で、積層体の変形を最小限に抑え、工程歩留まりを向上
させ、製品の品質を向上させる。 【解決手段】 セラミックグリーンシートに導体パター
ンを印刷して積層する場合において、導体パターン印刷
後のセラミックグリーンシートを仮積層した仮積層体1
0の平面形状より僅かに大きな平坦な底面22と該底面
22に垂直で前記仮積層体10の厚み以上の高さの側壁
面23を持つ凹部21を形成した金型20を用い、前記
凹部内に前記仮積層体10を配置して、等方静水圧プレ
スで加圧して前記仮積層体を積層圧着する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、面実装型コイル部
品、より詳しくは品質、特性の良い積層インダクタ、イ
ンダクタアレイ、トランス等の積層インダクタンス素子
の製造方法に関する。
【0002】
【従来の技術】電子機器において、その小型化は市場要
求が常にあり、使用される部品についても小型化が要求
される。
【0003】元来リード付き部品であったインダクタ、
コンデンサ等の電子部品は、積層工法によりセラミッ
ク、金属を同時焼成にて内部導体を具備するモノリシッ
ク構造が実用化されたことにより、その形状をより小型
化することに成功してきた。現在、チップコンデンサ、
チップ抵抗等においては1005形状(縦1mm、横0.
5mm)等の微小素子の需要が増加しつつあり、チップイ
ンダクタにおいても同様に小型化が要求されてきてい
る。
【0004】積層工法についてはまず、セラミック粉体
をバインダ、有機溶剤とともに混合し、これをPET
(ポリエチレンテレフタレート)フィルム上にドクター
ブレード法等により、塗布、乾燥することでグリーンシ
ートを得る。
【0005】得られたグリーンシート(以下シート)を
機械加工、レーザ加工等によりスルーホールを形成す
る。これに銀、又は銀パラジウム導体ペーストをスクリ
ーン印刷しコイルパターンを得る。このときスルーホー
ルはペーストで充填され、他層との電気的導通を得る。
【0006】印刷されたシートを順に積層、その後ハン
ドリングを可能にするために軽く仮圧着し、また、その
後完全にシートが一体化するように加圧着する。このあ
と所定の寸法で切断、チップ形状にする。
【0007】得られた生チップを脱バインダー、焼成等
の熱処理を行い、焼結させる。そして、焼結されたチッ
プをバレル等の方法で研磨し、端子電極等を銀ペースト
で形成し、再び焼き付け等の熱処理を施す。さらに、電
解メッキ等により端子電極に皮膜処理を施すことでセラ
ミック絶縁体又は磁性体内にコイルを内蔵するチップイ
ンダクタを得る。
【0008】チップインダクタの大きさは当初の321
6(縦3.2mm、横1.6mm)から2012(縦2.0m
m、横1.2mm)、1608(縦1.6mm、横0.8mm)等
のサイズの小型化が進展してきた。この延長においてさ
らに小型化が進み、1005サイズに至っては各工程に
与えられるクリアランスも同様に圧縮される。各層のず
れは30ミクロンを越えることは許されない。これを越
えるようだと例えばインダクタンス、インピーダンス等
の電磁気特性のばらつきの悪化を招くだけでなく内部導
体のチップ側面への露出等、外観にも悪影響を与え、最
悪の場合、ショート、オープン等の発生により回路が機
能しない可能性がある。
【0009】また、チップサイズの小型化が進むにつれ
て、コイル1ターン当たりの断面積が小さくなる。この
ため、所定のインダクタンス値を得るためには、従来よ
り多くの巻き数を得る必要がある。こうしたことを満た
すためには、一層当たりの厚さを薄くして、全体の層数
を増やし結果として巻き数を増やす。
【0010】従来の比較的大きいサイズのチップの場
合、ずれそのものが発生しづらかったり、ずれの影響が
顕在化するには至らなかったが、1005程度のチップ
サイズにおいては導体パターン幅の細線化、シート厚の
薄膜化、多層化等ずれに対してより敏感で厳しい条件と
なり、また、製品の特性品質に大きな要素としてのしか
かってくる。
【0011】従来の積層圧着工程では平坦な金型に仮積
層体を挟みプレス処理を行ってきた。しかしながら、こ
れと同じ手法を用いて、1005サイズのチップを作成
する際には、その積層ずれが著しく進むことがわかっ
た。前述したように、フェライトグリーンシートは薄
く、また、この上にスクリーン印刷された導体パターン
は細く、しかし直流抵抗が低いことが要求されるがため
に印刷厚は薄くすることができない。厚膜で印刷される
導体が薄いシートに印刷されることにより印刷後のシー
トの平滑性は著しく損なわれる。
【0012】このようなシートを一軸プレスのような平
坦な板で圧力をかけて積層すると導体部にのみ圧縮圧力
がかかり、その結果、その圧の逃げ場が圧の低い方向と
なるため、各シートを圧着一体化して未焼成フェライト
素体とする際に積層ずれが発生する。この積層圧着工程
においてはその積層数が多いほど顕著に発生し、100
5サイズ等のクリアランスの狭いものにおいては特に深
刻になる。
【0013】この問題に対しては、例えば、特開平6−
77074号で開示されているように、印刷後のシート
を前もってプレスによって平坦にする、また、特開平7
−192954号で開示されているように、導体パター
ンと同一の刻印をセラミックシートに前もって施し、こ
の凹部に導電ペーストを印刷して、結果として平坦化を
行う方法が開示されている。さらにまた特開平7−19
2955号に開示されているように、PETフィルムを
剥離せずに、まず一枚積層圧着を行い、その後フィルム
を剥がし、これを繰り返す方法が知られている。この方
法はPETフィルムの変形が少ないことを利用して、結
果として積層ずれを防ぐ手段と考えられる。あるいは、
特開平6−20843号で開示されているように、印刷
導体の周辺部に、貫通孔をあけ、圧力の分散化を行う方
法も開示されている。
【0014】しかしながら、いずれの方法においても、
従来の工法にさらに工程を追加するか、大幅に変更を加
えることになる。また、生産性という立場に立てば、従
来の工程よりも複雑になる。できれば、従来のプレス工
程を単に代替するものであれば、その方が望ましい。
【0015】このような、形状が不均質なもののセラミ
ックのプレス工程においては、冷間(又は温間)等方静
水圧プレス(以下CIP)を用いることが通常行われて
いる。また、発明者らも、この圧着工程にCIPを用い
て、積層ずれを抑える試みを行った。
【0016】具体的には、一軸プレスによって位置がず
れない程度に軽く圧着した8cm角程度の積層体をポリ
エチレン等の柔軟な袋の中に真空パックし、これをCI
P処理する。こうすることによって、電極近傍に生じて
いる不均質部分においても等圧の力が働き、大きく積層
がずれることを抑えることができる。
【0017】一軸プレスによって圧着を試みて、積層ず
れが生じる場合と、CIPを使った場合を比較した模式
図を図1に示す。この図において、1はフェライトグリ
ーンシート、2は導体パターンを構成する導体ペースト
であり、図1(a)の一軸プレスの場合、積層後におけ
る各シート間の積層ずれが顕著であり、各層間を接続す
るスルーホールの位置が合わなくなったり、隣接するチ
ップ領域にまで導体位置がずれる等の不具合が発生す
る。また、図1(b)のCIPを用いた場合には、積層
の際の積層ずれは殆どなく、従って積層後の導体位置ず
れも殆ど生じない。
【0018】しかしながら、CIP処理においても、不
具合が生じる。それは、もともと、不均質なものを圧縮
することに起因して、CIP処理後に試料が反り返り、
ロール状になってしまうことである。また、従来の一軸
プレスにおいては積層体の厚み方向だけが収縮し、面方
向においては殆どその寸法の変化がなかったが、CIP
を用いた場合は、この面方向においても収縮が起こる。
この収縮は、電極パターン、積層数、層間隔等によって
その程度が異なり、その管理は困難である。圧着の次工
程は裁断工程であり、面方向においての収縮率を正確に
制御できない場合、正確に裁断することは著しく困難に
なる。
【0019】以上の議論において、1005サイズのチ
ップインダクタを製造する工程において、グリーンシー
トを積層圧着する際に、ずれを極力抑えつつ、しかも、
得られる積層体に反りかえり等の不具合が無く、しか
も、面方向には殆ど収縮しない製造法を確立する必要が
ある。
【0020】
【発明が解決しようとする課題】通常CIPを用いて圧
着を行う場合、仮積層体を直接真空パック等により密封
し、水中に投じ、加圧処理される。しかし、このような
方法だと圧力が均一にかかるが故に縦横方向にも加圧さ
れ、積層体全体が縮んでしまう傾向にある。また積層体
が反ったり歪んだりすることもあり、工程歩留まりを落
とす原因となる。
【0021】本発明は、上記の点に鑑み、仮積層体を金
型に入れCIP処理を行うことで、積層体の変形を最小
限に抑え、工程歩留まりを向上させ、製品の品質をあげ
ることが可能な積層インダクタンス素子の製造方法を提
供することを目的とする。
【0022】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
【0023】
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層インダクタンス素子の製造方法は、セ
ラミックグリーンシートに導体パターンを印刷して積層
する場合において、導体パターン印刷後のセラミックグ
リーンシートを仮積層した仮積層体の平面形状より僅か
に大きな平坦な底面と該底面に垂直で前記仮積層体の厚
み以上の高さの側壁面を持つ凹部を形成した金型を用
い、前記凹部内に前記仮積層体を配置して、等方静水圧
プレスで加圧して前記仮積層体を積層圧着することを特
徴としている。
【0024】前記積層インダクタンス素子の製造方法に
おいて、前記凹部の縦横方向の寸法は前記仮積層体の縦
横方向の寸法よりも0.01mm乃至0.1mmの範囲で大き
く設定することが好ましい。
【0025】また、前記金型の内面に離型性コーティン
グを施すか、あるいは、前記仮積層体と前記金型間に離
型性フィルムを配してもよい。
【0026】
【発明の実施の形態】以下、本発明に係る積層インダク
タンス素子の製造方法の実施の形態を図面に従って説明
する。
【0027】積層チップインダクタの圧着工程における
ずれの発生は、前述したようにチップサイズが小さくな
るに従ってその悪影響が深刻となってくる。圧着工程に
おける積層ずれは、各フェライトグリーンシートの導体
パターンが印刷された部分のみ圧力が高く、印刷されな
い部分は圧力が低いことにより、その圧力差が問題とな
ることが検討を重ねた結果明らかになった。従来の平坦
な板に挟まれる形式の金型に仮積層体を入れプレスされ
る工法においては圧力の高い部分が形成きれ、また、そ
の上下の層においては半周分だけずれて別の高圧部分が
形成される(各シートに半周毎の導体パターンを形成す
ることが一般的であるため)。これを繰り返し積層する
ことで圧縮圧力の高低差が明確に発生し、圧の逃げ場が
存在するため、各シートは積層時にずれることとなる。
【0028】従って、このような積層ずれを引き起こさ
ないためには、印刷電極付近において3次元的に圧力が
均一であることが有効である。つまり、コイルのある部
分とない部分の圧力が同一であれば積層時の圧力差が存
在しないため、ずれを抑えることができるということで
ある。
【0029】上記のような理由で圧着工程においてはC
IPが有効であるが、圧力方向が等方であるがために面
方向にも圧力がかかり積層体自体の寸法が収縮してしま
ったり、積層体が反ったり歪んだりしてしまい、工程歩
留まりを落とす原因となる。
【0030】そこで、本発明では図1の実施の形態に示
すように、フェライトグリーンシート上に導体ペースト
を印刷して導体パターンを形成したものを低圧で仮積層
した仮積層体10を扁平直方体状凹部21を有する金型
20の当該凹部21に挿入し、金型20ごと柔軟性材質
の袋からなる真空パック30にて密封し、水を満たした
CIP処理装置40内に収容してCIP処理を行う。こ
こで、金型20は鋼鉄等の剛性の大きな金属材質であ
り、その一面に形成された凹部21は仮積層体10の平
面形状より僅かに大きな平坦な底面22と該底面22に
垂直で仮積層体10の厚み以上の高さの側壁面23を持
っている。
【0031】金型20の平坦な底面22は仮積層体10
の反りを防止する作用を果たし、垂直な側壁面23は仮
積層体10の側面に加わる圧力を幾分減じて積層体の縦
横方向の収縮、歪みを抑制する作用を果たすものと考え
られる。従って、各シート上の導体同士の重なりをずら
すことなく精度良く圧着可能である。
【0032】このことによりCIP処理の効果は積層ず
れを減少させることだけに働き、積層体の縦横方向の収
縮、反り、歪み等を効果的に抑えることができる。従っ
て、各シート上の導体同士の重なりをずらすことなく精
度良く圧着可能である。
【0033】横方向の収縮量は、金型20の凹部21の
寸法と仮積層体の寸法の差によって大きく影響を受け
た。凹部21の底面寸法が仮積層体の+0.05mm以下
ならば、積層体はむしろ伸びて凹部21の底面寸法と同
一になる。好ましくは+0.03mmから+0.1mmであ
る。この値の範囲より寸法差が小さい場合には、積層体
と金型の接触部が盛り上がってしまう。
【0034】また、この金型20から、積層体を剥離さ
せる際に、丁寧に行えば特に問題がないが、作業性を考
慮した場合、何らかの離型手段を用いた方がなおよい。
その目的で、図1の如く厚さ50μmのシリコンで表面
をコートしたPETフィルム25を凹部21の底面に配
しておき、金型20と仮積層体10の間に介在させるこ
とは著しく作業性を向上させた。また、金型20の凹部
21内面(少なくとも底面)にテフロンコート、シリコ
ンコート等の離型性コーティングを施すことによっても
同様の効果を得た。
【0035】
【実施例】本発明の積層インダクタンス素子の製造方法
の実施例について以下に詳述する。
【0036】フェライト粉体と有機溶剤、バインダーと
を所定の比率で混合した。これをPETフィルム上にド
クターブレード法等でキャストし、15ミクロンのフェ
ライトグリーンシート(以下シート)を得た。
【0037】このシートにレーザ加工等で直径80ミク
ロンのスルーホールを形成した。このシートに内部導体
に相当する銀導体ペーストをスクリーン印刷し、印刷さ
れたシートを所定の順で重ね、50℃、400kgfの
圧力のもとで仮圧着して仮積層体とした後、80mm×8
0mmのサイズに打ち抜き、常温、2t/cm2で本圧着
し、その後切断し、その断面を観察しずれを評価した。
【0038】この本圧着工程において、圧着方法とCI
Pを用いた場合の金型サイズを変更して実験を行った。
表1に圧着方法を変えた場合、表2に金型サイズを変え
た場合の結果を示す。比較のため圧着方法以外は工程に
変更はいっさいない。
【0039】 表1圧着方法 従来の金型圧着法 CIPのみ CIP+金型(実施例) 加圧後の積層体サイズ 80.1mm 78.3mm 80.05mm 積層ずれ 50μm 15μm 15μm
【0040】 表2 金型凹部の底面寸法 81.00mm 80.50mm 80.10mm 80.05mm 加圧後の積層体サイズ 78.8mm 79.2mm 79.7mm 80.05mm 金型凹部の底面寸法 80.03mm 80.02mm 80.01mm 80.00mm 加圧後の積層体サイズ 80.03mm 80.02mm 80.01mm 80.00mm
【0041】なお、表2において、80.02mm以下は
金型接触部に盛り上がりが生じた。この表1及び表2の
結果から、仮積層体の寸法80mmよりも+0.03〜0.
1mm大きく金型凹部の底面寸法を設定することが好まし
く、とくに凹部の底面寸法に積層体の圧着後の寸法を一
致させ得、かつ接触部に盛り上がりの生じない+0.0
3mm〜0.05mmの範囲が寸法制御がしやすく最も望ま
しいと言える。
【0042】表1,2から明らかなように、CIP処理
を施したものは積層ずれを著しく抑えることができ、な
おかつ、金型を組み合わせ、その凹部寸法を適正にした
場合には、積層ずれが殆どなく、積層体の反り、面方向
の収縮のないものを得ることができ、その効果は明らか
である。
【0043】なお、上記実施の形態及び実施例では、磁
性体セラミックのフェライトグリーンシートの積層の場
合を例示したが、絶縁性セラミックのグリーンシートを
積層圧着する場合にも本発明は適用可能である。
【0044】また、チップインダクタを構成する場合を
示したが、チップトランスを構成する場合や、チップイ
ンダクタが複数設けられたチップインダクタ・アレイを
構成する場合にも本発明は適用可能である。
【0045】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【0046】
【発明の効果】以上説明したように、本発明に係る積層
インダクタンス素子の製造方法によれば、仮積層体を金
型に入れてCIP処理を行うことで、積層体の反り、歪
み、面方向の収縮等の変形を最小限に抑えることが可能
となり、工程歩留まりを向上させ、製品の品質向上を達
成可能である。
【図面の簡単な説明】
【図1】本発明に係る積層インダクタンス素子の製造方
法の実施の形態を示す模式的な正断面図である。
【図2】一軸プレスによる圧着で積層ずれが生じた場合
と、CIP使った場合を比較した模式図である。
【符号の説明】
1 フェライトグリーンシート 2 導体ペースト 10 仮積層体 20 金型 21 凹部 22 底面 23 側壁面 30 真空パック 40 CIP処理装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 勇悦 東京都中央区日本橋一丁目13番1号ティー ディーケイ株式会社内 Fターム(参考) 5E062 DD04 5E070 AA01 AB02 BA12 CB03 CB13 CB17 CB20

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セラミックグリーンシートに導体パター
    ンを印刷して積層する積層インダクタンス素子の製造方
    法において、 導体パターン印刷後のセラミックグリーンシートを仮積
    層した仮積層体の平面形状より僅かに大きな平坦な底面
    と該底面に垂直で前記仮積層体の厚み以上の高さの側壁
    面を持つ凹部を形成した金型を用い、前記凹部内に前記
    仮積層体を配置して、等方静水圧プレスで加圧して前記
    仮積層体を積層圧着することを特徴とする積層インダク
    タンス素子の製造方法。
  2. 【請求項2】 前記凹部の縦横方向の寸法が前記仮積層
    体の縦横方向の寸法よりも0.01mm乃至0.1mmの範囲
    で大きく設定されている請求項1記載の積層インダクタ
    ンス素子の製造方法。
  3. 【請求項3】 前記金型の内面に離型性コーティングを
    施した請求項1又は2記載の積層インダクタンス素子の
    製造方法。
  4. 【請求項4】 前記仮積層体と前記金型間に離型性フィ
    ルムを配した請求項1又は2記載の積層インダクタンス
    素子の製造方法。
JP10236605A 1998-08-10 1998-08-10 積層インダクタンス素子の製造方法 Pending JP2000058361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10236605A JP2000058361A (ja) 1998-08-10 1998-08-10 積層インダクタンス素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10236605A JP2000058361A (ja) 1998-08-10 1998-08-10 積層インダクタンス素子の製造方法

Publications (1)

Publication Number Publication Date
JP2000058361A true JP2000058361A (ja) 2000-02-25

Family

ID=17003124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10236605A Pending JP2000058361A (ja) 1998-08-10 1998-08-10 積層インダクタンス素子の製造方法

Country Status (1)

Country Link
JP (1) JP2000058361A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238775A (ja) * 2010-05-11 2011-11-24 Denso Corp リアクトル、及び、リアクトルの製造方法
JP2017204565A (ja) * 2016-05-11 2017-11-16 Tdk株式会社 積層コイル部品
JP2017212471A (ja) * 2012-06-14 2017-11-30 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層チップ電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238775A (ja) * 2010-05-11 2011-11-24 Denso Corp リアクトル、及び、リアクトルの製造方法
JP2017212471A (ja) * 2012-06-14 2017-11-30 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層チップ電子部品
JP2017204565A (ja) * 2016-05-11 2017-11-16 Tdk株式会社 積層コイル部品
US11011294B2 (en) 2016-05-11 2021-05-18 Tdk Corporation Multilayer coil component

Similar Documents

Publication Publication Date Title
US10622148B2 (en) Multi-layer ceramic capacitor
JP2976717B2 (ja) 積層セラミック電子部品の製造方法
JP3709802B2 (ja) 多層セラミック基板の製造方法
JP2001185437A (ja) 積層セラミックコンデンサ
US20090229860A1 (en) Green sheet for multi-layered electronics parts and manufacturing method for green chip using the same
JP2000340448A (ja) 積層セラミックコンデンサ
JP2000058361A (ja) 積層インダクタンス素子の製造方法
JP2000243650A (ja) 積層セラミックコンデンサおよびその製造方法
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JPH06283375A (ja) 積層電子部品の製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP2001307937A (ja) 積層セラミック電子部品の製造方法
JP2003209016A (ja) 積層インダクタ
JP2001023845A (ja) 積層チップ電子部品の製造方法
JP2001023844A (ja) 積層チップ電子部品の製造方法
JP3131453B2 (ja) 積層セラミックコンデンサの製造方法
JP2009246102A (ja) 積層電子部品の製造方法
JP2946844B2 (ja) 積層セラミックコンデンサの製造方法
JP2009238914A (ja) 積層電子部品の製造方法
JP2001257473A (ja) 多層セラミック基板およびその製造方法
JPH1126279A (ja) 積層セラミック電子部品の製造方法
JPH0629145A (ja) セラミックグリーンシート積層圧着方法及びその装置
JP3067496B2 (ja) セラミックグリーンシート積層体の圧着成形方法
JP3662749B2 (ja) 積層インダクタ素子の製造方法
JP3625401B2 (ja) 積層インダクタ素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130