JP2000050653A - パルス電源装置 - Google Patents
パルス電源装置Info
- Publication number
- JP2000050653A JP2000050653A JP10213365A JP21336598A JP2000050653A JP 2000050653 A JP2000050653 A JP 2000050653A JP 10213365 A JP10213365 A JP 10213365A JP 21336598 A JP21336598 A JP 21336598A JP 2000050653 A JP2000050653 A JP 2000050653A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- circuit
- diode
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 パルス発生回路１からのパルス電流を磁気パ
ルス圧縮回路３1、３2で磁気パルス圧縮して負荷４に供
給するのに、ピーキングコンデンサＣPの充電と逆極性
の再充電で負荷の次回動作が不安定になるのをダイオー
ドＤの導通で抑止し、パルストランスＰＴの二次側に磁
気リセット電圧を確保するためにツェナーダイオードＺ
Ｄでクランプ電圧を発生するのでは、高いエネルギーで
高い繰り返しのパルス発生にはクランプ電圧を高くする
ため、再充電電圧が高くなる。 【解決手段】 ツェナーダイオードと並列に半導体スイ
ッチＳＷ1を設けたクランプ電圧発生回路とし、磁気リ
セット電圧が印加される期間ではスイッチをオフ制御す
ることで高いクランプ電圧を発生し、ピーキングコンデ
ンサの再充電を抑止する期間ではスイッチをオン制御し
て低いクランプ電圧にする。
ルス圧縮回路３1、３2で磁気パルス圧縮して負荷４に供
給するのに、ピーキングコンデンサＣPの充電と逆極性
の再充電で負荷の次回動作が不安定になるのをダイオー
ドＤの導通で抑止し、パルストランスＰＴの二次側に磁
気リセット電圧を確保するためにツェナーダイオードＺ
Ｄでクランプ電圧を発生するのでは、高いエネルギーで
高い繰り返しのパルス発生にはクランプ電圧を高くする
ため、再充電電圧が高くなる。 【解決手段】 ツェナーダイオードと並列に半導体スイ
ッチＳＷ1を設けたクランプ電圧発生回路とし、磁気リ
セット電圧が印加される期間ではスイッチをオフ制御す
ることで高いクランプ電圧を発生し、ピーキングコンデ
ンサの再充電を抑止する期間ではスイッチをオン制御し
て低いクランプ電圧にする。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用半導体スイ
ッチを用いたパルス発生回路と磁気パルス圧縮回路を組
み合わせ、高い繰り返しで狭幅の大電流パルスを発生す
るパルス電源装置に係り、特に負荷にパルス電流を供給
したときに負荷で消費しきれないエネルギーによる負荷
の不安定動作を解消し、しかもパルストランスの磁気リ
セットを確実にするパルス電源装置に関する。
ッチを用いたパルス発生回路と磁気パルス圧縮回路を組
み合わせ、高い繰り返しで狭幅の大電流パルスを発生す
るパルス電源装置に係り、特に負荷にパルス電流を供給
したときに負荷で消費しきれないエネルギーによる負荷
の不安定動作を解消し、しかもパルストランスの磁気リ
セットを確実にするパルス電源装置に関する。
【０００２】
【従来の技術】従来のパルス電源装置例を図４に示す。
パルス発生回路１は、電力用の初段コンデンサＣ0を設
け、このコンデンサＣ0を高圧充電器２により初期充電
しておき、半導体スイッチＳＷのオン制御でコンデンサ
Ｃ0からリアクトルＬ0を通してパルストランスＰＴにパ
ルス電流Ｉ0を供給する。リアクトルＬ0は、半導体スイ
ッチＳＷの責務を軽減するものである。
パルス発生回路１は、電力用の初段コンデンサＣ0を設
け、このコンデンサＣ0を高圧充電器２により初期充電
しておき、半導体スイッチＳＷのオン制御でコンデンサ
Ｃ0からリアクトルＬ0を通してパルストランスＰＴにパ
ルス電流Ｉ0を供給する。リアクトルＬ0は、半導体スイ
ッチＳＷの責務を軽減するものである。
【０００３】磁気リセット回路ＭＲ1は、パルストラン
スＰＴのリセット巻線に直流バイアス電流を供給するこ
とで鉄心の磁気飽和を防止する。
スＰＴのリセット巻線に直流バイアス電流を供給するこ
とで鉄心の磁気飽和を防止する。
【０００４】パルストランスＰＴの二次側には２段の磁
気パルス圧縮回路３1、３2が縦続接続され、初段の磁気
パルス圧縮回路３1ではパルストランスＰＴで昇圧した
パルス電流Ｉ1でコンデンサＣ1が高圧充電され、このコ
ンデンサＣ1の充電電圧で可飽和リアクトルＳＩ1が磁気
スイッチ動作することにより磁気パルス圧縮した狭幅の
パルス電流Ｉ2を図示の極性で次段の磁気パルス圧縮回
路３2に供給する。同様に、可飽和リアクトルＳＩ2の磁
気スイッチ動作により、磁気パルス圧縮回路３2でパル
ス幅の磁気パルス圧縮を行い、パルス電流Ｉ3を図示の
極性で出力する。
気パルス圧縮回路３1、３2が縦続接続され、初段の磁気
パルス圧縮回路３1ではパルストランスＰＴで昇圧した
パルス電流Ｉ1でコンデンサＣ1が高圧充電され、このコ
ンデンサＣ1の充電電圧で可飽和リアクトルＳＩ1が磁気
スイッチ動作することにより磁気パルス圧縮した狭幅の
パルス電流Ｉ2を図示の極性で次段の磁気パルス圧縮回
路３2に供給する。同様に、可飽和リアクトルＳＩ2の磁
気スイッチ動作により、磁気パルス圧縮回路３2でパル
ス幅の磁気パルス圧縮を行い、パルス電流Ｉ3を図示の
極性で出力する。
【０００５】なお、可飽和リアクトルＳＩ1、ＳＩ2には
それぞれ磁気リセット巻線と磁気リセット回路ＭＲ2及
びＭＲ3が設けられ、可飽和リアクトルの飽和動作後に
直流電流を供給することでそれらを逆極性に励磁し飽和
させておく。
それぞれ磁気リセット巻線と磁気リセット回路ＭＲ2及
びＭＲ3が設けられ、可飽和リアクトルの飽和動作後に
直流電流を供給することでそれらを逆極性に励磁し飽和
させておく。
【０００６】磁気パルス圧縮回路３2のパルス出力は、
レーザヘッドのチャンバなどの負荷４に狭幅・高電圧の
パルス電流を供給する。負荷４は、主放電電極ＥLMと予
備電離電極ＥLAの並列回路にピーキングコンデンサＣP
が設けられ、パルス電流でピーキングコンデンサＣPが
一定電圧レベルまで充電されたときに、コンデンサ
ＣP’を通した予備電離電極ＥLAによる放電で管内ガス
の予備電離を行い、この予備電離により主放電電極ＥLM
に主放電を得る。
レーザヘッドのチャンバなどの負荷４に狭幅・高電圧の
パルス電流を供給する。負荷４は、主放電電極ＥLMと予
備電離電極ＥLAの並列回路にピーキングコンデンサＣP
が設けられ、パルス電流でピーキングコンデンサＣPが
一定電圧レベルまで充電されたときに、コンデンサ
ＣP’を通した予備電離電極ＥLAによる放電で管内ガス
の予備電離を行い、この予備電離により主放電電極ＥLM
に主放電を得る。
【０００７】上記の構成において、磁気パルス圧縮回路
を２段とする場合を示すが、３段以上のＮ段構成の場合
もある。
を２段とする場合を示すが、３段以上のＮ段構成の場合
もある。
【０００８】このような構成のパルス電源装置におい
て、負荷４の放電は、与えられたパルスエネルギーを全
て消費することなく、消費しきれない一部のエネルギー
がパルス発生回路１側に戻ってくる。この戻ってくるエ
ネルギーのことをキックバックエネルギーと称してい
る。このキックバックエネルギーは、パルス発生回路か
らの反射エネルギーとして負荷放電後にピーキングコン
デンサＣPの再充電電圧（残留電荷）として現れる。
て、負荷４の放電は、与えられたパルスエネルギーを全
て消費することなく、消費しきれない一部のエネルギー
がパルス発生回路１側に戻ってくる。この戻ってくるエ
ネルギーのことをキックバックエネルギーと称してい
る。このキックバックエネルギーは、パルス発生回路か
らの反射エネルギーとして負荷放電後にピーキングコン
デンサＣPの再充電電圧（残留電荷）として現れる。
【０００９】ピーキングコンデンサＣPの電圧波形は、
負荷４の放電時の放電管内ガス状態等でその再充電電圧
の大きさが変化するため、負荷４がレーザヘッドの場合
に出力エネルギーが不安定になることがある。
負荷４の放電時の放電管内ガス状態等でその再充電電圧
の大きさが変化するため、負荷４がレーザヘッドの場合
に出力エネルギーが不安定になることがある。
【００１０】図５は、ピーキングコンデンサＣP部位で
の電圧波形例を示す。同図において、ピーキングコンデ
ンサＣPは充電期間（ｔ0〜ｔ1）後に主電極ＥLM側に急
速に放電される。この放電期間（ｔ1〜ｔ2）では負荷４
の放電現象からオーバシュートによる高周波振動を伴っ
て放電される。そして、主電極ＥLMによる放電が回復し
た回復期間（ｔ2〜ｔ3）では、キックバックエネルギー
によりコンデンサＣPが再充電される。この残留電荷エ
ネルギーは、パルス発生回路１側に再度転送されるが、
負荷４の放電管内ガス状態等で変化する。
の電圧波形例を示す。同図において、ピーキングコンデ
ンサＣPは充電期間（ｔ0〜ｔ1）後に主電極ＥLM側に急
速に放電される。この放電期間（ｔ1〜ｔ2）では負荷４
の放電現象からオーバシュートによる高周波振動を伴っ
て放電される。そして、主電極ＥLMによる放電が回復し
た回復期間（ｔ2〜ｔ3）では、キックバックエネルギー
によりコンデンサＣPが再充電される。この残留電荷エ
ネルギーは、パルス発生回路１側に再度転送されるが、
負荷４の放電管内ガス状態等で変化する。
【００１１】この負荷の放電が回復するとき、ピーキン
グコンデンサＣPの電圧変化は同図の波形Ａ1やＢ1のよ
うになる。波形Ａ1ではピーキングコンデンサＣPの電圧
が正極性状態のまま初期状態に回復した場合を示し、波
形Ｂ1ではピーキングコンデンサＣPが逆極性に再充電さ
れ、初期状態に回復する場合を示す。
グコンデンサＣPの電圧変化は同図の波形Ａ1やＢ1のよ
うになる。波形Ａ1ではピーキングコンデンサＣPの電圧
が正極性状態のまま初期状態に回復した場合を示し、波
形Ｂ1ではピーキングコンデンサＣPが逆極性に再充電さ
れ、初期状態に回復する場合を示す。
【００１２】この波形Ｂ1の回復特性の場合、主放電電
極ＥLMや予備電離電極ＥLAを設けたチャンバ内の状態に
影響を与え、負荷がレーザヘッドになる場合には次回放
電時の出力エネルギーが不安定になるという現象を起こ
すなど、負荷が不安定動作になることがある。
極ＥLMや予備電離電極ＥLAを設けたチャンバ内の状態に
影響を与え、負荷がレーザヘッドになる場合には次回放
電時の出力エネルギーが不安定になるという現象を起こ
すなど、負荷が不安定動作になることがある。
【００１３】そこで、図４では、ピーキングコンデンサ
ＣPに並列にダイオードＤを設け、このダイオードＤの
接続極性をピーキングコンデンサＣPが主放電電極の放
電回復で充電された後に逆極性に再充電されるのを抑止
する方向とすることで、ピーキングコンデンサＣPの残
留電荷を消滅させてレーザ出力の不安定動作を解消す
る。なお、ダイオードＤは、ピーキングコンデンサＣP
の高い充電電圧に対する耐圧を確保するため、複数のダ
イオード素子の直列接続構成にされる。
ＣPに並列にダイオードＤを設け、このダイオードＤの
接続極性をピーキングコンデンサＣPが主放電電極の放
電回復で充電された後に逆極性に再充電されるのを抑止
する方向とすることで、ピーキングコンデンサＣPの残
留電荷を消滅させてレーザ出力の不安定動作を解消す
る。なお、ダイオードＤは、ピーキングコンデンサＣP
の高い充電電圧に対する耐圧を確保するため、複数のダ
イオード素子の直列接続構成にされる。
【００１４】次に、ダイオードＤには直列にツェナーダ
イオードＺＤを設ける。このツェナーダイオードＺＤ
は、パルストランスＰＴを非飽和状態にするための磁気
リセット電圧印加に対して、パルストランスの二次側を
短絡状態にしないためのクランプ電圧を発生するツェナ
ー電圧にする。これにより、パルストランスＰＴの磁気
リセットを確実にし、ひいてはパルストランスの偏磁と
飽和を防止する。この作用を以下に説明する。
イオードＺＤを設ける。このツェナーダイオードＺＤ
は、パルストランスＰＴを非飽和状態にするための磁気
リセット電圧印加に対して、パルストランスの二次側を
短絡状態にしないためのクランプ電圧を発生するツェナ
ー電圧にする。これにより、パルストランスＰＴの磁気
リセットを確実にし、ひいてはパルストランスの偏磁と
飽和を防止する。この作用を以下に説明する。
【００１５】図４の構成において、磁気リセット回路Ｍ
Ｒ1、ＭＲ2及びＭＲ3は、定電流源で表しているが、実
際には直流定電圧源に抵抗とインダクタを直列に設けて
定電流源を実現している。また、パルストランスＰＴ及
び可飽和リアクトルＳＩ1，ＳＩ2の巻線に示す「・」印
は巻線方向を示しており、互いの誘起電圧極性は「・」
印で示す方向になる。なお「・」印は、磁気リセット回
路ＭＲ1、ＭＲ2及びＭＲ3のリセット巻線に正極性の電
圧が印加された場合で示す。
Ｒ1、ＭＲ2及びＭＲ3は、定電流源で表しているが、実
際には直流定電圧源に抵抗とインダクタを直列に設けて
定電流源を実現している。また、パルストランスＰＴ及
び可飽和リアクトルＳＩ1，ＳＩ2の巻線に示す「・」印
は巻線方向を示しており、互いの誘起電圧極性は「・」
印で示す方向になる。なお「・」印は、磁気リセット回
路ＭＲ1、ＭＲ2及びＭＲ3のリセット巻線に正極性の電
圧が印加された場合で示す。
【００１６】パルストランスや可飽和リアクトルの磁性
体を一方向にリセットするためには、磁性体のＢ−Ｈ曲
線から明らかなように、非飽和領域を通過する必要があ
る。この非飽和領域ではパルストランスの一次巻線と二
次巻線並びにリセット巻線と主巻線との間に変圧器作用
が生じ、リセット巻線にリセット電圧が印加されると主
巻線に誘起電圧が印加される。逆に、主巻線が低インピ
ーダンス状態になっていると、主巻線に誘起される電圧
が上がらず、リセットされるまでの時間が長くなってし
まう。
体を一方向にリセットするためには、磁性体のＢ−Ｈ曲
線から明らかなように、非飽和領域を通過する必要があ
る。この非飽和領域ではパルストランスの一次巻線と二
次巻線並びにリセット巻線と主巻線との間に変圧器作用
が生じ、リセット巻線にリセット電圧が印加されると主
巻線に誘起電圧が印加される。逆に、主巻線が低インピ
ーダンス状態になっていると、主巻線に誘起される電圧
が上がらず、リセットされるまでの時間が長くなってし
まう。
【００１７】ここで、パルストランスＰＴと可飽和リア
クトルＳＩ1，ＳＩ2における飽和動作は、印加電圧とそ
の時間の積になる電圧時間積（Ｖｔ）で決まる。そし
て、磁気パルス圧縮が後段ほど狭幅のパルスになること
から、パルストランスＰＴと可飽和リアクトルＳＩ1，
ＳＩ2のそれぞれの電圧時間積Ｖｔは、下記の関係にさ
れる。
クトルＳＩ1，ＳＩ2における飽和動作は、印加電圧とそ
の時間の積になる電圧時間積（Ｖｔ）で決まる。そし
て、磁気パルス圧縮が後段ほど狭幅のパルスになること
から、パルストランスＰＴと可飽和リアクトルＳＩ1，
ＳＩ2のそれぞれの電圧時間積Ｖｔは、下記の関係にさ
れる。
【００１８】
【数１】ＶｔPT＞ＶｔSI1＞ＶｔSI2 したがって、パルストランスＰＴと可飽和リアクトルＳ
Ｉ1，ＳＩ2のリセット回路ＭＲ1、ＭＲ2及びＭＲ3に同
じ能力のものを用いた場合、又は１つのリセット電源か
ら各リセット巻線にリセット電流を供給する場合、それ
らがリセットするまでの時間Ｔｒｅｓｅｔも下記に示す
ような同じ関係になる。
Ｉ1，ＳＩ2のリセット回路ＭＲ1、ＭＲ2及びＭＲ3に同
じ能力のものを用いた場合、又は１つのリセット電源か
ら各リセット巻線にリセット電流を供給する場合、それ
らがリセットするまでの時間Ｔｒｅｓｅｔも下記に示す
ような同じ関係になる。
【００１９】
【数２】 ＴｒｅｓｅｔPT＞ＴｒｅｓｅｔSI1＞ＴｒｅｓｅｔSI2 これらのことから、パルストランスＰＴは、可飽和リア
クトルＳＩ1，ＳＩ2のリセット終了後にリセットされる
ことになる。つまり、可飽和リアクトルＳＩ1，ＳＩ2が
先にリセットされて低インピーダンス（ほとんど短絡）
状態になった後も、パルストランスＰＴがリセットされ
るためには図４に示すような極性の電圧をある時間印加
する必要がある。
クトルＳＩ1，ＳＩ2のリセット終了後にリセットされる
ことになる。つまり、可飽和リアクトルＳＩ1，ＳＩ2が
先にリセットされて低インピーダンス（ほとんど短絡）
状態になった後も、パルストランスＰＴがリセットされ
るためには図４に示すような極性の電圧をある時間印加
する必要がある。
【００２０】ここで、パルストランスＰＴへのリセット
電圧印加に対してその二次巻線側電圧極性は「・」印の
方向になり、この極性に対してピーキングコンデンサＣ
Pの残留電荷を消滅させるためのダイオードＤは導通方
向になる。すなわち、ダイオードＤを設けることは、パ
ルストランスＰＴのリセット電圧印加に対して、その二
次側がダイオードＤによってほとんど短絡状態になり、
リセット電圧を確立できない。
電圧印加に対してその二次巻線側電圧極性は「・」印の
方向になり、この極性に対してピーキングコンデンサＣ
Pの残留電荷を消滅させるためのダイオードＤは導通方
向になる。すなわち、ダイオードＤを設けることは、パ
ルストランスＰＴのリセット電圧印加に対して、その二
次側がダイオードＤによってほとんど短絡状態になり、
リセット電圧を確立できない。
【００２１】このため、パルストランスＰＴは、磁気リ
セット回路ＭＲ1でリセット電流を供給して非飽和状態
に戻そうとするが、二次側のダイオードＤの介在により
十分なリセットがなされず、その磁性体が徐々に偏磁さ
れ、やがて飽和してしまうことがある。
セット回路ＭＲ1でリセット電流を供給して非飽和状態
に戻そうとするが、二次側のダイオードＤの介在により
十分なリセットがなされず、その磁性体が徐々に偏磁さ
れ、やがて飽和してしまうことがある。
【００２２】そこで、ダイオードＤに直列にツェナーダ
イオードＺＤを設け、このツェナー電圧によりパルスト
ランスの二次巻線側にクランプ電圧を発生することでパ
ルストランスの磁気リセットを確実にし、ひいてはパル
ストランスの偏磁と飽和を防止する。
イオードＺＤを設け、このツェナー電圧によりパルスト
ランスの二次巻線側にクランプ電圧を発生することでパ
ルストランスの磁気リセットを確実にし、ひいてはパル
ストランスの偏磁と飽和を防止する。
【００２３】図６は、ダイオード回路によるピーキング
コンデンサＣPの再充電電圧の抑制効果を示すもので、
回復期間にピーキングコンデンサＣPが逆極性に再充電
されるのをダイオードＤの順方向電圧Ｖfに抑止するこ
とで負荷に安定動作を得る。
コンデンサＣPの再充電電圧の抑制効果を示すもので、
回復期間にピーキングコンデンサＣPが逆極性に再充電
されるのをダイオードＤの順方向電圧Ｖfに抑止するこ
とで負荷に安定動作を得る。
【００２４】これに加えて、ツェナーダイオードＺＤに
よりクランプ電圧分も加えた順方向電圧Ｖｆ’によって
再充電電圧をクランプ電圧を有して抑止することで負荷
に安定動作を得、しかも磁気リセット回路ＭＲによるパ
ルストランスＰＴの磁気リセットを確実にする。
よりクランプ電圧分も加えた順方向電圧Ｖｆ’によって
再充電電圧をクランプ電圧を有して抑止することで負荷
に安定動作を得、しかも磁気リセット回路ＭＲによるパ
ルストランスＰＴの磁気リセットを確実にする。
【００２５】なお、ダイオードＤとツェナーダイオード
ＺＤの接続方向は、負荷の構成の違いや磁気パルス圧縮
回路の構成の違いにより、負荷の放電でピーキングコン
デンサＣPが充電される極性に応じて適宜変更される。
ＺＤの接続方向は、負荷の構成の違いや磁気パルス圧縮
回路の構成の違いにより、負荷の放電でピーキングコン
デンサＣPが充電される極性に応じて適宜変更される。
【００２６】
【発明が解決しようとする課題】従来装置は、ダイオー
ドＤとツェナーダイオードＺＤを設けることにより、ピ
ーキングコンデンサの残留電荷による負荷の不安定動作
を防止し、しかもパルストランスの偏磁と飽和を防止す
ることができる。
ドＤとツェナーダイオードＺＤを設けることにより、ピ
ーキングコンデンサの残留電荷による負荷の不安定動作
を防止し、しかもパルストランスの偏磁と飽和を防止す
ることができる。
【００２７】この構成において、パルストランスＰＴや
可飽和リアクトルＳＩ1，ＳＩ2の磁気リセット電圧を確
保するために、ツェナーダイオードＺＤがクランプ電圧
を発生するが、パルス電源として高い繰り返しで高い電
流のパルスを供給するには、磁気リセット電圧になるツ
ェナーダイオードＺＤによるクランプ電圧も高くして磁
気リセットを高速にする必要がある。
可飽和リアクトルＳＩ1，ＳＩ2の磁気リセット電圧を確
保するために、ツェナーダイオードＺＤがクランプ電圧
を発生するが、パルス電源として高い繰り返しで高い電
流のパルスを供給するには、磁気リセット電圧になるツ
ェナーダイオードＺＤによるクランプ電圧も高くして磁
気リセットを高速にする必要がある。
【００２８】しかし、クランプ電圧を高めることは、負
荷に供給する主パルスと逆極性の高い再充電電圧が発生
してしまい、ダイオードＤによるピーキングコンデンサ
の残留電荷の消滅が期待できなくなる。
荷に供給する主パルスと逆極性の高い再充電電圧が発生
してしまい、ダイオードＤによるピーキングコンデンサ
の残留電荷の消滅が期待できなくなる。
【００２９】本発明の目的は、パルストランス等の磁気
リセットに必要なクランプ電圧に高い電圧を得ながら、
ピーキングコンデンサの再充電電圧を低くできるパルス
電源装置を提供することにある。
リセットに必要なクランプ電圧に高い電圧を得ながら、
ピーキングコンデンサの再充電電圧を低くできるパルス
電源装置を提供することにある。
【００３０】
【課題を解決するための手段】本発明は、前記課題を解
決するため、パルストランスを非飽和状態にするための
磁気リセット電圧が印加される期間ではパルストランス
の二次側を短絡状態にしないための高いクランプ電圧を
発生し、ピーキングコンデンサの再充電を抑止する期間
では低いクランプ電圧に切り替えるクランプ電圧発生回
路を設けたものである。また、クランプ電圧発生回路と
しては、クランプ電圧を発生するためのツェナーダイオ
ード等の定電圧素子に半導体スイッチを並列接続し、パ
ルス発生回路の半導体スイッチと同期させてクランプ電
圧発生回路の半導体スイッチのオン・オフ制御し、定電
圧素子の一部又は全部を短絡と開放状態に制御するもの
で、以下の構成を特徴とする。
決するため、パルストランスを非飽和状態にするための
磁気リセット電圧が印加される期間ではパルストランス
の二次側を短絡状態にしないための高いクランプ電圧を
発生し、ピーキングコンデンサの再充電を抑止する期間
では低いクランプ電圧に切り替えるクランプ電圧発生回
路を設けたものである。また、クランプ電圧発生回路と
しては、クランプ電圧を発生するためのツェナーダイオ
ード等の定電圧素子に半導体スイッチを並列接続し、パ
ルス発生回路の半導体スイッチと同期させてクランプ電
圧発生回路の半導体スイッチのオン・オフ制御し、定電
圧素子の一部又は全部を短絡と開放状態に制御するもの
で、以下の構成を特徴とする。
【００３１】（第１の発明）初期充電されるコンデンサ
から半導体スイッチのオン制御でパルストランスを通し
てパルス電流を発生するパルス発生回路と、前記パルス
トランスの二次側に得るパルス電流を可飽和リアクトル
の磁気スイッチ動作で磁気パルス圧縮して負荷に供給す
る磁気パルス圧縮回路とを備えたパルス電源装置におい
て、ダイオードとクランプ電圧発生回路の直列回路を、
前記負荷の主放電電極に並列に接続されたピーキングコ
ンデンサに、並列接続で設け、前記ダイオードは、前記
ピーキングコンデンサが前記主放電電極の放電回復で充
電された後に逆極性に再充電されるのをその導通で抑止
する方向にし、前記クランプ電圧発生回路は、前記パル
ストランスを非飽和状態にするための磁気リセット電圧
が印加される期間では該パルストランスの二次側を短絡
状態にしないための高いクランプ電圧を発生し、前記ダ
イオードの導通で前記ピーキングコンデンサの再充電を
抑止する期間では低いクランプ電圧に切り替える構成に
したことを特徴とする。
から半導体スイッチのオン制御でパルストランスを通し
てパルス電流を発生するパルス発生回路と、前記パルス
トランスの二次側に得るパルス電流を可飽和リアクトル
の磁気スイッチ動作で磁気パルス圧縮して負荷に供給す
る磁気パルス圧縮回路とを備えたパルス電源装置におい
て、ダイオードとクランプ電圧発生回路の直列回路を、
前記負荷の主放電電極に並列に接続されたピーキングコ
ンデンサに、並列接続で設け、前記ダイオードは、前記
ピーキングコンデンサが前記主放電電極の放電回復で充
電された後に逆極性に再充電されるのをその導通で抑止
する方向にし、前記クランプ電圧発生回路は、前記パル
ストランスを非飽和状態にするための磁気リセット電圧
が印加される期間では該パルストランスの二次側を短絡
状態にしないための高いクランプ電圧を発生し、前記ダ
イオードの導通で前記ピーキングコンデンサの再充電を
抑止する期間では低いクランプ電圧に切り替える構成に
したことを特徴とする。
【００３２】（第２の発明）前記クランプ電圧発生回路
は、複数の定電圧素子の直列接続回路と、前記直列接続
回路の両端又は中間端子に並列接続されて前記定電圧素
子の一部又は全部を短絡状態と開放状態にするためにオ
ン・オフ制御される半導体スイッチとを備えたことを特
徴とする。
は、複数の定電圧素子の直列接続回路と、前記直列接続
回路の両端又は中間端子に並列接続されて前記定電圧素
子の一部又は全部を短絡状態と開放状態にするためにオ
ン・オフ制御される半導体スイッチとを備えたことを特
徴とする。
【００３３】（第３の発明）前記クランプ電圧発生回路
のクランプ電圧切り替え制御は、前記パルス発生回路の
半導体スイッチのオン・オフ制御と同期させる回路構
成、又はオンタイミングを同期させオフタイミングを任
意にする回路構成にしたことを特徴とする。
のクランプ電圧切り替え制御は、前記パルス発生回路の
半導体スイッチのオン・オフ制御と同期させる回路構
成、又はオンタイミングを同期させオフタイミングを任
意にする回路構成にしたことを特徴とする。
【００３４】
【発明の実施の形態】図１は、本発明の実施形態を示す
回路図である。同図が図４と異なる部分は、ツェナーダ
イオードＺＤに並列に半導体スイッチＳＷ1を設け、こ
のスイッチＳＷ1をオン・オフ制御することで高いクラ
ンプ電圧と低いクランプ電圧に切り替えできるクランプ
電圧発生回路とした点にある。
回路図である。同図が図４と異なる部分は、ツェナーダ
イオードＺＤに並列に半導体スイッチＳＷ1を設け、こ
のスイッチＳＷ1をオン・オフ制御することで高いクラ
ンプ電圧と低いクランプ電圧に切り替えできるクランプ
電圧発生回路とした点にある。
【００３５】半導体スイッチＳＷ1は、トランジスタや
ＦＥＴ、ＩＧＢＴなどの素子にされ、ゲート回路ＧＡＴ
Ｅ1によるオン制御でツェナーダイオードＺＤの両端を
短絡状態にし、オフ制御で開放状態にする。これによ
り、半導体スイッチＳＷ1のオン状態ではクランプ電圧
が零になり、オフ状態ではツェナーダイオードＺＤのツ
ェナー電圧になるクランプ電圧を発生する。
ＦＥＴ、ＩＧＢＴなどの素子にされ、ゲート回路ＧＡＴ
Ｅ1によるオン制御でツェナーダイオードＺＤの両端を
短絡状態にし、オフ制御で開放状態にする。これによ
り、半導体スイッチＳＷ1のオン状態ではクランプ電圧
が零になり、オフ状態ではツェナーダイオードＺＤのツ
ェナー電圧になるクランプ電圧を発生する。
【００３６】ここで、高いクランプ電圧発生は、パルス
トランスＰＴを非飽和状態にするための磁気リセット電
圧が印加される期間にされ、パルストランスＰＴの二次
側が短絡状態になるのを阻止する。そして、ダイオード
Ｄの導通でピーキングコンデンサＣPの再充電を抑止す
る期間では低いクランプ電圧（例えば、クランプ電圧が
零）を発生し、ピーキングコンデンサＣPの残留電荷が
高くなるのを抑制する。
トランスＰＴを非飽和状態にするための磁気リセット電
圧が印加される期間にされ、パルストランスＰＴの二次
側が短絡状態になるのを阻止する。そして、ダイオード
Ｄの導通でピーキングコンデンサＣPの再充電を抑止す
る期間では低いクランプ電圧（例えば、クランプ電圧が
零）を発生し、ピーキングコンデンサＣPの残留電荷が
高くなるのを抑制する。
【００３７】このためのゲート回路ＧＡＴＥ1へのトリ
ガ信号は、パルス発生回路１の半導体スイッチＳＷをオ
ン・オフ制御させるゲート回路ＧＡＴＥ2へのトリガ信
号と同期させることで実現される。また、スイッチＳＷ
のオンタイミングに同期させてスイッチＳＷ1をオンさ
せ、スイッチＳＷのオン期間よりも長くあるいは短くし
た期間だけスイッチＳＷ1をオンさせるためのタイマ回
路Ｔを設けることもできる。
ガ信号は、パルス発生回路１の半導体スイッチＳＷをオ
ン・オフ制御させるゲート回路ＧＡＴＥ2へのトリガ信
号と同期させることで実現される。また、スイッチＳＷ
のオンタイミングに同期させてスイッチＳＷ1をオンさ
せ、スイッチＳＷのオン期間よりも長くあるいは短くし
た期間だけスイッチＳＷ1をオンさせるためのタイマ回
路Ｔを設けることもできる。
【００３８】本実施形態によれば、ピーキングコンデン
サＣPの電圧波形は、図２に示すようになり、ピーキン
グコンデンサＣPの再充電を抑止する期間ではスイッチ
ＳＷ１のオンでダイオードＤの順方向電圧Ｖｆのみの低
いクランプ電圧になってピーキングコンデンサＣＰの残
留電圧を下げることができる。
サＣPの電圧波形は、図２に示すようになり、ピーキン
グコンデンサＣPの再充電を抑止する期間ではスイッチ
ＳＷ１のオンでダイオードＤの順方向電圧Ｖｆのみの低
いクランプ電圧になってピーキングコンデンサＣＰの残
留電圧を下げることができる。
【００３９】そして、パルストランスＰＴの磁気リセッ
ト期間ではスイッチＳＷ1のオフでダイオードＤの順方
向電圧ＶｆとツェナーダイオードＺＤのツェナー電圧を
加えた高いクランプ電圧Ｖｆ’になってパルストランス
ＰＴの磁気リセットを確実にすることができる。
ト期間ではスイッチＳＷ1のオフでダイオードＤの順方
向電圧ＶｆとツェナーダイオードＺＤのツェナー電圧を
加えた高いクランプ電圧Ｖｆ’になってパルストランス
ＰＴの磁気リセットを確実にすることができる。
【００４０】図３は、ダイオードＤとクランプ電圧発生
回路の構成例を示す。同図の（ａ）〜（ｄ）において、
ダイオード回路ＤCは、前記のように、ピーキングコン
デンサＣPの高い充電電圧に対する耐圧を確保するた
め、複数のダイオード素子の直列接続で構成される。
回路の構成例を示す。同図の（ａ）〜（ｄ）において、
ダイオード回路ＤCは、前記のように、ピーキングコン
デンサＣPの高い充電電圧に対する耐圧を確保するた
め、複数のダイオード素子の直列接続で構成される。
【００４１】クランプ電圧発生回路は、同図の（ａ）で
は定電圧素子となる複数のツェナーダイオードを直列接
続したツェナーダイオード回路ＺＤCとすることで高い
クランプ電圧を得、このツェナーダイオード回路の両端
をスイッチＳＷ1で短絡と開放状態に制御する。
は定電圧素子となる複数のツェナーダイオードを直列接
続したツェナーダイオード回路ＺＤCとすることで高い
クランプ電圧を得、このツェナーダイオード回路の両端
をスイッチＳＷ1で短絡と開放状態に制御する。
【００４２】同図の（ｂ）に示すクランプ電圧発生回路
では、ツェナーダイオード回路ＺＤCの一端と中間端子
の間にスイッチＳＷ1を並列接続し、一部の直列ツェナ
ーダイオードの両端をスイッチＳＷ1で短絡と開放状態
に制御する。
では、ツェナーダイオード回路ＺＤCの一端と中間端子
の間にスイッチＳＷ1を並列接続し、一部の直列ツェナ
ーダイオードの両端をスイッチＳＷ1で短絡と開放状態
に制御する。
【００４３】（ｃ）に示すクランプ電圧発生回路では、
ダイオード回路ＤCの各ダイオードとは逆極性で定電圧
素子となる複数のダイオードを直列接続したダイオード
回路ＤC1とし、その両端をスイッチＳＷ1で短絡と開放
状態に制御する。この構成では、スイッチＳＷ1をオフ
制御したときはダイオード回路Ｄをオープンに、すなわ
ちパルストランスの二次側をオープンにして最も高いク
ランプ電圧を発生し、かつピーキングコンデンサＣPの
充電期間でスイッチＳＷ1に高いパルス電圧が印加され
るときにスイッチＳＷ1をそのエミッタ・コレクタ間の
逆電圧から保護する。
ダイオード回路ＤCの各ダイオードとは逆極性で定電圧
素子となる複数のダイオードを直列接続したダイオード
回路ＤC1とし、その両端をスイッチＳＷ1で短絡と開放
状態に制御する。この構成では、スイッチＳＷ1をオフ
制御したときはダイオード回路Ｄをオープンに、すなわ
ちパルストランスの二次側をオープンにして最も高いク
ランプ電圧を発生し、かつピーキングコンデンサＣPの
充電期間でスイッチＳＷ1に高いパルス電圧が印加され
るときにスイッチＳＷ1をそのエミッタ・コレクタ間の
逆電圧から保護する。
【００４４】（ｄ）に示すクランプ電圧発生回路では、
ダイオード回路ＤＣ1と逆極性にしたダイオード回路Ｄ
Ｃ2を設け、両ダイオード回路ＤＣ1、ＤＣ2の両端をス
イッチＳＷ1で短絡と開放状態に制御する。この構成で
は、両ダイオード回路により（ａ）のツェナーダイオー
ド回路ＺＤCと等価の特性を得る。
ダイオード回路ＤＣ1と逆極性にしたダイオード回路Ｄ
Ｃ2を設け、両ダイオード回路ＤＣ1、ＤＣ2の両端をス
イッチＳＷ1で短絡と開放状態に制御する。この構成で
は、両ダイオード回路により（ａ）のツェナーダイオー
ド回路ＺＤCと等価の特性を得る。
【００４５】なお、ダイオード回路ＤCとクランプ電圧
発生回路（ツェナーダイオード回路ＺＤCとスイッチＳ
Ｗ1）の配置は、磁気パルス圧縮回路の前段に設けるこ
とが考えられるが、ピーキングコンデンサＣPの逆極性
の電圧が可飽和リアクトルＳＩ2を通してコンデンサＣ2
に転送されるためには、可飽和リアクトルＳＩ2が非飽
和状態から飽和状態に移行する必要があり、そのための
時間遅れが若干あることから、ピーキングコンデンサＣ
Pの電圧をあるレベルに完全に抑えることが困難であ
る。
発生回路（ツェナーダイオード回路ＺＤCとスイッチＳ
Ｗ1）の配置は、磁気パルス圧縮回路の前段に設けるこ
とが考えられるが、ピーキングコンデンサＣPの逆極性
の電圧が可飽和リアクトルＳＩ2を通してコンデンサＣ2
に転送されるためには、可飽和リアクトルＳＩ2が非飽
和状態から飽和状態に移行する必要があり、そのための
時間遅れが若干あることから、ピーキングコンデンサＣ
Pの電圧をあるレベルに完全に抑えることが困難であ
る。
【００４６】したがって、本実施形態のように、ダイオ
ード回路ＤCとクランプ電圧発生回路は、ピーキングコ
ンデンサＣPと直接接続位置になる最終段の磁気パルス
圧縮回路３2の出力端が好ましい。
ード回路ＤCとクランプ電圧発生回路は、ピーキングコ
ンデンサＣPと直接接続位置になる最終段の磁気パルス
圧縮回路３2の出力端が好ましい。
【００４７】
【発明の効果】以上のとおり、本発明によれば、ピーキ
ングコンデンサの残留電荷を消滅させる期間には低いク
ランプ電圧を発生し、磁気リセット電圧を確保する期間
には高いクランプ電圧に切り替えるようにしたため、パ
ルストランス等の磁気リセットに必要なクランプ電圧に
高い電圧を得ながら、ピーキングコンデンサの再充電電
圧を低くできる効果がある。
ングコンデンサの残留電荷を消滅させる期間には低いク
ランプ電圧を発生し、磁気リセット電圧を確保する期間
には高いクランプ電圧に切り替えるようにしたため、パ
ルストランス等の磁気リセットに必要なクランプ電圧に
高い電圧を得ながら、ピーキングコンデンサの再充電電
圧を低くできる効果がある。
【図１】本発明の実施形態を示すパルス電源装置の回路
図。
図。
【図２】実施形態におけるピーキングコンデンサＣPの
電圧波形例。
電圧波形例。
【図３】実施形態におけるダイオードとクランプ電圧発
生回路の構成例。
生回路の構成例。
【図４】従来のパルス電源装置の回路例。
【図５】ピーキングコンデンサＣPの電圧波形例。
【図６】従来のピーキングコンデンサＣPの電圧抑止波
形例。
形例。
１…パルス発生回路 ２…高圧充電器 ３1、３2…磁気パルス圧縮回路 ４…負荷 ＳＷ、ＳＷ1…半導体スイッチ ＳＩ1、ＳＩ2…可飽和リアクトル Ｃ0、Ｃ1、Ｃ2…コンデンサ ＣP…ピーキングコンデンサ ＭＲ1、ＭＲ2、ＭＲ3…磁気リセット回路 Ｄ…ダイオード ＺＤ…ツェナーダイオード ＤC、ＤＣ1、ＤＣ2…ダイオード回路 ＺＤC…ツェナーダイオード回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹本 栄二 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 Ｆターム(参考） 5F071 GG05 GG09 HH07 JJ05 JJ07 JJ08 5H790 BB03 BB08 DD01 EA02 EA03 EA06 EA13 EA15
Claims (3)
- 【請求項１】 初期充電されるコンデンサから半導体ス
イッチのオン制御でパルストランスを通してパルス電流
を発生するパルス発生回路と、前記パルストランスの二
次側に得るパルス電流を可飽和リアクトルの磁気スイッ
チ動作で磁気パルス圧縮して負荷に供給する磁気パルス
圧縮回路とを備えたパルス電源装置において、 ダイオードとクランプ電圧発生回路の直列回路を、前記
負荷の主放電電極に並列に接続されたピーキングコンデ
ンサに、並列接続で設け、 前記ダイオードは、前記ピーキングコンデンサが前記主
放電電極の放電回復で充電された後に逆極性に再充電さ
れるのをその導通で抑止する方向にし、 前記クランプ電圧発生回路は、前記パルストランスを非
飽和状態にするための磁気リセット電圧が印加される期
間では該パルストランスの二次側を短絡状態にしないた
めの高いクランプ電圧を発生し、前記ダイオードの導通
で前記ピーキングコンデンサの再充電を抑止する期間で
は低いクランプ電圧に切り替える構成にしたことを特徴
とするパルス電源装置。 - 【請求項２】 前記クランプ電圧発生回路は、複数の定
電圧素子の直列接続回路と、前記直列接続回路の両端又
は中間端子に並列接続されて前記定電圧素子の一部又は
全部を短絡状態と開放状態にするためにオン・オフ制御
される半導体スイッチとを備えたことを特徴とする請求
項１に記載のパルス電源装置。 - 【請求項３】 前記クランプ電圧発生回路のクランプ電
圧切り替え制御は、前記パルス発生回路の半導体スイッ
チのオン・オフ制御と同期させる回路構成、又はオンタ
イミングを同期させオフタイミングを任意にする回路構
成にしたことを特徴とする請求項１又は２に記載のパル
ス電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10213365A JP2000050653A (ja) | 1998-07-29 | 1998-07-29 | パルス電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10213365A JP2000050653A (ja) | 1998-07-29 | 1998-07-29 | パルス電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000050653A true JP2000050653A (ja) | 2000-02-18 |
Family
ID=16637983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10213365A Pending JP2000050653A (ja) | 1998-07-29 | 1998-07-29 | パルス電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000050653A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073948A (ja) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | パルスレーザ用電源装置 |
| JP2010073947A (ja) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | パルスレーザ用電源装置 |
| KR101105804B1 (ko) | 2009-12-23 | 2012-01-17 | 주식회사 포스코아이씨티 | 포화 전류 예측기법을 이용한 자기 스위치 제어 방법 및 장치 |
| KR101145769B1 (ko) | 2010-07-15 | 2012-05-16 | 한국전자통신연구원 | 초단폭 고전압 펄스 신호 발생 장치 |
| CN113078840A (zh) * | 2021-03-16 | 2021-07-06 | 华中科技大学 | 电源电路、重复平顶脉冲强磁场发生装置及其控制方法 |
| CN113508443A (zh) * | 2019-02-15 | 2021-10-15 | 国家科学研究中心 | 用于产生脉冲磁场的方法及相关设备 |
-
1998
- 1998-07-29 JP JP10213365A patent/JP2000050653A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073948A (ja) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | パルスレーザ用電源装置 |
| JP2010073947A (ja) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | パルスレーザ用電源装置 |
| KR101105804B1 (ko) | 2009-12-23 | 2012-01-17 | 주식회사 포스코아이씨티 | 포화 전류 예측기법을 이용한 자기 스위치 제어 방법 및 장치 |
| KR101145769B1 (ko) | 2010-07-15 | 2012-05-16 | 한국전자통신연구원 | 초단폭 고전압 펄스 신호 발생 장치 |
| CN113508443A (zh) * | 2019-02-15 | 2021-10-15 | 国家科学研究中心 | 用于产生脉冲磁场的方法及相关设备 |
| CN113078840A (zh) * | 2021-03-16 | 2021-07-06 | 华中科技大学 | 电源电路、重复平顶脉冲强磁场发生装置及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914974A (en) | Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression modules | |
| US5138622A (en) | Apparatus and method for generating high-power, high-voltage pulses, particularly for te gas lasers | |
| US20060139977A1 (en) | High voltage pulse generator | |
| KR101838703B1 (ko) | 펄싱된 가스 방전 레이저의 고 정밀 동기화 | |
| JPH08132321A (ja) | 放電励起パルスレーザ装置 | |
| JPH08111635A (ja) | 半導体スイッチの制御回路 | |
| JP2584567B2 (ja) | パルス発生器 | |
| JP2000050653A (ja) | パルス電源装置 | |
| JP3803482B2 (ja) | パルス電源装置 | |
| US5610508A (en) | Circuitry to maintain proper current transformer operation | |
| US5923548A (en) | Active clamp used to maintain proper current transformer operation | |
| JP6673801B2 (ja) | ゲートパルス発生回路およびパルス電源装置 | |
| JP4038927B2 (ja) | パルス電源 | |
| JPH07245549A (ja) | 高電圧パルス発生装置 | |
| JPH07122979A (ja) | パルス電源 | |
| JP3333614B2 (ja) | ゲートターンオフサイリスタ制御装置 | |
| US4164667A (en) | Semiconductor switch device | |
| JP3011435B2 (ja) | 磁気パルス圧縮回路および磁気パルス圧縮用可飽和リアクトルの磁気リセット方法 | |
| JP2003133619A (ja) | ピーキングコンデンサの電圧クランプ方法、およびパルス電源装置 | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JP2511783B2 (ja) | 着磁装置 | |
| JP3090279B2 (ja) | 磁気パルス圧縮回路 | |
| JP2000236680A (ja) | パルス電源装置 | |
| JPS6347074B2 (ja) | ||
| US3086129A (en) | Saturable reactor pulse generator triggered by switch with adjustable bias for plural de-phased a.-c. inputs |