JP2000039371A - Semiconductor pressure sensor and its manufacture - Google Patents
Semiconductor pressure sensor and its manufactureInfo
- Publication number
- JP2000039371A JP2000039371A JP10205474A JP20547498A JP2000039371A JP 2000039371 A JP2000039371 A JP 2000039371A JP 10205474 A JP10205474 A JP 10205474A JP 20547498 A JP20547498 A JP 20547498A JP 2000039371 A JP2000039371 A JP 2000039371A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- cavity
- silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、圧力を検出する半
導体圧力センサの製造方法に関する。The present invention relates to a method for manufacturing a semiconductor pressure sensor for detecting pressure.
【０００２】[0002]
【従来の技術】従来、この種の半導体圧力センサの製造
方法として、特開平８−２３６７８８号公報に示される
ものがある。この製造方法においては、まず第１のシリ
コン基板の一面側にキャビティを形成し、キャビティが
形成された第１のシリコン基板の一面側と第２のシリコ
ン基板の一面側とを貼り合わせてキャビティ内を基準圧
力室とし、第１のシリコン基板の他面側を薄肉化してダ
イヤフラムを形成し、この後、ダイヤフラムに圧力検出
素子を形成するようにしている。2. Description of the Related Art Conventionally, as a method of manufacturing a semiconductor pressure sensor of this type, there is a method disclosed in Japanese Patent Application Laid-Open No. 8-236788. In this manufacturing method, first, a cavity is formed on one surface side of a first silicon substrate, and one surface side of the first silicon substrate on which the cavity is formed and one surface side of the second silicon substrate are bonded to each other. Is used as a reference pressure chamber, the other surface side of the first silicon substrate is thinned to form a diaphragm, and thereafter, a pressure detecting element is formed in the diaphragm.
【０００３】[0003]
【発明が解決しようとする課題】通常、シリコン基板の
貼り合わせは大気圧中で行われるため、上記した半導体
圧力センサにおいては、基準圧力室の圧力が大気圧とな
り、大気圧を基準とした圧力検出を行うものとなる。こ
れに対し、基準圧力室を真空にして圧力検出を行うこと
が考えられる。この場合、真空中でシリコン基板の貼り
合わせを行えばよいが、シリコン基板の貼り合わせを行
う場合、接合強度を高めるために高温（１０００℃以
上）の熱処理が必要となる。現在のところ真空中でその
ような熱処理を行う装置はなく、またそれを製作するに
しても非常に高価なものとなる。Normally, the bonding of the silicon substrates is performed at atmospheric pressure. Therefore, in the above-described semiconductor pressure sensor, the pressure of the reference pressure chamber becomes the atmospheric pressure, and the pressure based on the atmospheric pressure is used. The detection is performed. On the other hand, it is conceivable to detect the pressure by evacuating the reference pressure chamber. In this case, the bonding of the silicon substrates may be performed in a vacuum, but in the case of bonding the silicon substrates, a high-temperature (1000 ° C. or higher) heat treatment is required to increase the bonding strength. At present, there is no apparatus for performing such a heat treatment in a vacuum, and it is very expensive to manufacture it.
【０００４】本発明は、そのような装置を必要とするこ
となく、基準圧力室内を真空にした半導体圧力センサを
製造する方法を提供することを目的とする。また、良好
な基準圧力室を有する半導体圧力センサを提供すること
をも目的とする。An object of the present invention is to provide a method of manufacturing a semiconductor pressure sensor in which the reference pressure chamber is evacuated without requiring such a device. It is another object of the present invention to provide a semiconductor pressure sensor having a good reference pressure chamber.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、第１の半導体基
板の一面側にキャビティを形成する工程と、前記第１の
半導体基板の一面側と第２の半導体基板の一面側とを真
空中で仮接合して前記キャビティ内を基準圧力室にする
工程と、大気圧中で熱処理を施して前記第１の半導体基
板と前記第２の半導体基板の接合強度を高める工程と、
前記第１の半導体基板又は前記第２の半導体基板の他面
側を薄肉化して、前記基準圧力室を一面側とするダイヤ
フラムを形成する工程と、前記ダイヤフラムに圧力検出
素子を形成する工程とを有することを特徴としている。In order to achieve the above object, according to the first aspect of the present invention, a step of forming a cavity on one surface side of a first semiconductor substrate; Temporarily bonding the side of the second semiconductor substrate and one surface of the second semiconductor substrate in a vacuum to make the inside of the cavity a reference pressure chamber; and performing a heat treatment at atmospheric pressure to form the first semiconductor substrate and the second A step of increasing the bonding strength of the semiconductor substrate,
A step of thinning the other surface side of the first semiconductor substrate or the second semiconductor substrate to form a diaphragm having the reference pressure chamber as one surface side, and a step of forming a pressure detecting element in the diaphragm. It is characterized by having.
【０００６】このように第１、第２の半導体基板を貼り
合わせる場合に、真空中で仮接合を行う工程と、大気圧
中で熱処理を行う工程に分けているから、貼り合わせ基
板を用いて基準圧力室を真空にした構造の半導体圧力セ
ンサを容易に製造することができる。この場合、請求項
２に記載の発明のように、第１の半導体基板として内部
に絶縁膜が形成されたものを用い、前記絶縁膜をストッ
パとしたエッングにより薄肉化してダイヤフラムを形成
するようにすれば、ダイアフラムの割れ等の不良を低減
することができ、歩留まりを向上させることができる。[0006] When the first and second semiconductor substrates are bonded as described above, a step of performing temporary bonding in vacuum and a step of performing heat treatment at atmospheric pressure are separated. A semiconductor pressure sensor having a structure in which the reference pressure chamber is evacuated can be easily manufactured. In this case, a first semiconductor substrate having an insulating film formed therein is used as the first semiconductor substrate, and the first semiconductor substrate is thinned by etching using the insulating film as a stopper to form a diaphragm. By doing so, defects such as cracks in the diaphragm can be reduced, and the yield can be improved.
【０００７】また、請求項３に記載の発明のように、第
１の半導体基板として第１導電型のベース基板上に第２
導電型の半導体層が形成されたものを用い、前記ベース
基板を電気化学ストップエッチングにより除去してダイ
ヤフラムを形成するようにしても、ダイアフラムの割れ
等の不良を低減することができ、歩留まりを向上させる
ことができる。According to a third aspect of the present invention, a second semiconductor substrate is provided on a first conductivity type base substrate as a first semiconductor substrate.
Even when a conductive type semiconductor layer is formed and the base substrate is removed by electrochemical stop etching to form a diaphragm, defects such as cracking of the diaphragm can be reduced and the yield is improved. Can be done.
【０００８】また、請求項４に記載の発明のように、第
１のシリコン基板の一面に酸化膜を形成し、この酸化膜
の所定領域を開口した後、エッチングを行って前記第１
のシリコン基板の一面側にキャビティを形成し、この状
態で前記第１のシリコン基板の一面側と第２のシリコン
基板の一面側とを真空中で仮接合して前記キャビティ内
を基準圧力室にするようにすれば、前記基準圧力室の内
部に形成される酸化膜を少なくすることができるので、
酸化膜からの脱ガスを少なくして、圧力センサとしての
経時変化を少なくすることができる。According to a fourth aspect of the present invention, an oxide film is formed on one surface of a first silicon substrate, and after opening a predetermined region of the oxide film, etching is performed.
A cavity is formed on one surface side of the silicon substrate, and in this state, the one surface side of the first silicon substrate and the one surface side of the second silicon substrate are temporarily joined in a vacuum, and the inside of the cavity is used as a reference pressure chamber. By doing so, the number of oxide films formed inside the reference pressure chamber can be reduced,
Degassing from the oxide film can be reduced, and a change with time as a pressure sensor can be reduced.
【０００９】この場合、請求項５に記載の発明のよう
に、前記第１のシリコン基板に形成された前記酸化膜を
前記第２のシリコン基板のシリコン面に接触させて前記
仮接合を行うようにすれば、上記した経時変化をより一
層少なくすることができる。また、上記した仮接合、熱
処理の温度としては、請求項６に記載の発明のように、
仮接合に対しては５００℃以下の温度、熱処理に対して
は１０００℃以上の温度とするのが好ましい。In this case, the provisional bonding is performed by bringing the oxide film formed on the first silicon substrate into contact with the silicon surface of the second silicon substrate. By doing so, the above-mentioned change with time can be further reduced. In addition, the temperature of the above-mentioned temporary bonding and heat treatment is as follows:
It is preferable to set the temperature to 500 ° C. or lower for the temporary bonding and to set the temperature to 1000 ° C. or higher for the heat treatment.
【００１０】また、請求項７に記載のセンサでは、キャ
ビティにおいて、第１の基板表面が露出し、酸化膜等に
覆われていないため、異なる材質の膜が接合することに
よる応力が、第１の基板からなるダイヤフラムに伝わら
ず、基準圧力室を良好なものとすることができる。ま
た、請求項４と同様に、脱ガスによる経時変化を少なく
することができる。Further, in the sensor according to the present invention, since the surface of the first substrate is exposed in the cavity and is not covered with the oxide film or the like, the stress caused by joining films of different materials is reduced by the first material. The reference pressure chamber can be made excellent without being transmitted by the diaphragm formed of the substrate. Further, similarly to the fourth aspect, it is possible to reduce the change with time due to degassing.
【００１１】また、請求項８に記載のセンサにおいて
は、第２の基板表面も露出しているため、脱ガスの問題
をより一層低減することができる。なお、本明細書でい
う「真空」とは、真空にする装置内でできる真空状態の
ものをいう。Further, in the sensor according to the present invention, since the surface of the second substrate is also exposed, the problem of degassing can be further reduced. Note that the term "vacuum" as used herein refers to a vacuum state created in a vacuuming apparatus.
【００１２】[0012]
【発明の実施の形態】（第１実施形態）図１に、本発明
の第１実施形態によって製造される半導体圧力センサの
断面図を示し、図２にその平面図を示す。なお、図１
は、図２におけるＡ−Ａ断面を示している。FIG. 1 is a sectional view of a semiconductor pressure sensor manufactured according to a first embodiment of the present invention, and FIG. 2 is a plan view thereof. FIG.
Shows an AA cross section in FIG.
【００１３】図１において、シリコンで構成された第１
の基板１と第２の基板２が酸化膜３を介して接合されて
いる。第１の基板１にはキャビティ（凹部）が形成され
ているため、第１の基板１と第２の基板２が接合される
ことによって基準圧力室４が形成されている。なお、第
１の基板１と第２の基板２は真空中で接合されているた
め、基準圧力室４内は、真空状態となっている。Referring to FIG. 1, a first silicon
The substrate 1 and the second substrate 2 are joined via an oxide film 3. Since the first substrate 1 has a cavity (recess), the first substrate 1 and the second substrate 2 are joined to form the reference pressure chamber 4. Since the first substrate 1 and the second substrate 2 are joined in a vacuum, the inside of the reference pressure chamber 4 is in a vacuum state.
【００１４】基準圧力室４の上は、シリコンの薄肉構造
体であるダイアフラム５となっており、このダイヤフラ
ム５には、圧力検出素子としてのピエゾ抵抗素子（歪み
ゲージ素子）６が４本形成されている。ここで、ピエゾ
抵抗素子６は、図２に示すように、低抵抗領域７で相互
に接続されて、ホイトンストンブリッジ回路を形成して
いる。また、基板表面にはシリコン酸化膜等からなる絶
縁膜８が形成されており、この絶縁膜８に形成されたコ
ンタクトホール９を介して、低抵抗領域７は、Ａｌ等よ
りなる低抵抗配線層１０に接続されている。Above the reference pressure chamber 4 is a diaphragm 5 which is a thin silicon structure, and the diaphragm 5 is formed with four piezoresistive elements (strain gauge elements) 6 as pressure detecting elements. ing. Here, as shown in FIG. 2, the piezoresistive elements 6 are connected to each other by a low resistance region 7 to form a Wytonstone bridge circuit. An insulating film 8 made of a silicon oxide film or the like is formed on the surface of the substrate, and the low-resistance region 7 is formed through a contact hole 9 formed in the insulating film 8 with a low-resistance wiring layer made of Al or the like. 10 is connected.
【００１５】上記した構成において、ダイアフラム５が
圧力を受けて変形することによって生じる歪みをピエゾ
抵抗素子６が検出する。このピエゾ抵抗素子６からの検
出信号は、低抵抗領域７、低抵抗配線層１０を介して外
部に設けられた信号処理回路に出力される。このことに
よって圧力が検出される。次に、上記した半導体圧力セ
ンサの製造方法について説明する。図３および図４にそ
の製造工程を示す。In the above-described configuration, the piezoresistive element 6 detects a distortion caused by the diaphragm 5 deforming under pressure. The detection signal from the piezoresistive element 6 is output to a signal processing circuit provided outside via the low resistance region 7 and the low resistance wiring layer 10. As a result, the pressure is detected. Next, a method for manufacturing the above-described semiconductor pressure sensor will be described. 3 and 4 show the manufacturing process.
【００１６】［図３（ａ）の工程］第１のシリコン基板
（第１の半導体基板）２０として、ＳＯＩ（Ｓｉｌｉｃ
ｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハを用意する。
このＳＯＩウェハは、シリコン支持部２１とＳＯＩ部２
３が酸化膜２２を介して貼り合わされた構造となってお
り、シリコン支持部２１は厚さ６００μｍ、酸化膜２２
は厚さ１μｍ、ＳＯＩ部２３は厚さ１０μｍとなってい
る。[Step of FIG. 3A] As a first silicon substrate (first semiconductor substrate) 20, SOI (Silic) is used.
On an Insulator) wafer is prepared.
This SOI wafer has a silicon support 21 and an SOI 2
3 are bonded together via an oxide film 22. The silicon support 21 has a thickness of 600 μm and an oxide film 22.
Has a thickness of 1 μm, and the SOI portion 23 has a thickness of 10 μm.
【００１７】［図３（ｂ）の工程］ＳＯＩ部２３の上に
熱酸化膜２４を膜厚５０００Åで成膜する。 ［図３（ｃ）の工程］熱酸化膜２４をホトエッチングに
よりパターニングして所定領域に開口部（凹部）２５を
形成する。[Step in FIG. 3B] A thermal oxide film 24 is formed on the SOI portion 23 to a thickness of 5000 °. [Step of FIG. 3C] The thermal oxide film 24 is patterned by photoetching to form an opening (recess) 25 in a predetermined region.
【００１８】［図３（ｄ）の工程］熱酸化膜２４をマス
クとした異方性エッチングにより、ＳＯＩ部２３にキャ
ビティ２６を形成する。具体的には、エッチング液とし
てＴＭＡＨ溶液を用い、ＳＯＩ部２３の薄肉部（ダイヤ
フラム）の厚さが２μｍとなるように、ＳＯＩ部２３を
８μｍエッチングする。なお、エッチング液としてはＫ
ＯＨなどのアルカリ性溶液を用いてもよい。また、エッ
チングとしては、ドライエッチングを用いて行ってもよ
い。[Step of FIG. 3D] A cavity 26 is formed in the SOI portion 23 by anisotropic etching using the thermal oxide film 24 as a mask. Specifically, using a TMAH solution as an etching solution, the SOI portion 23 is etched by 8 μm so that the thickness of the thin portion (diaphragm) of the SOI portion 23 becomes 2 μm. The etching solution is K
An alkaline solution such as OH may be used. The etching may be performed using dry etching.
【００１９】［図４（ａ）の工程］第１のシリコン基板
２０とは別の第２のシリコン基板（第２の半導体基板）
３０を用意し、両者を洗浄する。洗浄方法は一般的なＲ
ＣＡ洗浄（ＳＣ−１、希ＨＦ、ＳＣ−２）により行う。
続いて、第１のシリコン基板２０と第２のシリコン基板
３０の親水化処理を行う。具体的には、キャロス（Ｈ2
ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）にて、１２０℃、１０分間
処理後、水洗を３０分以上行い、スピンドライヤーで乾
燥させる。[Step of FIG. 4A] A second silicon substrate (second semiconductor substrate) different from the first silicon substrate 20
Prepare 30 and wash both. The cleaning method is a general R
Performed by CA cleaning (SC-1, diluted HF, SC-2).
Subsequently, the first silicon substrate 20 and the second silicon substrate 30 are subjected to a hydrophilic treatment. Specifically, Carros (H 2
After treating with SO 4 : H 2 O 2 = 4: 1) at 120 ° C. for 10 minutes, washing with water is carried out for 30 minutes or more, followed by drying with a spin drier.
【００２０】次に、真空チャンバー内に第１のシリコン
基板２０と第２のシリコン基板３０を投入し、真空引き
を行う。このとき、第１のシリコン基板２０と第２のシ
リコン基板３０は接触させず、離した状態にするとキャ
ビティ２６内部の真空引きが効率良く行われる。この
後、真空中で、かつ常温で、シリコン基板２０の一面側
と第２のシリコン基板３０の一面側を接触させ、５分間
保持して、仮接合する。なお、歩留まり向上のために
は、その接合において両基板を加圧するのが望ましい。
このように、第１のシリコン基板２０と第２のシリコン
基板３０を接合することによって、キャビティ２６内が
基準圧力室２７になる。Next, the first silicon substrate 20 and the second silicon substrate 30 are put into a vacuum chamber, and vacuum is drawn. At this time, if the first silicon substrate 20 and the second silicon substrate 30 are not in contact with each other but are separated from each other, the inside of the cavity 26 is efficiently evacuated. Thereafter, one surface side of the silicon substrate 20 and one surface side of the second silicon substrate 30 are brought into contact with each other in a vacuum and at room temperature, and are held for 5 minutes to perform temporary bonding. In order to improve the yield, it is desirable to press both substrates during the bonding.
Thus, by joining the first silicon substrate 20 and the second silicon substrate 30, the inside of the cavity 26 becomes the reference pressure chamber 27.
【００２１】［図４（ｂ）の工程］仮接合した試料を真
空チャンバー内から取り出し、接合強度を高めるため
に、１０５０℃で３時間の熱処理を行う。このとき、酸
素雰囲気中で熱処理を行う。このため、第１のシリコン
基板２０の表面には酸化膜２８が形成され、第２のシリ
コン基板３０の表面には酸化膜３１が形成される。[Step of FIG. 4 (b)] The temporarily bonded sample is taken out of the vacuum chamber and heat-treated at 1050 ° C. for 3 hours to increase the bonding strength. At this time, heat treatment is performed in an oxygen atmosphere. Therefore, an oxide film 28 is formed on the surface of the first silicon substrate 20, and an oxide film 31 is formed on the surface of the second silicon substrate 30.
【００２２】［図４（ｃ）の工程］第１のシリコン基板
２０の表面に形成された酸化膜２８を研削もしくはエッ
チングにより除去し、第１のシリコン基板２０のシリコ
ン支持部２１のシリコンをアルカリエッチングにより除
去する。このとき、酸化膜２２がエッチングストッパと
して機能するため、エッチング時間の制御は不要であ
る。このように第１のシリコン基板２０をエッチングに
よって薄肉化することにより、基準圧力室２７を一面側
とするダイヤフラム２９が形成される。[Step of FIG. 4C] The oxide film 28 formed on the surface of the first silicon substrate 20 is removed by grinding or etching, and the silicon of the silicon support portion 21 of the first silicon substrate 20 is converted to an alkali. It is removed by etching. At this time, since the oxide film 22 functions as an etching stopper, it is not necessary to control the etching time. By reducing the thickness of the first silicon substrate 20 by etching in this manner, a diaphragm 29 having the reference pressure chamber 27 on one surface side is formed.
【００２３】［図４（ｄ）の工程］酸化膜２２、３１を
ＨＦ水溶液にて除去する。なお、この図４（ｄ）に示す
構造において、第１のシリコン基板２０におけるＳＯＩ
部２３、酸化膜２４、第２のシリコン基板３０、ダイヤ
フラム２９、基準圧力室２７が、それぞれ図１に示す第
１の基板１、酸化膜３、第２の基板２、ダイヤフラム
５、基準圧力室４に相当している。[Step of FIG. 4D] The oxide films 22 and 31 are removed with an aqueous HF solution. In the structure shown in FIG. 4D, the SOI on the first silicon substrate 20
The part 23, the oxide film 24, the second silicon substrate 30, the diaphragm 29, and the reference pressure chamber 27 are respectively the first substrate 1, the oxide film 3, the second substrate 2, the diaphragm 5, the reference pressure chamber shown in FIG. It corresponds to 4.
【００２４】そして、図４（ｄ）の工程の後、通常のＩ
Ｃ製造プロセスを用いて、低抵抗領域７、絶縁膜８、ピ
エゾ抵抗素子６、Ａｌ配線１０などを形成して、図１、
図２に示す半導体圧力センサを得る。上記した製造方法
によれば、第１、第２のシリコン基板２０、３０を貼り
合わせる場合に、真空中で仮接合を行う工程と、大気圧
中で熱処理を行う工程に分けているから、貼り合わせ基
板を用いて基準圧力室を真空にした構造の半導体圧力セ
ンサを容易に製造することができる。また、第１のシリ
コン基板２０におけるシリコン支持部２１をエッチング
により除去しているので、ダイアフラム２９の割れ等の
不良を低減することができ、歩留まりを向上させること
ができる。Then, after the step of FIG.
Using a C manufacturing process, a low resistance region 7, an insulating film 8, a piezoresistive element 6, an Al wiring 10 and the like are formed, and FIG.
The semiconductor pressure sensor shown in FIG. 2 is obtained. According to the above-described manufacturing method, when the first and second silicon substrates 20 and 30 are bonded, a step of performing temporary bonding in vacuum and a step of performing heat treatment at atmospheric pressure are separated. A semiconductor pressure sensor having a structure in which the reference pressure chamber is evacuated using the matching substrate can be easily manufactured. Further, since the silicon support portion 21 of the first silicon substrate 20 is removed by etching, defects such as cracks of the diaphragm 29 can be reduced, and the yield can be improved.
【００２５】また、第１のシリコン基板２０に形成され
た酸化膜２４を第２のシリコン基板３０のシリコン面に
接触させて両基板の貼り合わせを行っているため、基準
圧力室２７の内部は接合面にのみ酸化膜が存在し、それ
以外の部分には酸化膜２４のような酸化膜が存在してい
ない。このため、酸化膜から発生するガスが少なく、経
時変化を少なくすることができる。また、酸化膜がキャ
ビティ２６に表れるＳＯＩ部２３表面に形成されていな
いため、酸化膜による応力がダイヤフラム２９に伝わら
ず、センサとして好ましいものとなる。なお、キャビテ
ィ２６に表れるＳＯＩ部やシリコン基板３０に自然酸化
膜などの非常に薄い膜が形成されていても問題ない。Further, since the oxide film 24 formed on the first silicon substrate 20 is brought into contact with the silicon surface of the second silicon substrate 30 to bond the two substrates together, the inside of the reference pressure chamber 27 An oxide film exists only on the bonding surface, and there is no oxide film such as the oxide film 24 in other portions. Therefore, the amount of gas generated from the oxide film is small, and the change with time can be reduced. Further, since the oxide film is not formed on the surface of the SOI portion 23 that appears in the cavity 26, the stress due to the oxide film is not transmitted to the diaphragm 29, which is preferable as a sensor. Note that there is no problem even if an extremely thin film such as a natural oxide film is formed on the SOI portion or the silicon substrate 30 that appears in the cavity 26.
【００２６】なお、上記した仮接合の温度としては５０
０℃以下の温度が好ましく、熱処理の温度としては、１
０００℃以上の温度が好ましい。また、上記した実施形
態においては、内部に絶縁膜２２が形成された第１の半
導体基板として、ＳＯＩ基板２０を用いるものを示した
が、ＳＩＭＯＸ基板などを用いることも可能である。 （第２実施形態）上記した第１実施形態においては、第
１のシリコン基板としてＳＯＩウエハ２０を用いるもの
を示したが、通常のシリコン基板を用いることもでき
る。この場合、図５に示すように、第１の基板１に溝１
１を設けて、ダイヤフラム５の厚さを規定するようにす
るのが好ましい。すなわち、図５に示すように、第１の
基板１に溝１１を形成し、その溝１１を酸化シリコン等
で埋めておけば、第１の基板１を研磨して薄肉化する際
に、その酸化シリコンが研磨のストッパとなるため、ダ
イアフラム５を所望の厚さにすることができる。The temperature of the above temporary joining is 50
A temperature of 0 ° C. or lower is preferable.
Temperatures of 000 ° C. or higher are preferred. In the above-described embodiment, the SOI substrate 20 is used as the first semiconductor substrate having the insulating film 22 formed therein. However, a SIMOX substrate or the like may be used. (Second Embodiment) In the above-described first embodiment, the SOI wafer 20 is used as the first silicon substrate. However, a normal silicon substrate may be used. In this case, as shown in FIG.
It is preferable to provide 1 so as to regulate the thickness of the diaphragm 5. That is, as shown in FIG. 5, if the groove 11 is formed in the first substrate 1 and the groove 11 is filled with silicon oxide or the like, when the first substrate 1 is polished and thinned, Since silicon oxide serves as a polishing stopper, the diaphragm 5 can have a desired thickness.
【００２７】以下、この第２実施形態における製造方法
について説明する。図６にその製造工程を示す。 ［図６（ａ）の工程］第１のシリコン基板（第１の半導
体基板）４０の所定の位置に溝４１を形成する。Hereinafter, the manufacturing method according to the second embodiment will be described. FIG. 6 shows the manufacturing process. [Step of FIG. 6A] A groove 41 is formed at a predetermined position of a first silicon substrate (first semiconductor substrate) 40.
【００２８】［図６（ｂ）の工程］第１のシリコン基板
４０の表面にシリコン酸化膜４２を形成し、このシリコ
ン酸化膜４２で溝４１を理設する。そして、シリコン酸
化膜４２の表面を研磨して平滑化する。 ［図６（ｃ）の工程］シリコン酸化膜４２の所定領域に
開口部を形成し、このシリコン酸化膜４２をマスクとし
た異方性エッチングによって、キャビティ４３を形成す
る。[Step of FIG. 6B] A silicon oxide film 42 is formed on the surface of the first silicon substrate 40, and a groove 41 is formed by the silicon oxide film 42. Then, the surface of the silicon oxide film 42 is polished and smoothed. [Step of FIG. 6C] An opening is formed in a predetermined region of the silicon oxide film 42, and a cavity 43 is formed by anisotropic etching using the silicon oxide film 42 as a mask.
【００２９】［図６（ｄ）の工程］第２のシリコン基板
（第２の半導体基板）５０を用意し、第１、第２のシリ
コン基板４０、５０を洗浄し、親水化処理後、第１、第
２のシリコン基板４０、５０を貼り合わせる。この場
合、第１実施形態と同様、第１、第２のシリコン基板４
０、５０を、真空中で仮接合し、大気圧中で熱処理して
貼り合わせ行う。この貼り合わせによって基準圧力室４
４が形成される。このとき、第１、第２のシリコン基板
４０、５０の表面に酸化膜が形成される。[Step of FIG. 6D] A second silicon substrate (second semiconductor substrate) 50 is prepared, the first and second silicon substrates 40 and 50 are washed, and after the hydrophilic treatment, the second 1. The second silicon substrates 40 and 50 are bonded together. In this case, similarly to the first embodiment, the first and second silicon substrates 4
0 and 50 are temporarily bonded in a vacuum, and heat-treated at atmospheric pressure to perform bonding. By this bonding, the reference pressure chamber 4
4 are formed. At this time, an oxide film is formed on the surfaces of the first and second silicon substrates 40 and 50.
【００３０】［図６（ｅ）の工程］第１のシリコン基板
４０の表面に形成された酸化膜を除去した後、第１のシ
リコン基板４０を裏面から研磨して薄肉化する。このと
き、シリコンは研磨して酸化シリコンは研磨しない条件
で研磨を行うと、溝４１に埋め込まれた酸化シリコンの
頂点部にて研磨が終了するので、所定の厚さのダイアフ
ラム４５を形成することができる。[Step of FIG. 6E] After removing the oxide film formed on the surface of the first silicon substrate 40, the first silicon substrate 40 is polished from the back surface to make it thinner. At this time, if the polishing is performed under the condition that the silicon is polished and the silicon oxide is not polished, the polishing is finished at the apex portion of the silicon oxide embedded in the groove 41, so that the diaphragm 45 having a predetermined thickness is formed. Can be.
【００３１】この図６（ｅ）に示す構造において、第１
のシリコン基板４０、シリコン酸化膜４２、第２のシリ
コン基板５０、ダイヤフラム４５、基準圧力室４４が、
それぞれ図５に示す第１の基板１、酸化膜３、第２の基
板２、ダイヤフラム５、基準圧力室４に相当している。
そして、第２のシリコン基板５０の表面に形成された酸
化膜を除去した後、通常のＩＣ製造プロセスを用いて、
第１実施形態と同様に、低抵抗領域７、絶縁膜８、ピエ
ゾ抵抗素子６、Ａｌ配線１０などを形成する。 （第３実施形態）次に、本発明の第３実施形態について
説明する。In the structure shown in FIG.
The silicon substrate 40, the silicon oxide film 42, the second silicon substrate 50, the diaphragm 45, and the reference pressure chamber 44
Each corresponds to the first substrate 1, the oxide film 3, the second substrate 2, the diaphragm 5, and the reference pressure chamber 4 shown in FIG.
Then, after removing the oxide film formed on the surface of the second silicon substrate 50, using a normal IC manufacturing process,
As in the first embodiment, a low resistance region 7, an insulating film 8, a piezoresistive element 6, an Al wiring 10, and the like are formed. (Third Embodiment) Next, a third embodiment of the present invention will be described.
【００３２】この第３実施形態は、第１のシリコン基板
としてｐ型シリコン基板（第１導電型のベ─ス基板）に
ｎ型シリコン層（第２導電型の半導体層）をエピタキシ
ャル成長させた基板を用い、電気化学ストップエッチン
グにより第１のシリコン基板を薄膜化してダイヤフラム
を形成するようにしたものである。以下、この第３実施
形態における製造方法について説明する。図７、図８に
その製造工程を示す。In the third embodiment, a n-type silicon layer (second-conductivity-type semiconductor layer) is epitaxially grown on a p-type silicon substrate (first-conductivity-type base substrate) as a first silicon substrate. The first silicon substrate is thinned by electrochemical stop etching to form a diaphragm. Hereinafter, the manufacturing method according to the third embodiment will be described. 7 and 8 show the manufacturing process.
【００３３】［図７（ａ）の工程］第１のシリコン基板
（第１の半導体基板）６０として、ｐ型シリコン基板６
１にｎ型シリコン層６２をエピタキシャル成長させた基
板を用意する。 ［図７（ｂ）〜図８（ｂ）］図３（ｂ）〜図４（ｂ）と
同様の工程を行う。すなわち、ｎ型シリコン層６２の表
面に熱酸化膜６３を成膜し、その所定領域に開口部６４
を形成して、熱酸化膜６３をマスクとした異方性エッチ
ングによりキャビティ６５を形成する。そして、第２の
シリコン基板（第２の半導体基板）７０を用意し、第
１、第２のシリコン基板６０、７０を洗浄し、親水化処
理後、第１、第２のシリコン基板６０、７０を貼り合わ
せる。この場合、第１実施形態と同様、第１、第２のシ
リコン基板６０、７０を、真空中で仮接合し、大気圧中
で熱処理して貼り合わせ行う。この貼り合わせによって
基準圧力室６６が形成される。このとき、第１、第２の
シリコン基板６０、７０の表面に酸化膜６７、７１が形
成される。[Step of FIG. 7A] As a first silicon substrate (first semiconductor substrate) 60, a p-type silicon substrate 6
First, a substrate prepared by epitaxially growing an n-type silicon layer 62 is prepared. [FIGS. 7 (b) to 8 (b)] Steps similar to those shown in FIGS. 3 (b) to 4 (b) are performed. That is, a thermal oxide film 63 is formed on the surface of the n-type silicon layer 62, and an opening 64 is formed in a predetermined region thereof.
Is formed, and a cavity 65 is formed by anisotropic etching using the thermal oxide film 63 as a mask. Then, a second silicon substrate (second semiconductor substrate) 70 is prepared, the first and second silicon substrates 60 and 70 are washed, and after the hydrophilic treatment, the first and second silicon substrates 60 and 70 are prepared. Paste. In this case, as in the first embodiment, the first and second silicon substrates 60 and 70 are temporarily bonded in a vacuum, and heat-treated at atmospheric pressure to perform bonding. The reference pressure chamber 66 is formed by this bonding. At this time, oxide films 67 and 71 are formed on the surfaces of the first and second silicon substrates 60 and 70, respectively.
【００３４】［図８（ｃ）の工程］第１のシリコン基板
６０の表面に形成された酸化膜６７を研削もしくはエッ
チングにより除去する。そして、第１のシリコン基板６
０のｐ型シリコン基板６１を電気化学ストップエッチン
グによって除去する。この電気化学ストップエッチング
は３極法により行い、エッチング液としてＫＯＨ液を用
いる。電極はｎ型シリコン層６２から取り出す。この場
合、エッチングはｎ型シリコン層６２で止まるため、エ
ッチング時間の制御は不要である。このエッチングによ
ってダイヤフラム６８が形成される。[Step of FIG. 8C] The oxide film 67 formed on the surface of the first silicon substrate 60 is removed by grinding or etching. Then, the first silicon substrate 6
The zero p-type silicon substrate 61 is removed by electrochemical stop etching. This electrochemical stop etching is performed by a triode method, and a KOH solution is used as an etching solution. The electrode is taken out from the n-type silicon layer 62. In this case, since the etching stops at the n-type silicon layer 62, it is not necessary to control the etching time. The diaphragm 68 is formed by this etching.
【００３５】この図８（ｃ）に示す構造において、第１
のシリコン基板６０におけるｎ型シリコン層６２、酸化
膜６３、第２のシリコン基板７０、ダイヤフラム６８、
基準圧力室６６が、それぞれ図１に示す第１の基板１、
酸化膜３、第２の基板２、ダイヤフラム５、基準圧力室
４に相当している。そして、第２のシリコン基板７０の
表面に形成された酸化膜７１を除去した後、通常のＩＣ
製造プロセスを用いて、第１実施形態と同様に、低抵抗
領域７、絶縁膜８、ピエゾ抵抗素子６、Ａｌ配線１０な
どを形成する。 （その他の実施形態）上記した第１乃至第３の実施形態
においては、第１のシリコン基板に形成された酸化膜を
第２のシリコン基板のシリコン面に接触させて行うもの
を示したが、第２のシリコン基板側にも酸化膜を形成し
て両者の貼り合わせを行うようにしてもよい。但し、こ
の場合には、基準圧力室２７の内部に存在する酸化膜が
第１乃至第３の実施形態よりも多くなるため、第１実施
形態で述べた経時変化の低減という効果は少なくなる。In the structure shown in FIG.
N-type silicon layer 62, oxide film 63, second silicon substrate 70, diaphragm 68,
The reference pressure chamber 66 includes the first substrate 1 shown in FIG.
It corresponds to the oxide film 3, the second substrate 2, the diaphragm 5, and the reference pressure chamber 4. After removing the oxide film 71 formed on the surface of the second silicon substrate 70, a normal IC
As in the first embodiment, a low resistance region 7, an insulating film 8, a piezoresistive element 6, an Al wiring 10, and the like are formed using a manufacturing process. (Other Embodiments) In the above-described first to third embodiments, the case where the oxide film formed on the first silicon substrate is brought into contact with the silicon surface of the second silicon substrate has been described. An oxide film may also be formed on the side of the second silicon substrate, and the two may be bonded together. However, in this case, since the number of oxide films existing inside the reference pressure chamber 27 is larger than in the first to third embodiments, the effect of reducing the change over time described in the first embodiment is reduced.
【００３６】また、上記した第２実施形態においては、
第１のシリコン基板４０に溝４１とキャビティ４３を形
成するものを示したが、第２のシリコン基板５０にキャ
ビティ４３を形成してもよい。この場合、ダイヤフラム
４５の厚さが溝４１の深さのみで規定されるため、その
制御性を良くすることができる。図９に、この場合の半
導体圧力センサの構成を示す。また、第１、第３実施形
態においても、第２のシリコン基板にキャビティを形成
して製造することも可能である。In the above-described second embodiment,
Although the groove 41 and the cavity 43 are formed on the first silicon substrate 40, the cavity 43 may be formed on the second silicon substrate 50. In this case, since the thickness of the diaphragm 45 is determined only by the depth of the groove 41, the controllability can be improved. FIG. 9 shows the configuration of the semiconductor pressure sensor in this case. Also, in the first and third embodiments, it is also possible to manufacture the semiconductor device by forming a cavity in the second silicon substrate.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の第１実施形態によって製造される半導
体圧力センサの断面図である。FIG. 1 is a sectional view of a semiconductor pressure sensor manufactured according to a first embodiment of the present invention.
【図２】図１に示す半導体圧力センサの平面図である。FIG. 2 is a plan view of the semiconductor pressure sensor shown in FIG.
【図３】図１、図２に示す半導体圧力センサの製造方法
を示す工程図である。FIG. 3 is a process chart showing a method of manufacturing the semiconductor pressure sensor shown in FIGS. 1 and 2;
【図４】図３に続く工程図である。FIG. 4 is a process drawing following FIG. 3;
【図５】本発明の第２実施形態によって製造される半導
体圧力センサの断面図である。FIG. 5 is a sectional view of a semiconductor pressure sensor manufactured according to a second embodiment of the present invention.
【図６】図５に示す半導体圧力センサの製造方法を示す
工程図である。FIG. 6 is a process chart showing a method for manufacturing the semiconductor pressure sensor shown in FIG.
【図７】本発明の第３実施形態にかかる半導体圧力セン
サの製造方法を示す工程図である。FIG. 7 is a process chart showing a method for manufacturing a semiconductor pressure sensor according to a third embodiment of the present invention.
【図８】図７に続く工程図である。FIG. 8 is a process drawing following FIG. 7;
【図９】本発明の他の実施形態によって製造される半導
体圧力センサの断面図である。FIG. 9 is a sectional view of a semiconductor pressure sensor manufactured according to another embodiment of the present invention.
２０、４０、６０…第１のシリコン基板、 ３０、５０、７０…第２のシリコン基板、 ２６、４３、６５…キャビティ、２７、４４、６６…基
準圧力室、 ２９、４５、６８…ダイヤフラム。20, 40, 60: first silicon substrate, 30, 50, 70: second silicon substrate, 26, 43, 65: cavity, 27, 44, 66: reference pressure chamber, 29, 45, 68: diaphragm.
フロントページの続き (72)発明者 吉原 晋二 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 豊田 稲男 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 2F055 AA40 BB01 CC02 DD05 EE13 FF23 FF43 GG01 4M112 AA01 BA01 CA02 CA16 DA02 DA12 DA18 EA06 FA11 Continued on the front page (72) Inventor Shinji Yoshihara 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture Inside Denso Corporation (72) Inventor Inada Toyoda 1-1-1, Showa-cho, Kariya City, Aichi Prefecture F-term in Denso Corporation (Reference) 2F055 AA40 BB01 CC02 DD05 EE13 FF23 FF43 GG01 4M112 AA01 BA01 CA02 CA16 DA02 DA12 DA18 EA06 FA11
Claims (8)
を形成する工程と、 前記第１の半導体基板の一面側と第２の半導体基板の一
面側とを真空中で仮接合して前記キャビティ内を基準圧
力室にする工程と、 大気圧中で熱処理を施して前記第１の半導体基板と前記
第２の半導体基板の接合強度を高める工程と、 前記第１の半導体基板又は前記第２の半導体基板の他面
側を薄肉化して、前記基準圧力室を一面側とするダイヤ
フラムを形成する工程と、 前記ダイヤフラムに圧力検出素子を形成する工程とを有
することを特徴とする半導体圧力センサの製造方法。A step of forming a cavity on one side of a first semiconductor substrate; and a step of temporarily joining the one side of the first semiconductor substrate and one side of a second semiconductor substrate in a vacuum to form the cavity. Making the inside a reference pressure chamber; performing a heat treatment at atmospheric pressure to increase the bonding strength between the first semiconductor substrate and the second semiconductor substrate; and forming the first semiconductor substrate or the second Manufacturing a semiconductor pressure sensor, comprising: a step of thinning the other surface side of the semiconductor substrate to form a diaphragm having the reference pressure chamber as one surface side; and a step of forming a pressure detection element in the diaphragm. Method.
基板の一面側にキャビティを形成する工程と、 前記第１の半導体基板の一面側と第２の半導体基板の一
面側とを真空中で仮接合して前記キャビティ内を基準圧
力室にする工程と、 大気圧中で熱処理を施して前記第１の半導体基板と前記
第２の半導体基板の接合強度を高める工程と、 前記第１の半導体基板の他面側を前記絶縁膜をストッパ
としたエッングにより薄肉化して、前記基準圧力室を一
面側とするダイヤフラムを形成する工程と、 前記ダイヤフラムに圧力検出素子を形成する工程とを有
することを特徴とする半導体圧力センサの製造方法。2. A step of forming a cavity on one surface side of a first semiconductor substrate having an insulating film formed therein, and forming a vacuum on one surface side of the first semiconductor substrate and one surface side of the second semiconductor substrate. Temporarily bonding in the cavity to form a reference pressure chamber in the cavity, performing heat treatment in atmospheric pressure to increase the bonding strength between the first semiconductor substrate and the second semiconductor substrate, Forming a diaphragm having the reference pressure chamber on one side by thinning the other surface of the semiconductor substrate by etching using the insulating film as a stopper, and forming a pressure detecting element on the diaphragm. A method for manufacturing a semiconductor pressure sensor, comprising:
の半導体層が形成された第１の半導体基板の前記半導体
層にキャビティを形成する工程と、 前記第１の半導体基板の前記半導体層側と第２の半導体
基板の一面側とを真空中で仮接合して前記キャビティ内
を基準圧力室にする工程と、 大気圧中で熱処理を施して前記第１の半導体基板と前記
第２の半導体基板の接合強度を高める工程と、 前記ベース基板を電気化学ストップエッチングにより除
去して、前記基準圧力室を一面側とするダイヤフラムを
形成する工程と、 前記ダイヤフラムに圧力検出素子を形成する工程とを有
することを特徴とする半導体圧力センサの製造方法。Forming a cavity in the semiconductor layer of the first semiconductor substrate in which a semiconductor layer of the second conductivity type is formed on a base substrate of the first conductivity type; Temporarily bonding the semiconductor layer side and one surface side of the second semiconductor substrate in a vacuum to make the inside of the cavity a reference pressure chamber; 2, a step of increasing the bonding strength of the semiconductor substrate, a step of removing the base substrate by electrochemical stop etching to form a diaphragm having the reference pressure chamber on one side, and forming a pressure detecting element on the diaphragm. And a method for manufacturing a semiconductor pressure sensor.
成し、この酸化膜の所定領域を開口した後、エッチング
を行って前記第１のシリコン基板の一面側にキャビティ
を形成する工程と、 この状態で前記第１のシリコン基板の一面側と第２のシ
リコン基板の一面側とを真空中で仮接合して前記キャビ
ティ内を基準圧力室にする工程と、 大気圧中で熱処理を施して前記第１のシリコン基板と前
記第２のシリコン基板の接合強度を高める工程と、 前記第１のシリコン基板又は第２のシリコン基板の他面
側を薄肉化して、前記基準圧力室を一面側とするダイヤ
フラムを形成する工程と前記ダイヤフラムに圧力検出素
子を形成する工程とを有することを特徴とする半導体圧
力センサの製造方法。Forming an oxide film on one surface of the first silicon substrate, opening a predetermined region of the oxide film, and performing etching to form a cavity on one surface side of the first silicon substrate; In this state, a step of temporarily joining one surface side of the first silicon substrate and one surface side of the second silicon substrate in a vacuum to make the inside of the cavity a reference pressure chamber; Increasing the bonding strength between the first silicon substrate and the second silicon substrate by reducing the thickness of the other surface side of the first silicon substrate or the second silicon substrate so that the reference pressure chamber is on one surface side. A method of manufacturing a semiconductor pressure sensor, comprising: a step of forming a diaphragm; and a step of forming a pressure detecting element in the diaphragm.
コン基板に形成された前記酸化膜を前記第２のシリコン
基板のシリコン面に接触させて行うものであることを特
徴とする請求項４に記載の半導体圧力センサの製造方
法。5. The method according to claim 1, wherein the step of temporarily bonding is performed by bringing the oxide film formed on the first silicon substrate into contact with a silicon surface of the second silicon substrate. 5. The method for manufacturing a semiconductor pressure sensor according to 4.
い、前記熱処理を１０００℃以上の温度で行うことを特
徴とする請求項１乃至５のいずれか１つに記載の半導体
圧力センサの製造方法。6. The semiconductor pressure sensor according to claim 1, wherein the temporary bonding is performed at a temperature of 500 ° C. or less, and the heat treatment is performed at a temperature of 1000 ° C. or more. Method.
して接合され、前記第１の基板と第２の基板との接合界
面において、前記第１の基板側に形成されたキャビティ
と、このキャビティと前記第２の基板とにより形成され
る基準圧力室とを有する半導体圧力センサにおいて、前
記キャビティには前記第１の基板表面が露出しているこ
とをことを特徴とする半導体圧力センサ。7. A first substrate and a second substrate are bonded via an oxide film, and are formed on a side of the first substrate at a bonding interface between the first substrate and the second substrate. A semiconductor pressure sensor having a cavity and a reference pressure chamber formed by the cavity and the second substrate, wherein the surface of the first substrate is exposed in the cavity. Pressure sensor.
側においても前記第２の基板表面が露出していることを
特徴とする請求項７に記載の半導体圧力センサ。8. The semiconductor pressure sensor according to claim 7, wherein the surface of the second substrate is exposed also on the side of the second substrate in the cavity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20547498A JP3994531B2 (en) | 1998-07-21 | 1998-07-21 | Manufacturing method of semiconductor pressure sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20547498A JP3994531B2 (en) | 1998-07-21 | 1998-07-21 | Manufacturing method of semiconductor pressure sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000039371A true JP2000039371A (en) | 2000-02-08 |
| JP3994531B2 JP3994531B2 (en) | 2007-10-24 |
Family
ID=16507468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20547498A Expired - Lifetime JP3994531B2 (en) | 1998-07-21 | 1998-07-21 | Manufacturing method of semiconductor pressure sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994531B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1712515A2 (en) * | 2005-04-15 | 2006-10-18 | Delphi Technologies, Inc. | Technique for manufacturing micro-electro mechanical structures |
| EP1717196A1 (en) * | 2005-04-25 | 2006-11-02 | Delphi Technologies, Inc. | Technique for manufacturing silicon structures |
| CN100367527C (en) * | 2003-07-11 | 2008-02-06 | 友达光电股份有限公司 | Capacitor type semiconductor pressure sensor |
| EP1926135A2 (en) | 2006-11-22 | 2008-05-28 | Shinko Electric Industries Co., Ltd. | Electronic component and method for manufacturing the same |
| EP1926136A2 (en) | 2006-11-22 | 2008-05-28 | Shinko Electric Industries Co., Ltd. | Electronic component and method for manufacturing the same |
| US7644623B2 (en) | 2007-01-30 | 2010-01-12 | Denso Corporation | Semiconductor sensor for measuring a physical quantity and method of manufacturing the same |
| US7705451B2 (en) | 2006-08-03 | 2010-04-27 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2012002812A (en) * | 2010-06-18 | 2012-01-05 | General Electric Co <Ge> | Sensor and sensor manufacturing method |
| CN102332423A (en) * | 2011-05-25 | 2012-01-25 | 湖南红太阳光电科技有限公司 | Process for reducing chemical-mechanical polishing crack on buried layer cavity silicon-on-insulator (SOI) wafer |
| WO2015072083A1 (en) * | 2013-11-18 | 2015-05-21 | パナソニックＩｐマネジメント株式会社 | Sensor element and method for manufacturing same |
| JP2016017747A (en) * | 2014-07-04 | 2016-02-01 | アルプス電気株式会社 | Pressure sensor and method for fabricating the same |
| JP2016051742A (en) * | 2014-08-29 | 2016-04-11 | 日立オートモティブシステムズ株式会社 | Semiconductor element connection unit and dynamic quantity measuring device equipped with the same |
| US9835507B2 (en) | 2013-08-06 | 2017-12-05 | Denso Corporation | Dynamic quantity sensor |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103241708A (en) * | 2013-05-14 | 2013-08-14 | 上海新傲科技股份有限公司 | Preparation method of substrate with cavity |
| JP6425794B1 (en) | 2017-12-13 | 2018-11-21 | 三菱電機株式会社 | Semiconductor pressure sensor |
| JP6385553B1 (en) | 2017-12-13 | 2018-09-05 | 三菱電機株式会社 | Semiconductor pressure sensor |
-
1998
- 1998-07-21 JP JP20547498A patent/JP3994531B2/en not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367527C (en) * | 2003-07-11 | 2008-02-06 | 友达光电股份有限公司 | Capacitor type semiconductor pressure sensor |
| EP1712515A2 (en) * | 2005-04-15 | 2006-10-18 | Delphi Technologies, Inc. | Technique for manufacturing micro-electro mechanical structures |
| EP1712515A3 (en) * | 2005-04-15 | 2011-09-14 | Delphi Technologies, Inc. | Technique for manufacturing micro-electro mechanical structures |
| EP1717196A1 (en) * | 2005-04-25 | 2006-11-02 | Delphi Technologies, Inc. | Technique for manufacturing silicon structures |
| US7179668B2 (en) | 2005-04-25 | 2007-02-20 | Delphi Technologies, Inc. | Technique for manufacturing silicon structures |
| US7705451B2 (en) | 2006-08-03 | 2010-04-27 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
| EP1926135A2 (en) | 2006-11-22 | 2008-05-28 | Shinko Electric Industries Co., Ltd. | Electronic component and method for manufacturing the same |
| JP2008130934A (en) * | 2006-11-22 | 2008-06-05 | Shinko Electric Ind Co Ltd | Electronic component, and manufacturing method thereof |
| US7894201B2 (en) | 2006-11-22 | 2011-02-22 | Shinko Electric Industries Co., Ltd. | Electronic component and method for manufacturing the same |
| US7948092B2 (en) | 2006-11-22 | 2011-05-24 | Shinko Electric Industries Co., Ltd. | Electronic component and method for manufacturing the same |
| EP1926136A2 (en) | 2006-11-22 | 2008-05-28 | Shinko Electric Industries Co., Ltd. | Electronic component and method for manufacturing the same |
| US7644623B2 (en) | 2007-01-30 | 2010-01-12 | Denso Corporation | Semiconductor sensor for measuring a physical quantity and method of manufacturing the same |
| JP2012002812A (en) * | 2010-06-18 | 2012-01-05 | General Electric Co <Ge> | Sensor and sensor manufacturing method |
| CN102332423A (en) * | 2011-05-25 | 2012-01-25 | 湖南红太阳光电科技有限公司 | Process for reducing chemical-mechanical polishing crack on buried layer cavity silicon-on-insulator (SOI) wafer |
| US9835507B2 (en) | 2013-08-06 | 2017-12-05 | Denso Corporation | Dynamic quantity sensor |
| WO2015072083A1 (en) * | 2013-11-18 | 2015-05-21 | パナソニックＩｐマネジメント株式会社 | Sensor element and method for manufacturing same |
| JP2016017747A (en) * | 2014-07-04 | 2016-02-01 | アルプス電気株式会社 | Pressure sensor and method for fabricating the same |
| JP2016051742A (en) * | 2014-08-29 | 2016-04-11 | 日立オートモティブシステムズ株式会社 | Semiconductor element connection unit and dynamic quantity measuring device equipped with the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3994531B2 (en) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994531B2 (en) | Manufacturing method of semiconductor pressure sensor | |
| JP3506932B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| CN108793053A (en) | MEMS SOI wafers and preparation method and MEMS sensor and preparation method | |
| JPH098124A (en) | Insulation separation substrate and its manufacture | |
| JP4161432B2 (en) | Semiconductor pressure sensor and manufacturing method thereof | |
| KR100904994B1 (en) | Method for fabricating pressure sensor and structure of the same | |
| US7989894B2 (en) | Fusion bonding process and structure for fabricating silicon-on-insulation (SOI) semiconductor devices | |
| CN208500348U (en) | MEMS SOI wafer and MEMS sensor | |
| JP4258100B2 (en) | Manufacturing method of semiconductor pressure sensor | |
| JP4214567B2 (en) | Manufacturing method of semiconductor substrate for pressure sensor | |
| JP2002323513A (en) | Semiconductor device and manufacturing method for it | |
| KR940010492B1 (en) | Silicon structure for sensor and manufacturing method thereof | |
| JPH08248061A (en) | Acceleration sensor and manufacture thereof | |
| JP2000124466A (en) | Semiconductor pressure sensor and its manufacture | |
| JPH06221945A (en) | Semiconductor pressure sensor and manufacture thereof | |
| JP2006003102A (en) | Semiconductor pressure sensor and its manufacturing method | |
| JP2001066208A (en) | Semiconductor pressure measuring device and manufacturing method thereof | |
| JP2000019040A (en) | Method for manufacturing pressure sensor | |
| JP3055508B2 (en) | Manufacturing method of pressure detector | |
| JPS62123348A (en) | Chemical sensor | |
| JP4721497B2 (en) | Silicon wafer processing method and semiconductor strain sensor manufacturing method | |
| JPH0915257A (en) | Acceleration sensor and manufacture thereof | |
| JPH11326086A (en) | Pedestal for semiconductor pressure sensor and its manufacture | |
| JP4134367B2 (en) | Manufacturing method of semiconductor pressure sensor | |
| JPH10284737A (en) | Manufacture of capacitive semiconductor sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |