JPH098124A - Insulation separation substrate and its manufacture - Google Patents

Insulation separation substrate and its manufacture

Info

Publication number
JPH098124A
JPH098124A JP14884995A JP14884995A JPH098124A JP H098124 A JPH098124 A JP H098124A JP 14884995 A JP14884995 A JP 14884995A JP 14884995 A JP14884995 A JP 14884995A JP H098124 A JPH098124 A JP H098124A
Authority
JP
Japan
Prior art keywords
substrate
silicon
oxide film
surface
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14884995A
Other languages
Japanese (ja)
Inventor
Keimei Himi
Masaki Matsui
Hiromi Oba
浩美 大庭
正樹 松井
啓明 氷見
Original Assignee
Nippondenso Co Ltd
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippondenso Co Ltd, 株式会社デンソー filed Critical Nippondenso Co Ltd
Priority to JP14884995A priority Critical patent/JPH098124A/en
Publication of JPH098124A publication Critical patent/JPH098124A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To easily control the amount of warpage of an insulation separation substrate to a desired value before forming an element. CONSTITUTION: A first silicon substrate 35 and a second silicon substrate 36 is heat-treated within oxidation environment to form oxide films 37 and 38 and 39 and 40 with a specific thickness each. Then, the first silicon substrate 35 and the second silicon substrate 36 are adhered and heat treatment is made in nitrogen atmosphere to manufacture a laminated substrate. Then, a surface at the side of the oxide film 37 of the first silicon substrate 35 is ground and the ground surface is polished to obtain SOI layer 41 with a desired thickness. Then, an insulation separation substrate 43 with a desired amount of warpage can be obtained from the film thickness difference between the film thickness of a buried oxide film 42 and that of an oxide film on the reverse surface being manufactured by the oxide films 38 and 39.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明はウェハ貼り合わせ法で作製する絶縁分離基板及びその製造方法に関し、より詳細には基板の反りを容易に制御可能なウェハ貼り合わせ法で作製する絶縁分離基板及びその製造方法に関するものである。 BACKGROUND OF THE INVENTION This invention relates to isolation substrate and a manufacturing method thereof prepared by bonding method wafer, isolation substrate and to produce a warp of the substrate in an easily controllable wafer bonding method is more a method for producing the same.

【0002】 [0002]

【従来の技術】従来、絶縁分離基板の製造方法としては、図7に示されるような工程による製造方法が知られている。 Conventionally, as a method of manufacturing a dielectric isolation substrate manufacturing method according to steps as shown in FIG. 7 has been known. すなわち、第1シリコン基板1と第2シリコン基板2の2つのシリコン基板を酸化性雰囲気中で熱酸化することで、第1シリコン基板1に酸化膜3、4を、第2シリコン基板2に酸化膜5、6を、それぞれ形成する(図7(a))。 That is, by thermal oxidation first silicon substrate 1 and the second two silicon substrates of the silicon substrate 2 in an oxidizing atmosphere, a first silicon substrate 1 in the oxide film 3 and 4, the oxidation on the second silicon substrate 2 the films 5 and 6 are respectively formed (Fig. 7 (a)). その後、第1シリコン基板1と第2シリコン基板2を貼り合わせ(図7(b))、一方の基板側、この場合第1のシリコン基板1側から所定の厚さまで研磨することによって、SOI(Silicon On Insulat After that, the first silicon substrate 1 second silicon substrate 2 a bonding (FIG. 7 (b)), polished one substrate side, the first silicon substrate 1 side in this case to a predetermined thickness, SOI ( Silicon On Insulat
or)層7とする(図7(c))ものである。 or) layer 7 that (FIG. 7 (c)) is intended. 尚、図7に於いて、8は酸化膜、9は絶縁分離基板である。 It should be noted that, in FIG 7, the oxide film 8, and 9 is a dielectric isolation substrate.

【0003】しかしこの方法では、シリコンと酸化膜との間に熱収縮率の差が生じ、基板の反りが発生するという課題を有していた。 [0003] However, in this method, difference in thermal shrinkage between the silicon and the oxide film occurs, there is a problem that warping of the substrate occurs. この基板の反りを低減する方法が、例えば特開平1−181438号公報や特開平1− Method of reducing the warp of the substrate is, for example, JP-A 1-181438 and JP 1-
302740号公報等に記載されている。 It is described in 302740 JP like.

【0004】上記特開平1−181438号公報による技術は、シリコンと酸化膜との界面の差を利用して、反りを低減(−5〜+5μmで平均0)することができるというものである。 [0004] technology by the Japanese Patent 1-181438 discloses utilizes the difference in the interface between the silicon and the oxide film, is that the warp can be made to reduce (average -5~ + 5μm 0).

【0005】また、上記特開平1−302740号公報には、間に第1の絶縁膜を挟んで接着により一体化された第1の半導体層と、この第1の半導体層より厚い第2 Further, the JP-A 1-302740 discloses a first semiconductor layer which is integrated by bonding across the first insulating film between thicker second than the first semiconductor layer
の半導体層とから成る誘電体分離基板に於いて、上記第2の半導体層の裏面に絶縁膜と、この絶縁膜を覆う保護層を設けることにより、反りを低減する技術が記載されている。 In the dielectric isolation substrate comprising a semiconductor layer, and a back surface insulating film of the second semiconductor layer, by providing a protective layer covering the insulating film, a technique for reducing the warping is described.

【0006】 [0006]

【発明が解決しようとする課題】しかし絶縁分離基板の反り量は必ずしも0(反りのない状態)にすれば良いというものではなく、後工程である素子形成工程に於いて反りが問題とならない値にしておかなければならない。 [0008] However warpage of isolation substrate is not necessarily 0 and not that may be in the (state without warp), warpage In the element formation step is subsequent process problems value We must keep in to.
つまり、素子形成工程では、基板の表側の面だけに、または裏側の面だけに、酸化膜、多結晶シリコン膜、或いは窒化膜等の熱膨脹係数がシリコンとは異なる膜が、その全面、或いは部分的に形成されることで残留応力が発生し、工程毎に基板の反り量は逐次変化する。 That is, in the device forming step, only the front surface of the substrate, or only on the back surface, the oxide film, polycrystalline silicon film, or the film different thermal expansion coefficients of the nitride film or the like and silicon, its entire surface, or partial to residual stress by being formed occurs, warpage of the substrate for each process is changed sequentially.

【0007】例えば、図8に示されるように、SOI層10の厚みが10μm、埋設された酸化シリコン膜11 [0007] For example, as shown in FIG. 8, 10 [mu] m thickness of the SOI layer 10, the buried silicon oxide film 11
の膜厚が1μm、基板12の裏面の酸化シリコン膜13 Silicon oxide film 13 thickness of 1 [mu] m, the back surface of the substrate 12
の膜厚が0.6μmの絶縁分離基板は、直径150m Thickness isolation substrate of 0.6μm has a diameter 150m of
m、厚さ620μmを有し、SOI層10側に凸状に3 m, a thickness 620 .mu.m, convexly SOI layer 10 side 3
4μmの反りであった(図8(a))。 It was warping of 4 [mu] m (FIG. 8 (a)). そして、この基板に、素子を絶縁分離するための溝14及び溝側壁の酸化膜15を形成後、多結晶シリコン16で溝14を埋設し(図8(b))、SOI層10上の酸化膜、多結晶シリコンを除去し、溝部を平坦化した状態(図8(c)) Then, the substrate was buried, after forming the oxide film 15 of the groove 14 and the groove sidewalls for insulating separating elements, the grooves 14 in the polycrystalline silicon 16 (FIG. 8 (b)), oxidation of the SOI layer 10 film, polycrystalline silicon is removed, flattened state grooves (FIG. 8 (c))
で基板の反りの変化を調べたところ、SOI層10側に凹状に160μmの反りとなった。 In place of investigating changes in the warping of the substrate, it was the warp of 160μm concavely SOI layer 10 side. この反りの変化は、 This change in warp,
溝埋設のための多結晶シリコンが、LPCVDで堆積されることによって裏面にも形成されるため、この裏面の多結晶シリコン16′(膜厚4.5μm)が基板を大きく反らすことによる。 Polycrystalline silicon for groove buried, because also formed on the rear surface by being deposited by LPCVD, this rear surface of the polycrystalline silicon 16 '(thickness 4.5 [mu] m) is due to divert large substrate.

【0008】このように反りが大きくなると、真空吸着でも基板を矯正することができなくなる。 [0008] warpage Thus increases, it becomes impossible to correct the substrate in the vacuum suction. すると、フォト工程の露光(転写)等で問題となり、微細加工ができなくなるという問題が生じる。 Then, a problem with exposure (transfer) etc. photo process, a problem that can not be micro-processed is generated.

【0009】また、反りが真空吸着による矯正ができたとしても、矯正しているときには大きな応力が基板にかかっていることになり、これにより結晶欠陥の発生、または基板が割れる危険性がある。 Further, even warpage could corrected by vacuum suction, will be large stress is afflicted with the substrate when being corrected, thereby there is a risk the occurrence of crystal defects, or when the substrate crack. したがって、最大に基板が反った場合でも、上記のような問題が生じないように、図8(a)に示されるような、貼り合わせ、研磨工程後の時点で基板の反り量を予め所定値に制御しておくこと、上記の例では研磨工程後の時点で、基板の反り量をSOI層側に更に凸状態にしておくことが望ましい。 Therefore, even when the substrate to maximize warped, as the above-described problem does not occur, as shown in FIG. 8 (a), bonding, preliminarily predetermined value warpage of the substrate at the time after the polishing step that you control, at the time after the polishing step in the above example, it is desirable to keep the amount of warpage of the substrate more convex state SOI layer side.

【0010】この発明は以上のような課題に着目してなされたもので、素子形成前の絶縁分離基板の反り量を所望の値に容易に制御可能な絶縁分離基板及びその製造方法を提供することを目的とする。 [0010] The present invention has been made in view of the above problems, to provide an easily controllable isolation substrate and a manufacturing method thereof warpage of isolation substrate before device formation to a desired value and an object thereof.

【0011】 [0011]

【課題を解決するための手段】すなわち、この発明による絶縁分離基板は、少なくとも一方の面に酸化シリコン膜が形成された第1シリコン基板と、上記酸化シリコン膜が形成された面で上記第1シリコン基板と貼り合わされるもので、その一方の面及び他方の面に酸化シリコン膜が形成された第2シリコン基板とを有し、上記第1シリコン基板を所定の厚みまで研削、研磨して形成される絶縁分離基板に於いて、上記第1及び第2シリコン基板間に埋設された上記酸化シリコン膜の膜厚と、上記第2 That SUMMARY OF THE INVENTION, isolation substrate according to the present invention, a first silicon substrate having a silicon oxide film on at least one surface is formed, the first in the silicon oxide film is formed faces It intended to be bonded with the silicon substrate, and a second silicon substrate having a silicon oxide film is formed on the surface and the other one surface thereof, grinding the first silicon substrate to a predetermined thickness, and polished form in isolation substrate is, the thickness of the buried the silicon oxide film between said first and second silicon substrate, the second
のシリコン基板の他方の面に形成された酸化シリコン膜との膜厚差に基いて、該基板の反り量を制御することを特徴とする。 Based of the difference in thickness between the silicon substrate other surface formed silicon oxide film, and controls the amount of warpage of the substrate.

【0012】またこの発明による絶縁分離基板の製造方法にあっては、第1シリコン基板の少なくとも一方の面に、研磨後の基板が所望の反り量となるべく膜厚の酸化シリコン膜を形成する第1工程と、上記第1シリコン基板に貼り合わされる第2シリコン基板の一方及び他方の面に酸化シリコン膜を酸化性雰囲気中で熱処理を施して形成する第2工程と、上記第1シリコン基板の酸化シリコン膜を形成した面と、上記第2シリコン基板の酸化シリコン膜が形成された面を洗浄、乾燥した後に密着させる第3工程と、上記密着された第1及び第2シリコン基板を不活性ガス雰囲気中で熱処理を施して貼り合わせ基板を形成する第4工程と、上記貼り合わせ基板のうち上記第1シリコン基板の他方の面を研削、研磨する第5工程とを具備し、上 [0012] In the manufacturing method of the isolation substrate according to the present invention, at least one surface of the first silicon substrate, the substrate after polishing a silicon oxide film having a desired warpage amount and possible thickness a first step, a second step of forming heat-treated silicon oxide film in an oxidizing atmosphere to one and the other surface of the second silicon substrate to be bonded to the first silicon substrate, the first silicon substrate cleaning and surface forming a silicon oxide film, a surface silicon oxide film is formed in the second silicon substrate, a third step of adhering after drying, the first and second silicon substrate that is the adhesion inert comprising a fourth step of forming a bonded substrate by heat treatment in a gas atmosphere, grinding the other surface of the first silicon substrate of the bonded substrate, and a fifth step of polishing the upper 第1工程は、上記第1シリコン基板に形成する酸化シリコン膜の膜厚を制御して、該基板の反り量を制御することを特徴とする。 The first step is to control the film thickness of the silicon oxide film formed on the first silicon substrate, and controlling the amount of warp of the substrate.

【0013】更にこの発明による絶縁分離基板の製造方法では、第1シリコン基板の少なくとも一方の面及びこの第1シリコン基板に貼り合わされるべく第2シリコン基板の一方及び他方の面に、酸化シリコン膜を形成する第1工程と、上記第1シリコン基板の酸化シリコン膜を形成した面と、上記第2シリコン基板の酸化シリコン膜が形成された面を洗浄、乾燥した後に密着させる第2工程と、上記密着された第1及び第2シリコン基板を酸化性雰囲気中で熱処理を施して貼り合わせ基板を形成する第3工程と、上記貼り合わせ基板のうち上記第1シリコン基板の他方の面を研削、研磨する第4工程とを具備し、上記第3工程は、絶縁分離基板の裏面となるべく第2シリコン基板の他方の面に形成された酸化シリコン膜の膜厚を制御して該 Furthermore in the manufacturing method of the isolation substrate according to the invention, on at least one surface and one and the other surface of the second silicon substrate to be bonded to the first silicon substrate of a first silicon substrate, a silicon oxide film a first step of forming a, a surface forming a silicon oxide film of the first silicon substrate, a second step of adhering the surface on which the silicon oxide film is formed in the second silicon substrate cleaning, after drying, the contact has been first and a third step of the second silicon substrate to form a bonded substrate is subjected to heat treatment in an oxidizing atmosphere, the bonding grinding the other surface of the first silicon substrate out of the substrate, ; and a fourth step of polishing, the third step, the controlling the film thickness of the silicon oxide film formed on the back surface and possible other surface of the second silicon substrate of isolation substrate 板の反り量を制御することを特徴とする。 And controlling the amount of warping of the plate.

【0014】 [0014]

【作用】この発明の絶縁分離基板にあっては、第1シリコン基板と第2シリコン基板を酸化シリコン膜を介して貼り合わせた後、上記第1シリコン基板を所定の厚みまで研磨することで形成される絶縁分離基板に於いて、この絶縁分離基板に埋設された酸化シリコン膜の膜厚と該基板裏面の酸化シリコン膜の膜厚差によって、基板のそり量を制御することができる。 [Action] In the isolation substrate of the present invention, after the first silicon substrate and the second silicon substrate was bonded through a silicon oxide film, formed by polishing the first silicon substrate to a predetermined thickness is the in isolation substrate, the thickness difference of the thick silicon oxide film and the substrate back surface of the isolation substrate buried silicon oxide film, it is possible to control the warpage of the substrate.

【0015】またこの発明の絶縁分離基板の製造方法にあっては、絶縁分離基板に埋設された酸化シリコン膜の膜厚とこの絶縁分離基板裏面の酸化シリコン膜の膜厚差によって基板のそり量を制御する。 Further insulation in the manufacturing method of separating the substrate, warpage of the substrate by the thickness difference of the silicon oxide film of the isolation substrate back surface and the thickness of the buried silicon oxide film isolation substrate of the present invention to control. そして、この基板の反り量は、貼り合わせ前に第1シリコン基板に形成する酸化シリコン膜の膜厚を制御することによって制御することができる。 The warpage of the substrate can be controlled by controlling the film thickness of the silicon oxide film formed on the first silicon substrate before bonding.

【0016】更に、この発明の絶縁分離基板の製造方法にあっては、絶縁分離基板に埋設された酸化シリコン膜の膜厚とこの絶縁分離基板裏面の酸化シリコン膜の膜厚差によって基板のそり量を制御する。 Furthermore, in the manufacturing method of isolation substrate of the present invention, warpage substrate by the thickness difference of the silicon oxide film of the isolation substrate back surface and the thickness of the buried silicon oxide film isolation substrate to control the amount. そして、第1シリコン基板と第2シリコン基板を貼り合わせるための熱処理工程を酸化性雰囲気で行い、貼り合わせ基板の第2シリコン基板側の面に形成する酸化シリコン膜の膜厚を制御することによって、基板のそり量を制御することができる。 Then, by controlling the thickness of the heat treatment process for bonding a first silicon substrate and the second silicon substrate is performed in an oxidizing atmosphere, bonding a silicon oxide film formed on a surface of the second silicon substrate side of the substrate , it is possible to control the warpage of the substrate.

【0017】 [0017]

【実施例】以下、図面を参照してこの発明の実施例を説明する。 EXAMPLES Hereinafter, with reference to the drawings illustrating the embodiments of the present invention. 基板の反りは、第1基板と第2基板を酸化膜を介して貼り合わせた後に該第1基板を所定の厚さまで研磨して得られる基板に於いては埋込み酸化膜と、該第2 Warp of the substrate, is at the substrate obtained by polishing the first substrate to a predetermined thickness after the first substrate and the second substrate were bonded through the oxide film and the buried oxide film, said second
基板裏面の酸化膜との相関により生じる。 Caused by the correlation between the oxide film of the substrate back surface. そこで始めに、基板の反りと、埋込み酸化膜及び基板裏面の酸化膜との関係について調べた結果を、図2及び図3を参照して説明する。 Therefore First, the warping of the substrate, the results of examining the relationship between the buried oxide film and the substrate rear surface of the oxide film will be described with reference to FIGS.

【0018】先ず、上記関係を調べるべく絶縁分離基板は、図2(a)に示されるように、第1基板21に0. [0018] First, dielectric isolation substrate to investigate the relationship, as shown in FIG. 2 (a), the first substrate 21 0.
15μmの酸化膜23、24を、第2基板22に2μm The oxide films 23 and 24 of the 15 [mu] m, 2 [mu] m on the second substrate 22
の酸化膜25、26を、それぞれ酸化性雰囲気中で熱処理することで形成した後、図2(b)に示されるように上記第1基板21と第2基板22とを貼り合わせて、図2(c)に示されるように研削、研磨を行うことによって作製した。 The oxide films 25 and 26 of, after forming by a heat treatment at respective oxidizing atmosphere, by bonding with the first substrate 21 as shown in FIG. 2 (b) and the second substrate 22, FIG. 2 grinding as shown (c), the was prepared by performing polishing. 上記絶縁分離基板のSOI層29の厚さは10μm、埋込み酸化膜30の厚さは2.15μmである。 The thickness of the SOI layer 29 of the isolation substrate is 10 [mu] m, the thickness of the buried oxide film 30 is 2.15Myuemu. また、上記基板の直径は150mm、研磨後の厚みは620μmである。 The diameter of the substrate is 150 mm, the thickness after polishing is 620 .mu.m.

【0019】このようにして作製される絶縁分離基板の貼り合わせ前の処理として、H 2 SO 4 :H 22 [0019] pre-bonding treatment of the insulating separation substrate In this manner is produced, H 2 SO 4: H 2 O 2 =
4:1の混合液による洗浄及び純水洗浄を順次施した後、スピン乾燥で基板表面に吸着する水分量を制御して、第1、第2の基板21、22を密着させる。 4: After successively subjected to cleaning and pure water cleaning by the first mixture, to control the amount of moisture adsorbed on the surface of the substrate by spin drying, adhering the first, second substrates 21, 22. これにより、第1、第2の2枚の基板21、22は、それぞれの表面に形成されたシラノール基及び表面に吸着した水分子の水素結合によって接着される。 Thus, two first and second substrates 21 and 22 are bonded by hydrogen bonding of water molecules adsorbed on the formed silanol groups and the surface on each surface.

【0020】この後、接着した第1、第2の基板21、 [0020] Then, first, second substrate 21 adhered,
22を、不活性ガスである窒素雰囲気中で1100℃、 22, 1100 ° C. in a nitrogen atmosphere is an inert gas,
1時間の熱処理を行うことで、接着面で脱水縮合反応を生じさせ、2枚の基板21、22を直接接合させて一体化させる。 By performing the heat treatment for 1 hour, causing a dehydration condensation reaction in the adhesive surface, to integrate two substrates 21 and 22 are joined directly. これにより、貼り合わせ基板27を形成する。 This forms a bonded substrate 27.

【0021】次に、第1基板21の他方の面28、すなわち第2の基板と接していない方の面を研削及び研磨することで、上述したように、SOI層29を得て、厚みを10μmとする。 Next, the other surface 28 of the first substrate 21, i.e. by grinding and polishing the surface of which is not in contact with the second substrate, as described above, to obtain an SOI layer 29, the thickness and 10μm. この場合、埋込み酸化膜30の膜厚は2.15μm、裏面の酸化膜26の膜厚は2μmとなる。 In this case, the thickness of the buried oxide film 30 is 2.15Myuemu, becomes 2μm thickness of the back surface of the oxide film 26.

【0022】以上の方法により、4つの基板を作製し、 [0022] By the method described above, to produce a four substrates,
これら4つの基板について反りを測定した後、裏面の酸化膜を弗酸水溶液でエッチングすることで、2.0μm After measuring the warpage on these four substrates, by etching the back surface of the oxide film in an aqueous hydrofluoric acid solution, 2.0 .mu.m
から1.5μm、1.0μm、0.5μm、そして0μ From 1.5μm, 1.0μm, 0.5μm and 0μ,
mと順次膜厚を薄くして反りとの対応を調べた。 Examined the correspondence between the warp successively reduce the thickness and m.

【0023】その結果、基板の反りと該基板裏面の酸化膜厚との関係は、図3(a)にて黒丸で示されるようになる。 [0023] As a result, the relationship between the oxide film thickness of the warp and the substrate back surface of the substrate is as shown by the black circles in FIG. 3 (a). この場合、反りの方向は、全て第1基板21側(SOI層29側)に凸状となる。 In this case, the direction of the warp becomes convex to all the first substrate 21 side (SOI layer 29 side).

【0024】ここで、埋込み酸化膜の膜厚を一定にした場合、基板の反りと基板裏面の酸化膜厚とは、ほぼ正比例の関係にあることがわかる。 [0024] Here, when the thickness of the buried oxide film at a constant, and the oxide film thickness of the warp and the substrate back surface of the substrate, it can be seen that in the substantially proportional relationship. 図3(a)からもわかるように、基板裏面の酸化膜厚が埋込み酸化膜厚(この場合は2.15μm)に近付くにつれて、反りは0に近付く。 As can be seen from FIG. 3 (a), as the oxide film thickness of the back surface of the substrate approaches the buried oxide film thickness (in this case 2.15μm), warp approaches 0. このことは、埋込み酸化膜厚を2.15μmと固定していることから、基板裏面の酸化膜と埋込み酸化膜との膜厚差(以下、単に膜厚差と略記する)と該基板の反りが、比例関係にあるともいえる。 This makes the buried oxide film thickness since it is fixed with 2.15Myuemu, thickness difference between the oxide film and the buried oxide film of the substrate back surface (hereinafter, simply referred to as thickness difference) and the warp of the substrate but, it can be said that there is a proportional relationship.

【0025】この膜厚差と反りとの比例関係を確認するため、基板裏面の酸化膜及び埋込み酸化膜の膜厚を、図3(b)に示される番号1〜7の、任意に設定した基板の反りを調べた。 [0025] To confirm the proportional relationship between the film thickness difference and warpage, the thickness of the oxide film and the buried oxide film on the substrate rear surface, the number 1-7 shown in FIG. 3 (b), an arbitrarily set It examined the warping of the substrate. 図3(a)に示された×印は、上記膜厚差と反りとの関係を表したもので、上記番号1〜7の基板は、ほぼ上記比例関係を表す比例直線上に現れる。 × mark shown in FIG. 3 (a), shows a relationship between the film thickness difference and warp, the substrate of the numbers 1 to 7, appearing on the proportional straight line substantially representing the proportional relation.
SOI層の厚みが異なっているが、この程度の範囲内であれば、反り量に与える影響は少ない。 The thickness of the SOI layer is different, as long as it is within the range of this order, impact on the amount of warpage is small. 尚、ばらつきは、貼り合わせ前の第2基板の反り状態にもよる。 Incidentally, variations, depending on the warped state of the second substrate before bonding.

【0026】以上のように、基板の厚みと直径が等しい場合は、膜厚差と反り量とが比例関係にあることから、 [0026] As described above, if the thickness of the substrate and the diameter are equal, since where the film thickness difference and warpage is proportional,
基板の反り量の制御は、この膜厚差を調節することで可能となることがわかる。 Control of warpage of the substrate, it can be seen that it is possible by adjusting the film thickness difference.

【0027】また、図4(a)〜(c)に示されるように、酸化性雰囲気中で熱処理することにより、第1シリコン基板31に膜厚t 1 、第2シリコン基板32に膜厚t 2の酸化膜をそれぞれ形成した後密着し、そして接合の熱処理を窒素等の不活性ガス雰囲気中で行う場合では、絶縁分離基板33の埋込み酸化膜34の膜厚は(t Further, as shown in FIG. 4 (a) ~ (c) , by heat treatment in an oxidizing atmosphere, the film thickness t 1 in the first silicon substrate 31, the thickness t on the second silicon substrate 32 2 oxide film adhered after forming respectively, and in the case of performing heat treatment of the bonding in an inert gas atmosphere such as nitrogen, the thickness of the buried oxide film 34 of dielectric isolation substrate 33 (t
1 +t 2 )、裏面の酸化膜35の膜厚はt 2となり、膜厚差は第1シリコン基板31に形成する酸化膜の膜厚t 1 + t 2), the thickness of the rear surface of the oxide film 35 is t 2, and the thickness difference is the thickness t of the oxide film formed on the first silicon substrate 31
1に等しくなる。 It is equal to 1.

【0028】したがって、第1シリコン基板に形成する酸化膜の膜厚t 1を制御することによって、絶縁分離基板の反り量を制御することが可能となる。 [0028] Thus, by controlling the thickness t 1 of the oxide film formed on the first silicon substrate, it is possible to control the amount of warpage of the isolation substrate. 上記の結果から、直径150mm、厚み620μmを有する絶縁分離基板の場合は、 反り量(μm)=71×t 1 +4(μm) …(1) の関係式が成立する。 From the above results, in the case of isolation substrate having a diameter of 150 mm, thickness 620 .mu.m, relation of warpage (μm) = 71 × t 1 +4 (μm) ... (1) is satisfied.

【0029】次に、図1を参照して、この発明の第1の実施例を説明する。 Next, with reference to FIG. 1, illustrating a first embodiment of the present invention. ここでは、例えば、埋込み酸化膜の厚さ2.0μm、SOI層の厚さ10μm、基板サイズは直径150mm、基板厚さが620μmの絶縁分離基板について、反り量がSOI層側に凸の状態で20μm Here, for example, the thickness of 2.0μm of the buried oxide film, the thickness 10μm of the SOI layer, the substrate size is a diameter of 150 mm, the isolation board substrate thickness is 620 .mu.m, warpage in the state of protruding the SOI layer side 20μm
に制御する場合を説明する。 A case in which control will be described.

【0030】第1の実施例による、貼り合わせ前の絶縁分離基板は、図1(a)に示されるように、第1シリコン基板35と第2シリコン基板36を有して、第1シリコン基板35には酸化膜37、38が、第2シリコン基板36には酸化膜39、40が形成される。 [0030] according to the first embodiment, isolation substrate before bonding, as shown in FIG. 1 (a), has a first silicon substrate 35 and the second silicon substrate 36, the first silicon substrate oxide film 37 and 38 to 35, oxide film 39 and 40 is formed in the second silicon substrate 36. これらの酸化膜は、次のようにして形成される。 These oxide films can be formed as follows.

【0031】反り量をSOI層側に凸の状態で20μm [0031] 20μm at the convex warpage of the SOI layer side state
にするためには、上述したように、膜厚差を規定すればよい。 To, as described above, may be define a film thickness difference. すなわち、第1シリコン基板35に形成する酸化膜厚を、図3(a)(上記関係式(1))から0.23 That is, the oxide film thickness to be formed on the first silicon substrate 35, from FIG. 3 (a) (above relationship (1)) 0.23
μmにすればよい。 It may be set to μm. したがって、図1(a)に示されるように、第1シリコン基板35に、例えばドライO 2 Accordingly, as shown in FIG. 1 (a), the first silicon substrate 35, for example, dry O 2,
ウエットO 2 、或いはH 2 /O 2混合燃焼気体中等の酸化性雰囲気中で熱処理を施して、膜厚0.23μmの酸化膜38を形成する。 Wet O 2, or heat-treated in H 2 / O 2 mixed combustion gas in an oxidizing atmosphere at moderate to form an oxide film 38 having a thickness of 0.23 .mu.m. また、第2シリコン基板36には、同様に酸化性雰囲気で熱処理を施すことにより、膜厚1.77μmの酸化膜39、40を形成する。 The second silicon substrate 36, similarly by heat treatment in an oxidizing atmosphere to form an oxide film 39 and 40 having a thickness of 1.77μm.

【0032】この後、図1(b)に示されるように、第1シリコン基板35と第2シリコン基板36を密着して、窒素雰囲気中に於いて、例えば1100℃で1時間の熱処理を行う。 [0032] Thereafter, as shown in FIG. 1 (b), in close contact with the first silicon substrate 35 and the second silicon substrate 36, in the nitrogen atmosphere, heat treatment is performed for one hour at for example 1100 ° C. . 次いで、図1(c)に示されるように、第1シリコン基板35の他方の面(酸化膜37側) Then, as shown in FIG. 1 (c), the other surface of the first silicon substrate 35 (oxide film 37 side)
を研削して、この研削した面を研磨することにより、膜厚10μmのSOI層41を得る。 By grinding, by grinding the ground to surface to obtain an SOI layer 41 having a thickness of 10 [mu] m.

【0033】これにより、埋込み酸化膜42の膜厚2μ [0033] As a result, the thickness of 2μ of the buried oxide film 42
m、裏面の酸化膜40の膜厚1.77μm、膜厚差0. m, the thickness of the back surface of the oxide film 40 1.77μm, thickness difference 0.
23μmで反り量がSOI層側に凸状で20μmの絶縁分離基板43を得ることができる。 Can warpage obtain isolation substrate 43 of 20μm in convex SOI layer side 23 .mu.m.

【0034】次に、この発明の第2の実施例について説明する。 Next, a description will be given of a second embodiment of the present invention. 図5は、上述した第1の実施例と同じく、埋込み酸化膜の膜厚2.0μm、SOI層の厚み10μmの絶縁分離基板について、反り量をSOI層側に凸の状態で20μmに制御する場合について示したものである。 5, as in the first embodiment described above, the film thickness 2.0μm of the buried oxide film, the insulating separation substrate of thickness 10μm of the SOI layer, controls the amount of warpage in 20μm in state protruding SOI layer side If there is shown for.

【0035】図5(a)に示されるように、第1シリコン基板45及び第2シリコン基板46を酸化性雰囲気中で熱処理を施すことにより、第1及び第2シリコン基板45及び46にそれぞれ1μmの酸化膜47、48及び49、50を形成する。 [0035] As shown in FIG. 5 (a), by the first silicon substrate 45 and the second silicon substrate 46 is subjected to a heat treatment in an oxidizing atmosphere, to the first and second silicon substrates 45 and 46 1 [mu] m forming an oxide film 47, 48 and 49, 50.

【0036】次に、図5(b)に示されるように、第1 Next, as shown in FIG. 5 (b), first
シリコン基板45と第2シリコン基板46とを密着させる。 The silicon substrate 45 is adhered to the second silicon substrate 46. 次いで、第1シリコン基板45と第2シリコン基板46を直接接合をさせるための熱処理を行う。 Then, thermal processing is made to the joining of the first silicon substrate 45 and the second silicon substrate 46 directly. この熱処理は、酸化性雰囲気中で行うことで、絶縁分離基板の裏面となるべく第2シリコン基板46の他方の面の酸化膜50の酸化膜厚を増大させることにより、膜厚差を調節して基板の反りの制御を行う。 This heat treatment, by performing in an oxidizing atmosphere, by increasing the oxide film thickness of the oxide film 50 on the other surface of the second silicon substrate 46 as much as possible and the back surface of the isolation substrate, by adjusting the film thickness difference to control the warping of the substrate. この第2の実施例に於いては、裏面の酸化膜50の膜厚1μmを1.77μmとする条件で熱酸化を行う。 This is at the second embodiment, thermal oxidation is performed to a thickness 1μm on the back surface of the oxide film 50 under the condition that the 1.77Myuemu.

【0037】この後、図5(c)に示されるように、上述した第1の実施例と同様に、第1シリコン基板45の他方の面(酸化膜47′側)を研削する。 [0037] Thereafter, as shown in FIG. 5 (c), similarly to the first embodiment described above, to grind the other surface of the first silicon substrate 45 (oxide film 47 'side). 次いで、この研削した面を研磨することにより、10μmのSOI層51を得る。 Then, by polishing the ground to the surface, to obtain an SOI layer 51 of 10 [mu] m.

【0038】このようにして、埋込み酸化膜52の膜厚2μm、裏面の酸化膜50′の膜厚1.77μm、膜厚差0.23μmで、反りがSOI層51側に凸状で20 [0038] Thus, the thickness 2μm of the buried oxide film 52, the thickness of the back oxide layer 50 '1.77Myuemu, with thickness difference 0.23 .mu.m, warp in convex SOI layer 51 side 20
μmの絶縁分離基板53を得ることができる。 It is possible to obtain an insulating separation substrate 53 [mu] m.

【0039】ところで、上述した実施例のように、埋込み酸化膜の厚さが2μm以上と厚く、しかも反り量をS [0039] Incidentally, as the above-described embodiment, the thickness of the buried oxide film is thick or more 2 [mu] m, moreover the warp amount S
OI層側に凸、或いは凹の状態で20μm以下に小さくしたい場合は、裏面の酸化膜厚も厚く(1.77μm以上)する必要がある。 Convex OI layer side, or if you want smaller 20μm or less concave state, the oxide film thickness of the back surface is also thicker (more 1.77Myuemu) needs to be. このため、第1の実施例の作製方法を用いるか、或いは第2の実施例の第2シリコン基板の貼り合わせ前の酸化膜厚をなるべく厚くする、すなわち埋込み酸化膜厚に近くしておくことで作製することが望ましい。 Thus, whether using the manufacturing method of the first embodiment, or as thick as possible the oxide film thickness before bonding of the second silicon substrate of the second embodiment, i.e. that it closes the buried oxide film thickness in it it is desirable to produce.

【0040】後者については、接合のための熱処理を短時間で行うことで、活性層となる第1シリコン基板の熱負荷を低減することができ、結晶欠陥の発生等を抑えることができる。 [0040] For the latter, by performing the heat treatment for bonding in a short time, it is possible to reduce the thermal load of the first silicon substrate to be an active layer, it is possible to suppress the generation of crystal defects.

【0041】また、上述した第1及び第2の実施例では、SOI層側に凸状態に反らせる制御の例について説明したが、図3からも明らかなように、裏面の酸化膜を埋込み酸化膜よりも厚くすることで、その膜厚差によって同様にSOI層側に凹状態で反り量を制御することもできる。 [0041] In the first and second embodiments described above, an example is described of controlling deflect convexly state SOI layer side, as is apparent from FIG. 3, the buried oxide film rear surface of the oxide film by thicker than, it is also possible to control the amount of warpage in a concave state in the same manner as SOI layer side by the film thickness difference.

【0042】図6は、第3の実施例として、埋込み酸化膜の膜厚2.0μm、SOI層の厚み10μmの絶縁分離基板について、反り量をSOI層側に凹の状態で20 [0042] Figure 6 is a third embodiment, the film thickness 2.0μm of the buried oxide film, the insulating separation substrate of thickness 10μm of the SOI layer, the warpage of the SOI layer side concave state 20
μmに制御する場合について示したものである。 It illustrates the case of controlling the [mu] m.

【0043】反り量をSOI層側に凹の状態で20μ [0043] 20μ the amount of warpage in the concave state on the SOI layer side
m、すなわち反り量を−20μmにするためには、上記関係式(1)から、膜厚差は−0.34μmとしなければならない。 m, i.e., to the amount of warpage in -20μm, the above equation (1), the film thickness difference has to do with -0.34Myuemu.

【0044】したがって、図6(a)に示されるように、例えば第1シリコン基板65に膜厚0.2μmの酸化膜67、68を、第2シリコン基板66に膜厚1.8 [0044] Therefore, the film thickness as shown in FIG. 6 (a), for example, an oxide film 67 and 68 having a thickness of 0.2μm on the first silicon substrate 65, the second silicon substrate 66 1.8
μmの酸化膜69、70を、酸化性雰囲気中で熱処理を施すことによって形成する。 The oxide film 69, 70 [mu] m, formed by the heat treatment in an oxidizing atmosphere.

【0045】次いで、図6(b)に示されるように、第1シリコン基板65と第2シリコン基板66を密着させる。 [0045] Then, as shown in FIG. 6 (b), it is brought into close contact with the first silicon substrate 65 and the second silicon substrate 66. 次に、この状態で、上記第1シリコン基板65と第2シリコン基板66を直接接合をさせるための熱処理を行う。 Next, in this state, the heat treatment for the direct bonding the first silicon substrate 65 and the second silicon substrate 66. この熱処理を酸化性雰囲気中で行うことで、第2 By performing the heat treatment in an oxidizing atmosphere, the second
シリコン基板66の他方の面(絶縁分離基板の裏面)の酸化膜70の酸化膜厚を増大させて、1.8μmから2.34μmとする。 Oxide film thickness of the oxide film 70 on the other surface of the silicon substrate 66 (the back surface of the isolation substrate) by increasing the, and 2.34μm from 1.8 .mu.m.

【0046】この後、図6(c)に示されるように、第1シリコン基板65の他方の面(酸化膜67′側)を研削する。 [0046] Thereafter, as shown in FIG. 6 (c), grinding the other surface of the first silicon substrate 65 (oxide film 67 'side). 次いで、この研削した面を研磨することにより、10μmのSOI層71を得る。 Then, by polishing the ground to the surface, to obtain an SOI layer 71 of 10 [mu] m.

【0047】これにより、埋込み酸化膜72の膜厚2μ [0047] Thus, the thickness 2μ of the buried oxide film 72
m、裏面の酸化膜70′の膜厚2.34μm、膜厚差− m, the thickness of the back surface of the oxide film 70 '2.34μm, thickness difference -
0.34μmとなって、絶縁分離基板73の反りはSO Becomes 0.34 .mu.m, warpage of the dielectric isolation substrate 73 is SO
I層71側に凹状で20μmとなる。 A 20μm concave to I layer 71 side.

【0048】 [0048]

【発明の効果】以上のようにこの発明によれば、素子形成前の絶縁分離基板の反り量を所望の値に容易に制御可能な絶縁分離基板及びその製造方法を提供することができる。 According to the above manner the present invention according to the present invention, it is possible to provide an easily controllable isolation substrate and a manufacturing method thereof warpage of isolation substrate before device formation to a desired value.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の第1の実施例を説明するもので、絶縁分離基板の製造工程を示した図である。 [1] serve to explain the first embodiment of the present invention, it is a diagram showing a manufacturing process of the dielectric isolation substrate.

【図2】絶縁分離基板の反りと、埋込み酸化膜及び基板裏面の酸化膜との関係を説明するもので、該絶縁分離基板の製造工程を示した図である。 [Figure 2] and warping of isolation substrate, serve to explain the relationship between the buried oxide film and the substrate rear surface of the oxide film is a diagram showing a manufacturing process of the insulating isolation substrate.

【図3】絶縁分離基板の反りと、埋込み酸化膜及び基板裏面の酸化膜との関係を説明するもので、(a)は該絶縁分離基板の膜厚差と反り量の関係を示した図、(b) [Figure 3] and warping of isolation substrate, serve to explain the relationship between the buried oxide film and the substrate rear surface of the oxide film, (a) shows the shows the relationship of the insulating film thickness difference of the separation substrate and warpage FIG , (b)
は基板裏面の酸化膜及び埋込み酸化膜の膜厚をパラメータとした基板を表した図である。 Is a view showing the substrate in which the thickness of the oxide film and the buried oxide film on the substrate backside as a parameter.

【図4】第1の実施例による絶縁分離基板の反りの制御を示す説明図である。 4 is an explanatory diagram showing the control of a warp of the dielectric isolation substrate according to the first embodiment.

【図5】この発明の第2の実施例を説明するもので、絶縁分離基板の製造工程を示した図である。 [5] serve to explain the second embodiment of the invention and shows a manufacturing process of isolation substrate.

【図6】この発明の第3の実施例を説明するもので、絶縁分離基板の製造工程を示した図である。 [6] serve to explain the third embodiment of the invention and shows a manufacturing process of isolation substrate.

【図7】従来の絶縁分離基板の製造工程の一例を示した図である。 7 is a diagram showing an example of a conventional isolation step of manufacturing the substrate.

【図8】従来の絶縁分離基板の製造工程の他の例を示した図である。 8 is a diagram showing another example of a conventional isolation step of manufacturing the substrate.

【符号の説明】 DESCRIPTION OF SYMBOLS

21…第1基板、22…第2基板、23、24、25、 21 ... first substrate, 22 ... second substrate, 23, 24, 25,
26、37、38、39、40…酸化膜、27…貼り合わせ基板、28…他方の面、29、41…SOI層、3 26,37,38,39,40 ... oxide film, 27 ... bonded substrate, 28 ... the other surface, 29, 41 ... SOI layer, 3
0、42…埋込み酸化膜、35…第1シリコン基板、3 0,42 ... buried oxide film, 35 ... first silicon substrate, 3
6…第2シリコン基板、43…絶縁分離基板。 6 ... second silicon substrate, 43 ... insulating separation substrate.

Claims (12)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 少なくとも一方の面に酸化シリコン膜が形成された第1シリコン基板と、 上記酸化シリコン膜が形成された面で上記第1シリコン基板と貼り合わされるもので、その一方の面及び他方の面に酸化シリコン膜が形成された第2シリコン基板とを有し、 上記第1シリコン基板を所定の厚みまで研削、研磨して形成される絶縁分離基板に於いて、 上記第1及び第2シリコン基板間に埋設された上記酸化シリコン膜の膜厚と、上記第2のシリコン基板の他方の面に形成された酸化シリコン膜との膜厚差に基いて、該基板の反り量を制御することを特徴とする絶縁分離基板。 A first silicon substrate 1. A on at least one surface a silicon oxide film is formed, intended to be bonded with the first silicon substrate by the silicon oxide film is formed faces, one face and and a second silicon substrate on the other surface a silicon oxide film is formed, grinding the first silicon substrate to a predetermined thickness, in the isolation substrate formed by polishing, the first and second the thickness of the silicon oxide film embedded between two silicon substrates, based on the thickness difference between the second silicon substrate a silicon oxide film formed on the other surface of the control warpage of the substrate isolation substrate, characterized by.
  2. 【請求項2】 上記第2シリコン基板は、上記第1シリコン基板と貼り合わせる一方の面には酸化シリコン膜は形成せず、他方の面のみに酸化シリコン膜が形成されることを特徴とする請求項1に記載の絶縁分離基板。 Wherein said second silicon substrate, on one surface to be bonded with the first silicon substrate is a silicon oxide film is not formed, characterized in that only the silicon oxide film other surface is formed isolation substrate according to claim 1.
  3. 【請求項3】 上記第1シリコン基板には酸化シリコン膜は形成せず、上記第2シリコン基板の一方の面及び他方の面に酸化シリコン膜が形成されることを特徴とする請求項1に記載の絶縁分離基板。 Wherein said the first silicon substrate a silicon oxide film is not formed, to claim 1, characterized in that the one surface and the other surface of the silicon oxide film of the second silicon substrate is formed isolation substrate according.
  4. 【請求項4】 上記第1シリコン基板及び第2シリコン基板に形成された酸化シリコン膜の膜厚は、該絶縁分離基板の直径、厚みによって決定される請求項1乃至3に記載の絶縁分離基板。 Wherein said thickness of the first silicon substrate and the second silicon substrate the formed silicon oxide film, the insulating separation substrate diameter, isolation substrate according to claim 1 to 3 is determined by the thickness .
  5. 【請求項5】 第1シリコン基板の少なくとも一方の面に、研磨後の基板が所望の反り量となるべく膜厚の酸化シリコン膜を形成する第1工程と、 上記第1シリコン基板に貼り合わされる第2シリコン基板の一方及び他方の面に酸化シリコン膜を酸化性雰囲気中で熱処理を施して形成する第2工程と、 上記第1シリコン基板の酸化シリコン膜を形成した面と、上記第2シリコン基板の酸化シリコン膜が形成された面を洗浄、乾燥した後に密着させる第3工程と、 上記密着された第1及び第2シリコン基板を不活性ガス雰囲気中で熱処理を施して貼り合わせ基板を形成する第4工程と、 上記貼り合わせ基板のうち上記第1シリコン基板の他方の面を研削、研磨する第5工程とを具備し、 上記第1工程は、上記第1シリコン基板に形成する酸化 On at least one surface of 5. The first silicon substrate is a first step of the substrate after polishing a silicon oxide film as much as possible a thickness and a desired warpage, bonded to the first silicon substrate a second step of a silicon oxide film on one and the other surface of the second silicon substrate to form heat-treated in an oxidizing atmosphere, the surface of silicon oxide film was formed in the first silicon substrate, the second silicon cleaning a surface silicon oxide film is formed of a substrate, and a third step of adhering after drying, the adhesion has been first and second silicon substrates bonded by heat treatment in an inert gas atmosphere a substrate formed to the fourth step, the other surface of the first silicon substrate of the bonded substrate comprises grinding, and a fifth step of polishing, the first step is oxidized to form on the first silicon substrate リコン膜の膜厚を制御して、該基板の反り量を制御することを特徴とする絶縁分離基板の製造方法。 By controlling the thickness of the silicon film, the manufacturing method of the isolation substrate and controlling warpage of the substrate.
  6. 【請求項6】 上記第1工程に於いて、上記第1シリコン基板に形成される酸化シリコン膜は、酸化性雰囲気中で熱処理を施すことにより形成されるものであることを特徴とする請求項5に記載の絶縁分離基板の製造方法。 6. In the first step, the silicon oxide film formed on the first silicon substrate claims, characterized in that it is intended to be formed by heat treatment in an oxidizing atmosphere isolation substrate manufacturing method according to 5.
  7. 【請求項7】 上記第1シリコン基板に形成される酸化シリコン膜の膜厚は、該絶縁分離基板の直径、厚みによって決定される請求項5に記載の絶縁分離基板の製造方法。 7. The thickness of the first silicon substrate to the silicon oxide film to be formed, the insulating diameter of separating the substrate, isolation substrate manufacturing method according to claim 5 which is determined by the thickness.
  8. 【請求項8】 第1シリコン基板の少なくとも一方の面及びこの第1シリコン基板に貼り合わされるべく第2シリコン基板の一方及び他方の面に、酸化シリコン膜を形成する第1工程と、 上記第1シリコン基板の酸化シリコン膜を形成した面と、上記第2シリコン基板の酸化シリコン膜が形成された一方の面を洗浄、乾燥した後に密着させる第2工程と、 上記密着された第1及び第2シリコン基板を酸化性雰囲気中で熱処理を施して貼り合わせ基板を形成する第3工程と、 上記貼り合わせ基板のうち上記第1シリコン基板の他方の面を研削、研磨する第4工程とを具備し、 上記第3工程は、絶縁分離基板の裏面となるべく第2シリコン基板の他方の面に形成された酸化シリコン膜の膜厚を制御して該基板の反り量を制御することを特徴とす 8. A at least one surface and one and the other surface of the second silicon substrate to be bonded to the first silicon substrate of a first silicon substrate, a first step of forming a silicon oxide film, said first washed and the surface forming a silicon oxide film of the silicon substrate, one surface of the silicon oxide film is formed in the second silicon substrate, a second step of adhering after drying, the first and second is the close contact comprising a third step of forming a two silicon substrates bonded by heat treatment in an oxidizing atmosphere substrates, grinding the other surface of the first silicon substrate of the bonded substrate, and a fourth step of polishing and, the third step is to control means controls the rear surface and possible warping amount of the substrate thickness is controlled to the second silicon substrate other surface formed silicon oxide film of the isolation substrate 絶縁分離基板の製造方法。 Manufacturing method of isolation substrate.
  9. 【請求項9】 上記第1工程に於いて、上記第1シリコン基板及び第2シリコン基板に形成される酸化シリコン膜は、酸化性雰囲気中で熱処理を施すことにより形成されるものであることを特徴とする請求項8に記載の絶縁分離基板の製造方法。 9. In the first step, that the first silicon substrate and the silicon oxide film formed on the second silicon substrate is to be formed by heat treatment in an oxidizing atmosphere isolation substrate manufacturing method according to claim 8, characterized.
  10. 【請求項10】 上記第1工程に於いて、上記第2シリコン基板のみに酸化シリコン膜を形成することを特徴とする請求項8に記載の絶縁分離基板の製造方法。 10. In the first step, isolation substrate manufacturing method according to claim 8, characterized in that a silicon oxide film is formed only on the second silicon substrate.
  11. 【請求項11】 上記第1工程に於いて、上記第2シリコン基板の一方の面のみに酸化シリコン膜を形成することを特徴とする請求項8に記載の絶縁分離基板の製造方法。 11. In the first step, the isolation substrate manufacturing method according to claim 8, characterized in that only the silicon oxide film is formed on one surface of the second silicon substrate.
  12. 【請求項12】 上記第3工程に於いて、上記第2シリコン基板の他方の面に形成される酸化シリコン膜の膜厚は、該絶縁分離基板の直径、厚みによって決定される請求項8に記載の絶縁分離基板の製造方法。 In 12. the third step, the thickness of the second silicon substrate other silicon oxide film formed on the surface of the insulating separation substrate having a diameter, in claim 8, which is determined by the thickness manufacturing method of isolation substrate according.
JP14884995A 1995-06-15 1995-06-15 Insulation separation substrate and its manufacture Pending JPH098124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14884995A JPH098124A (en) 1995-06-15 1995-06-15 Insulation separation substrate and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14884995A JPH098124A (en) 1995-06-15 1995-06-15 Insulation separation substrate and its manufacture

Publications (1)

Publication Number Publication Date
JPH098124A true JPH098124A (en) 1997-01-10

Family

ID=15462120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14884995A Pending JPH098124A (en) 1995-06-15 1995-06-15 Insulation separation substrate and its manufacture

Country Status (1)

Country Link
JP (1) JPH098124A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093788A (en) * 1999-09-21 2001-04-06 Komatsu Electronic Metals Co Ltd Method for manufacturing bonded soi wafer
US6614068B1 (en) 1998-10-28 2003-09-02 Hyundai Electronics Industries Co., Ltd. SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same
JP2004320051A (en) * 2004-07-09 2004-11-11 Toppan Printing Co Ltd Stencil mask
WO2005027204A1 (en) * 2003-09-08 2005-03-24 Sumco Corporation Bonded wafer and its manufacturing method
WO2008117509A1 (en) * 2007-03-26 2008-10-02 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP2009246389A (en) * 2009-07-23 2009-10-22 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2009260369A (en) * 2009-07-23 2009-11-05 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009283974A (en) * 2009-08-20 2009-12-03 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2010016391A (en) * 2009-08-20 2010-01-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2010153488A (en) * 2008-12-24 2010-07-08 Rohm Co Ltd Manufacturing method of soi wafer, and soi wafer
JP2011071193A (en) * 2009-09-24 2011-04-07 Sumco Corp Lamination soi wafer and manufacturing method of the same
WO2011158535A1 (en) * 2010-06-16 2011-12-22 住友電気工業株式会社 Method for producing composite substrate and composite substrate
JP2012204810A (en) * 2011-03-28 2012-10-22 Sony Corp Semiconductor device and semiconductor device manufacturing method
WO2013046525A1 (en) * 2011-09-29 2013-04-04 信越半導体株式会社 Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer
WO2014091670A1 (en) * 2012-12-14 2014-06-19 信越半導体株式会社 Soi wafer manufacturing method
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
WO2019012866A1 (en) * 2017-07-10 2019-01-17 株式会社Sumco Silicon wafer production method

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US6614068B1 (en) 1998-10-28 2003-09-02 Hyundai Electronics Industries Co., Ltd. SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same
JP2001093788A (en) * 1999-09-21 2001-04-06 Komatsu Electronic Metals Co Ltd Method for manufacturing bonded soi wafer
WO2005027204A1 (en) * 2003-09-08 2005-03-24 Sumco Corporation Bonded wafer and its manufacturing method
JPWO2005027204A1 (en) * 2003-09-08 2007-11-08 株式会社Sumco A bonded wafer and a method of manufacturing the same
JP4552858B2 (en) * 2003-09-08 2010-09-29 株式会社Sumco Manufacturing method of a bonded wafer
JP2004320051A (en) * 2004-07-09 2004-11-11 Toppan Printing Co Ltd Stencil mask
JP4582299B2 (en) * 2004-07-09 2010-11-17 凸版印刷株式会社 Method of manufacturing a stencil mask
WO2008117509A1 (en) * 2007-03-26 2008-10-02 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP2008244019A (en) * 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Manufacturing method of soi wafer
JP2010153488A (en) * 2008-12-24 2010-07-08 Rohm Co Ltd Manufacturing method of soi wafer, and soi wafer
JP2009246389A (en) * 2009-07-23 2009-10-22 Semiconductor Energy Lab Co Ltd Semiconductor device
JP4481355B2 (en) * 2009-07-23 2010-06-16 株式会社半導体エネルギー研究所 Semiconductor device
JP4481354B2 (en) * 2009-07-23 2010-06-16 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP2009260369A (en) * 2009-07-23 2009-11-05 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP4481358B2 (en) * 2009-08-20 2010-06-16 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP2010016391A (en) * 2009-08-20 2010-01-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009283974A (en) * 2009-08-20 2009-12-03 Semiconductor Energy Lab Co Ltd Semiconductor device
JP4481359B2 (en) * 2009-08-20 2010-06-16 株式会社半導体エネルギー研究所 Semiconductor device
JP2011071193A (en) * 2009-09-24 2011-04-07 Sumco Corp Lamination soi wafer and manufacturing method of the same
WO2011158535A1 (en) * 2010-06-16 2011-12-22 住友電気工業株式会社 Method for producing composite substrate and composite substrate
US9472472B2 (en) 2011-03-28 2016-10-18 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
JP2012204810A (en) * 2011-03-28 2012-10-22 Sony Corp Semiconductor device and semiconductor device manufacturing method
CN103918058A (en) * 2011-09-29 2014-07-09 信越半导体株式会社 Method for calculating warping of bonded SOI wafer and method for manufacturing bonded SOI wafer
US8962352B2 (en) 2011-09-29 2015-02-24 Shin-Etsu Handotai Co., Ltd. Method for calculating warpage of bonded SOI wafer and method for manufacturing bonded SOI wafer
JP2013077652A (en) * 2011-09-29 2013-04-25 Shin Etsu Handotai Co Ltd Method of calculating warp of bonded soi wafer and method of manufacturing bonded soi wafer
WO2013046525A1 (en) * 2011-09-29 2013-04-04 信越半導体株式会社 Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer
WO2014091670A1 (en) * 2012-12-14 2014-06-19 信越半導体株式会社 Soi wafer manufacturing method
US9337080B2 (en) 2012-12-14 2016-05-10 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
WO2019012866A1 (en) * 2017-07-10 2019-01-17 株式会社Sumco Silicon wafer production method

Similar Documents

Publication Publication Date Title
JP3037934B2 (en) Improved Smart Cut process for the manufacture of semiconductor material thin film
US6136666A (en) Method for fabricating silicon-on-insulator wafer
JP4465315B2 (en) Structure and a manufacturing method thereof including the cavity of the wafer substrate
USRE40561E1 (en) Acceleration sensor and process for the production thereof
US5034343A (en) Manufacturing ultra-thin wafer using a handle wafer
KR920007333B1 (en) Semiconductor substrate and its manufacturing method
JP3112121B2 (en) Manufacturing method and a semiconductor member of the semiconductor body
US5087585A (en) Method of stacking semiconductor substrates for fabrication of three-dimensional integrated circuit
US6051477A (en) Method of fabricating semiconductor device
EP0238066B1 (en) A method for effecting adhesion of silicon or silicon dioxide plates
EP0299087A1 (en) Semiconductor device and method of fabricating the same
JP3975634B2 (en) Production method of semiconductor wafer
JP3091903B2 (en) Avalanche photodiode and its manufacturing method
US5863829A (en) Process for fabricating SOI substrate
JP3904228B2 (en) Method for producing a three-dimensional circuit device
JP2608351B2 (en) Process for producing a semiconductor and a semiconductor member
US5344524A (en) SOI substrate fabrication
US6291858B1 (en) Multistack 3-dimensional high density semiconductor device and method for fabrication
JP2812405B2 (en) A method of manufacturing a semiconductor substrate
CN1110855C (en) Semiconductor device and its passivation method
KR970000648B1 (en) Manufacturing method of semiconductor device
EP0646286B1 (en) Fabrication of semiconductor devices on SOI substrates
US5585304A (en) Method of making semiconductor device with multiple transparent layers
JP3112126B2 (en) Method of manufacturing a semiconductor article
US5659192A (en) SOI substrate fabrication