JP3611143B2 - Bonded wafer and manufacturing method thereof - Google Patents
Bonded wafer and manufacturing method thereof Download PDFInfo
- Publication number
- JP3611143B2 JP3611143B2 JP24547395A JP24547395A JP3611143B2 JP 3611143 B2 JP3611143 B2 JP 3611143B2 JP 24547395 A JP24547395 A JP 24547395A JP 24547395 A JP24547395 A JP 24547395A JP 3611143 B2 JP3611143 B2 JP 3611143B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- wafer
- polysilicon
- bonded wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は張り合わせウェーハおよびその製造方法、特にポリシリコン層を介在させた張り合わせウェーハとその製法に関する。
【0002】
【従来の技術】
従来の張り合わせウェーハ構造によるSOI(silicon on insulator)では、基板側のシリコンウェーハ表面に、活性層側のシリコンウェーハの裏面に形成した絶縁層を重ね合わせて張り合わせていた。この場合、図7に示すように、張り合わせ面はシリコンと酸素との結合となるため、シリコンへの吸着水がこの結合に関与するものと考えられる。張り合わせ面が完全に乾燥した状態では張り合わせは不可能である。
【0003】
【発明が解決しようとする課題】
このように従来の張り合わせSOIにあっては、張り合わせ面の一方側が酸化膜であって、他方側がOH基を有するシリコンであるため、そのシリコンの吸着水のコントロールが重要となっていた。すなわち、この張り合わせでは接合不良が発生しやすいという課題があった。
【0004】
そこで、この発明は、接合が容易な張り合わせウェーハを得ることを、その目的としている。また、その張り合わせウェーハの製造方法を提供することを、その目的としている。
【0005】
【課題を解決するための手段】
【0006】
請求項1に記載の発明は、シリコン基板層と、このシリコン基板層上に積層されたポリシリコン層と、このポリシリコン層上に積層されたシリコン活性層とを有する張り合わせウェーハである。
【0007】
請求項2に記載の発明は、シリコン基板層と、このシリコン基板層上に積層されたシリコン活性層と、これらのシリコン基板層とシリコン活性層との間に介在された絶縁層と、を有する張り合わせウェーハにおいて、ポリシリコン層を、上記絶縁層と上記シリコン基板層との間、または、上記絶縁層と上記シリコン活性層との間に介在させた張り合わせウェーハである。
【0008】
請求項3に記載の発明は、シリコン基板層と、このシリコン基板層上に積層されたポリシリコン層と、このポリシリコン層上に積層され、ポリシリコン層側にシリコン部分と絶縁部分とが混在するシリコン活性層と、を有する張り合わせウェーハである。
【0009】
請求項4に記載の発明は、上記ポリシリコン層には上記シリコン活性層と同一導電型を形成するためのドーパントがドープされている請求項1または請求項3に記載の張り合わせウェーハである。
【0010】
請求項5に記載の発明は、活性層用のシリコンウェーハの裏面を基板用のシリコンウェーハの表面に重ね合わせる工程と、重ね合わせたシリコンウェーハを熱処理する工程と、を含む張り合わせウェーハの製造方法において、上記活性層ウェーハの裏面にポリシリコン層を被着した張り合わせウェーハの製造方法である。
【0011】
請求項6に記載の発明は、ポリシリコン層表面の平坦度はRa値で0.5nm以下である請求項5に記載の張り合わせウェーハの製造方法である。
【0012】
請求項7に記載の発明は、上記ポリシリコン層には、上記活性層用のシリコンウェーハと同一導電型を形成するためのドーパントをドープした請求項5または請求項6に記載の張り合わせウェーハの製造方法である。
【0013】
請求項8に記載の発明は、上記ポリシリコン層が被着される上記活性層用シリコンウェーハの裏面は、シリコン・二酸化シリコン・シリコンおよび二酸化シリコンの混在面・シリコンおよびポリシリコンの混在面・二酸化シリコンおよび金属配線の混在面のいずれかで構成されている請求項5〜請求項7のいずれか1項に記載の張り合わせウェーハの製造方法である。
【0014】
【作用】
この発明に係る張り合わせウェーハにあっては、張り合わせ時、その接合界面でのはがれ、ボイド発生等の不良がなくなる。また、SOI構造に適用した場合、二酸化シリコンとの間の結晶格子の連続性が向上する。張り合わせ不良を低減することができる。また、シリコン面とシリコン面とを張り合わせる場合にも、このポリシリコン層にドーパントを拡散することで、それらの導通を確保することができる。さらに、シリコンと二酸化シリコンとの混在面にポリシリコン層を被着させて、張り合わせることにより、2枚のシリコンウェーハ同士の結合力を全面で一定にすることができる。
【0015】
ここで、張り合わせによる二酸化シリコン膜同士の接合力に比較して、二酸化シリコン膜とシリコン層との張り合わせ面の接合力の方が大きく、さらに、これよりもシリコン層同士の張り合わせ面のそれが大きい。また、二酸化シリコン膜上にポリシリコンをCVDで積層した場合、これらの二酸化シリコン膜とポリシリコン膜との接合力は十分に強い。よって、二酸化シリコン膜上にポリシリコン層を積層した後、シリコンウェーハ表面にポリシリコン層を張り合わせる方が、シリコンウェーハと二酸化シリコン膜とを張り合わせ場合よりも、その接合力が大きい結果となる。
【0016】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。図1はこの発明の一実施例に係る張り合わせウェーハを示す断面図である。この図に示すように、この実施例に係る張り合わせウェーハは、シリコン基板層11の上に所定の厚さのポリシリコン層12を積層し、このポリシリコン層12の上にシリコン活性層13を積層した構造である。シリコン活性層13には所定のデバイスが形成されることとなる。
【0017】
このような構造の張り合わせウェーハは、2枚のシリコンウェーハ(ポリッシュドウェーハ:PW)を準備し、そのいずれか一方のウェーハ表面にCVDでポリシリコン層を被着しておく。そして、このポリシリコン層の表面を例えばRa値で5Å程度の面粗さに形成する。ここで、室温でこのポリシリコン層表面を他方のポリッシュドウェーハの鏡面に重ね合わせるとともに、所定の接合熱処理(ドライO2雰囲気で2時間、850℃に加熱)を施した。図6はこのポリシリコン層表面のRa値とその接合力との関係を示すグラフである。この図に示すように、Ra値を0.5nm(5オングストローム)以下とすることにより、張り合わせ後の接合力を高めることができる。
【0018】
図2はこの発明の他の実施例に係る張り合わせウェーハを示す断面図である。この実施例にあっては、シリコン基板層21の上に二酸化シリコン層22を積層し、さらにこの上にポリシリコン層23を積層している。ポリシリコン層23の上にはシリコン活性層24が積層されている。この場合の張り合わせ面はポリシリコン層23とシリコン活性層24との間に形成される。したがって、一方のシリコンウェーハ(基板側)表面に二酸化シリコン層を成長させ、その表面にポリシリコン層をCVD成長させた後、他方のシリコンウェーハ(活性層側)の鏡面にポリシリコン層を重ね合わせて、上記実施例と同様の条件で張り合わせることとなる。
【0019】
図3はこの発明のさらに他の実施例に係る張り合わせウェーハを示す断面図である。この実施例にあっては、シリコン基板層31の上にポリシリコン層32を、その上に二酸化シリコン層33を、さらにこの上にシリコン活性層34を積層してある。張り合わせ面は、シリコン基板層31とポリシリコン層32との間に形成されることとなる。
【0020】
図4はこの発明の別の実施例を示す断面図である。この実施例にあっては、シリコン基板層41の上にポリシリコン層42を積層した点は上記実施例と同様であるが、ポリシリコン層42は、シリコン活性層43の二酸化シリコン層44とシリコン面との混在する面に積層されている。この二酸化シリコン層44は埋め込み絶縁層として機能するものである。
【0021】
図5はこの発明のさらに別の実施例を示す断面図である。この図に示すように、厚い二酸化シリコン膜を形成する場合、2枚のシリコンウェーハ51,52のそれぞれに二酸化シリコン膜51A,52Aを被着しておき、さらにそれらの二酸化シリコン膜51A,52Aの上にCVDによりポリシリコン膜51B,52Bをそれぞれ積層したものである。そして、これらのポリシリコン膜51B,52B同士を重ね合わせて張り合わせたものである。この結果、通常のウエットO2雰囲気での酸化で形成した二酸化シリコン膜の厚さ(2μm程度)の2倍の厚さの二酸化シリコン膜を得ることができる。また、ポリシリコン層同士を張り合わせため、その接合力を一層高めることができる。
【0022】
【発明の効果】
この発明によれば、張り合わせウェーハの接合不良をなくすことができる。また、ポリシリコン層にはドーパントを容易にかつ均一に拡散することができる。よって、ポリシリコン層に導通を持たせることができる。また、凹凸を有する面にあってもポリシリコン層を被着することで、確実に張り合わせることができる。さらに、シリコン面とシリコン面との張り合わせでもボロンの汚染を防ぐことができる。
【図面の簡単な説明】
【図1】この発明の一実施例に係る張り合わせウェーハを示す断面図である。
【図2】この発明の他の実施例に係る張り合わせウェーハを示す断面図である。
【図3】この発明のさらに他の実施例に係る張り合わせウェーハを示す断面図である。
【図4】この発明の別の実施例に係る張り合わせウェーハを示す断面図である。
【図5】この発明のさらに別の実施例に係る張り合わせ工程を示す断面図である。
【図6】この発明の一実施例に係るポリシリコン面のRa値と張り合わせウェーハの接合力との関係を示すグラフである。
【図7】従来のSiO2とSiとの張り合わせ界面を示す模式図である。
【符号の説明】
11 シリコン基板層、
12 ポリシリコン層、
13 シリコン活性層、
22 二酸化シリコン層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bonded wafer and a manufacturing method thereof, and more particularly, to a bonded wafer having a polysilicon layer interposed and a manufacturing method thereof.
[0002]
[Prior art]
In SOI (silicon on insulator) with a conventional bonded wafer structure, an insulating layer formed on the back surface of the silicon wafer on the active layer side is laminated and bonded to the surface of the silicon wafer on the substrate side. In this case, as shown in FIG. 7, since the bonding surface is a bond between silicon and oxygen, it is considered that water adsorbed on silicon is involved in this bond. When the bonded surfaces are completely dry, the bonding is impossible.
[0003]
[Problems to be solved by the invention]
As described above, in the conventional bonded SOI, since one side of the bonded surface is an oxide film and the other side is silicon having an OH group, it is important to control the adsorbed water of the silicon. That is, there is a problem that poor bonding is likely to occur in this bonding.
[0004]
Accordingly, an object of the present invention is to obtain a bonded wafer that can be easily bonded. Moreover, it aims at providing the manufacturing method of the bonded wafer.
[0005]
[Means for Solving the Problems]
[0006]
The invention described in
[0007]
The invention according to
[0008]
The invention according to claim 3 is a silicon substrate layer, a polysilicon layer laminated on the silicon substrate layer, laminated on the polysilicon layer, and a silicon portion and an insulating portion are mixed on the polysilicon layer side. A laminated wafer having a silicon active layer.
[0009]
A fourth aspect of the present invention is the bonded wafer according to the first or third aspect , wherein the polysilicon layer is doped with a dopant for forming the same conductivity type as the silicon active layer.
[0010]
請Motomeko 5 to the described invention, the step of superimposing the back surface of the silicon wafer for active layer on the surface of the silicon wafer for the substrate, a step of heat-treating the silicon wafer superimposed, a manufacturing method of the laminated wafer including The method for producing a bonded wafer in which a polysilicon layer is deposited on the back surface of the active layer wafer.
[0011]
The invention described in請Motomeko 6, the flatness of the polysilicon layer surface is the preparation method of the laminated wafer according to請Motomeko 5 is 0.5nm or less in Ra value.
[0012]
The invention according to claim 7 is the production of the bonded wafer according to
[0013]
In the invention according to claim 8 , the back surface of the silicon wafer for active layer to which the polysilicon layer is deposited is composed of silicon, silicon dioxide, silicon and silicon dioxide mixed surface, silicon and polysilicon mixed surface, and dioxide. the
[0014]
[Action]
In the bonded wafer according to the present invention, at the time of bonding, peeling at the bonding interface and defects such as generation of voids are eliminated. In addition, when applied to an SOI structure, the continuity of the crystal lattice with silicon dioxide is improved. Bonding defects can be reduced. In addition, even when the silicon surface and the silicon surface are bonded together, their conduction can be ensured by diffusing the dopant into the polysilicon layer. Furthermore, the bonding force between the two silicon wafers can be made constant over the entire surface by depositing and bonding the polysilicon layer on the mixed surface of silicon and silicon dioxide.
[0015]
Here, the bonding force of the bonding surface between the silicon dioxide film and the silicon layer is larger than the bonding force between the silicon dioxide films by bonding, and further, that of the bonding surface between the silicon layers is larger than this. . Further, when polysilicon is laminated on the silicon dioxide film by CVD, the bonding force between these silicon dioxide film and polysilicon film is sufficiently strong. Therefore, after laminating the polysilicon layer on the silicon dioxide film, bonding the polysilicon layer to the surface of the silicon wafer results in a larger bonding force than when bonding the silicon wafer and the silicon dioxide film.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a bonded wafer according to one embodiment of the present invention. As shown in this figure, in the bonded wafer according to this embodiment, a polysilicon layer 12 having a predetermined thickness is laminated on a silicon substrate layer 11, and a silicon
[0017]
As a bonded wafer having such a structure, two silicon wafers (polished wafer: PW) are prepared, and a polysilicon layer is deposited on one of the wafer surfaces by CVD. Then, the surface of the polysilicon layer is formed with a surface roughness of about 5 mm in terms of Ra value, for example. Here, the surface of the polysilicon layer was superimposed on the mirror surface of the other polished wafer at room temperature, and a predetermined bonding heat treatment (heated to 850 ° C. for 2 hours in a dry O 2 atmosphere) was performed. FIG. 6 is a graph showing the relationship between the Ra value on the surface of the polysilicon layer and the bonding force. As shown in this figure, by setting the Ra value to 0.5 nm (5 angstroms) or less, the bonding force after bonding can be increased.
[0018]
FIG. 2 is a sectional view showing a bonded wafer according to another embodiment of the present invention. In this embodiment, a silicon dioxide layer 22 is laminated on a
[0019]
FIG. 3 is a cross-sectional view showing a bonded wafer according to still another embodiment of the present invention. In this embodiment, a
[0020]
FIG. 4 is a sectional view showing another embodiment of the present invention. In this embodiment, the polysilicon layer 42 is laminated on the silicon substrate layer 41 in the same manner as in the above embodiment. However, the polysilicon layer 42 is composed of the
[0021]
FIG. 5 is a sectional view showing still another embodiment of the present invention. As shown in this figure, when a thick silicon dioxide film is formed, silicon dioxide films 51A and 52A are deposited on two
[0022]
【The invention's effect】
According to the present invention, it is possible to eliminate the bonding failure of the bonded wafers. Further, the dopant can be easily and uniformly diffused in the polysilicon layer. Therefore, the polysilicon layer can be made conductive. Moreover, even if it exists in the surface which has an unevenness | corrugation, it can stick together reliably by depositing a polysilicon layer. Further, boron contamination can also be prevented by bonding the silicon surface to the silicon surface.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a bonded wafer according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a bonded wafer according to another embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a bonded wafer according to still another embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a bonded wafer according to another embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a bonding process according to still another embodiment of the present invention.
FIG. 6 is a graph showing the relationship between the Ra value of the polysilicon surface and the bonding force of the bonded wafer according to one embodiment of the present invention.
FIG. 7 is a schematic view showing a conventional bonded interface between SiO 2 and Si.
[Explanation of symbols]
11 Silicon substrate layer ,
12 polysilicon layer,
13 silicon active layer,
22 Silicon dioxide layer.
Claims (8)
このシリコン基板層上に積層されたポリシリコン層と、
このポリシリコン層上に積層されたシリコン活性層とを有する張り合わせウェーハ。A silicon substrate layer;
A polysilicon layer laminated on the silicon substrate layer;
A bonded wafer having a silicon active layer laminated on the polysilicon layer.
このシリコン基板層上に積層されたシリコン活性層と、
これらのシリコン基板層とシリコン活性層との間に介在された絶縁層と、を有する張り合わせウェーハにおいて、
ポリシリコン層を、上記絶縁層と上記シリコン基板層との間、または、上記絶縁層と上記シリコン活性層との間に介在させた張り合わせウェーハ。A silicon substrate layer;
A silicon active layer laminated on the silicon substrate layer;
In a bonded wafer having an insulating layer interposed between the silicon substrate layer and the silicon active layer,
A bonded wafer in which a polysilicon layer is interposed between the insulating layer and the silicon substrate layer or between the insulating layer and the silicon active layer.
このシリコン基板層上に積層されたポリシリコン層と、
このポリシリコン層上に積層され、ポリシリコン層側にシリコン部分と絶縁部分とが混在するシリコン活性層と、を有する張り合わせウェーハ。A silicon substrate layer;
A polysilicon layer laminated on the silicon substrate layer;
A bonded wafer having a silicon active layer laminated on the polysilicon layer and having a silicon portion and an insulating portion mixed on the polysilicon layer side.
重ね合わせたシリコンウェーハを熱処理する工程と、を含む張り合わせウェーハの製造方法において、
上記活性層ウェーハの裏面にポリシリコン層を被着した張り合わせウェーハの製造方法。Superimposing the back surface of the silicon wafer for the active layer on the surface of the silicon wafer for the substrate;
In a method for manufacturing a bonded wafer, including a step of heat-treating the stacked silicon wafers,
A method for producing a bonded wafer in which a polysilicon layer is deposited on the back surface of the active layer wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24547395A JP3611143B2 (en) | 1995-08-29 | 1995-08-29 | Bonded wafer and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24547395A JP3611143B2 (en) | 1995-08-29 | 1995-08-29 | Bonded wafer and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0963911A JPH0963911A (en) | 1997-03-07 |
JP3611143B2 true JP3611143B2 (en) | 2005-01-19 |
Family
ID=17134189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24547395A Expired - Fee Related JP3611143B2 (en) | 1995-08-29 | 1995-08-29 | Bonded wafer and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3611143B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2810448B1 (en) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING SUBSTRATES AND SUBSTRATES OBTAINED BY THIS PROCESS |
KR101144840B1 (en) * | 2010-06-08 | 2012-05-14 | 삼성코닝정밀소재 주식회사 | Method for producing bonded substrates |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199632A (en) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | Soi wafer and manufacture thereof |
JP3166466B2 (en) * | 1993-12-10 | 2001-05-14 | 三菱マテリアル株式会社 | Manufacturing method of bonded semiconductor substrate and bonding defect inspection apparatus for semiconductor substrate |
-
1995
- 1995-08-29 JP JP24547395A patent/JP3611143B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0963911A (en) | 1997-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2822656B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH113936A (en) | Manufacture of semiconductor device | |
JPH01315159A (en) | Dielectric-isolation semiconductor substrate and its manufacture | |
JPH10233351A (en) | Structure of semiconductor substrate and manufacture of the same | |
JPH098124A (en) | Insulation separation substrate and its manufacture | |
JPH0574803A (en) | Manufacture of semiconductor device | |
JP3048754B2 (en) | Semiconductor substrate | |
JP3948035B2 (en) | Method for creating bonded SOI substrate | |
JP3611143B2 (en) | Bonded wafer and manufacturing method thereof | |
JPH1167896A (en) | Manufacture of semiconductor substrate | |
JPH06275525A (en) | Soi substrate and manufacture thereof | |
JPH09246506A (en) | Manufacture of soi substrate | |
JP3171322B2 (en) | SOI substrate and manufacturing method thereof | |
JPH0964319A (en) | Soi substrate and its manufacture | |
JPS63246841A (en) | Dielectric isolating method of silicon crystal body | |
US5770511A (en) | Silicon-on-insulator substrate and a method for fabricating the same | |
JPH03181115A (en) | Manufacture of semiconductor substrate | |
JPH04199632A (en) | Soi wafer and manufacture thereof | |
JP3614927B2 (en) | Method for manufacturing bonded semiconductor substrate | |
JP3518083B2 (en) | Substrate manufacturing method | |
JPS63168034A (en) | Formation of multilayer gate electrode of semiconductor device | |
JPH07112007B2 (en) | Dielectric isolation substrate and manufacturing method thereof | |
JP3465765B2 (en) | Method for manufacturing semiconductor substrate for IGBT | |
JPH0528501B2 (en) | ||
JPS58175844A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041014 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |