JP3171322B2 - SOI substrate and manufacturing method thereof - Google Patents

SOI substrate and manufacturing method thereof

Info

Publication number
JP3171322B2
JP3171322B2 JP05635497A JP5635497A JP3171322B2 JP 3171322 B2 JP3171322 B2 JP 3171322B2 JP 05635497 A JP05635497 A JP 05635497A JP 5635497 A JP5635497 A JP 5635497A JP 3171322 B2 JP3171322 B2 JP 3171322B2
Authority
JP
Japan
Prior art keywords
silicon
film
polycrystalline silicon
soi substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05635497A
Other languages
Japanese (ja)
Other versions
JPH10256263A (en
Inventor
洋 北島
かおり 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05635497A priority Critical patent/JP3171322B2/en
Publication of JPH10256263A publication Critical patent/JPH10256263A/en
Application granted granted Critical
Publication of JP3171322B2 publication Critical patent/JP3171322B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、支持基板上にシリ
コン活性層を有するSOI(Silicon On I
nsulator)基板の構造に関するものである。
The present invention relates to an SOI (Silicon On I / O) having a silicon active layer on a supporting substrate.
nsulator) substrate structure.

【0002】[0002]

【従来の技術】典型的なSOI基板は、図8に示すよう
にシリコン基板801上に形成された二酸化シリコン膜
802上にシリコン活性層803が積層された構造であ
る。SOI構造では、シリコン活性層中に形成された各
トランジスタ等を、絶縁膜で完全に分離することができ
るため、pn接合分離によって生ずる多くの問題を解決
することができる。即ち、放射線によるソフトエラーの
抑制、低消費電力化、高速化などに有利な構造である。
2. Description of the Related Art A typical SOI substrate has a structure in which a silicon active layer 803 is laminated on a silicon dioxide film 802 formed on a silicon substrate 801 as shown in FIG. In the SOI structure, since each transistor and the like formed in the silicon active layer can be completely separated by the insulating film, many problems caused by the pn junction separation can be solved. That is, the structure is advantageous for suppressing soft errors due to radiation, reducing power consumption, increasing speed, and the like.

【0003】しかし、シリコン活性層の下に厚い酸化膜
があることによって、製造プロセス時の金属汚染の影響
を受けやすいという欠点がある。
However, there is a disadvantage that the presence of a thick oxide film under the silicon active layer is susceptible to metal contamination during the manufacturing process.

【0004】通常のシリコン基板を用いて半導体装置を
製造する際に、ウェーハ裏面に多結晶シリコン層や窒化
シリコン層などを形成したり、あるいはシリコン基板中
に結晶欠陥層を形成したりする方法で、何らかの歪み層
を形成しておき、製造プロセス時に生じる金属汚染を歪
み層で捕獲(ゲッタリング)することにより、半導体素
子を形成する表面活性層を金属汚染から守るという方法
が採られる。
When a semiconductor device is manufactured using a normal silicon substrate, a method of forming a polycrystalline silicon layer or a silicon nitride layer on the back surface of the wafer or forming a crystal defect layer in the silicon substrate is used. A method is employed in which a strained layer is formed in advance, and metal contamination generated during the manufacturing process is captured (gettered) by the strained layer to protect the surface active layer forming the semiconductor element from metal contamination.

【0005】一般に金属の拡散はシリコン中よりも絶縁
膜中で遥かに遅い。従って、シリコン活性層下に厚い絶
縁膜が存在するSOI構造の場合、表面活性層を金属汚
染から十分に保護できない問題がある。
In general, metal diffusion is much slower in an insulating film than in silicon. Therefore, in the case of the SOI structure in which a thick insulating film exists under the silicon active layer, there is a problem that the surface active layer cannot be sufficiently protected from metal contamination.

【0006】このような欠点を改善する目的で、特開平
4−199632には、図9に示すような構造が開示さ
れている。
For the purpose of improving such disadvantages, Japanese Patent Application Laid-Open No. Hei 4-199632 discloses a structure as shown in FIG.

【0007】即ち、半導体活性層901、第1の絶縁膜
902、シンク層903、第2の絶縁膜904および半
導体支持基板905が順に積層された構造である。この
構造は、シリコン基板に第1の酸化膜を熱酸化で形成し
たものと、支持基板上に第2の絶縁膜を形成し更にその
上に多結晶Si膜、アモルファスSi膜またはアモルフ
ァス窒化シリコン膜を形成したものとを密着させ、10
00℃の温度で加熱処理することで接着するという方法
で製造される。
That is, the semiconductor device has a structure in which a semiconductor active layer 901, a first insulating film 902, a sink layer 903, a second insulating film 904, and a semiconductor supporting substrate 905 are sequentially stacked. This structure has a structure in which a first oxide film is formed on a silicon substrate by thermal oxidation, a second insulating film is formed on a support substrate, and a polycrystalline Si film, an amorphous Si film, or an amorphous silicon nitride film is further formed thereon. Is tightly adhered to the
It is manufactured by a method of bonding by heating at a temperature of 00 ° C.

【0008】しかし、例えばシリコン基板裏面に多結晶
シリコン膜を堆積させておいて重金属をゲッタリングす
るような場合、1000℃以上に加熱すると多結晶シリ
コン膜に重金属のゲッタリング作用がなくなることが知
られている。これは、SOI基板の作製工程において、
重金属のゲッタリング能力を持たせておくべき多結晶シ
リコン層の結晶粒径が大きくなり、ゲッタリング能力を
保ち得なくなるからである。上記の特開平4−1996
32に開示されたような、SOIの絶縁膜中に多結晶S
i膜を形成しておくという方法も、実際には重金属に対
するゲッタリング作用はほとんどなかった。また、アモ
ルファスSi膜を用いても、1000℃のごく短時間の
熱処理(分のオーダー)で多結晶化するので、多結晶シ
リコン膜と何ら変わりが無い。
However, for example, in the case where a polycrystalline silicon film is deposited on the back surface of a silicon substrate and heavy metals are gettered, it is known that the heavy metal gettering action is lost in the polycrystalline silicon films when heated to 1000 ° C. or more. Have been. This is because in the manufacturing process of the SOI substrate,
This is because the crystal grain size of the polycrystalline silicon layer which should have the gettering ability of the heavy metal becomes large and the gettering ability cannot be maintained. JP-A-4-1996 mentioned above
32, the polycrystalline S in the insulating film of the SOI
The method of forming an i-film has almost no gettering effect on heavy metals. Further, even if an amorphous Si film is used, it is polycrystallized by a very short heat treatment at 1000 ° C. (in the order of minutes), so there is no difference from a polycrystalline silicon film.

【0009】従って、従来の技術(特開平4−1996
32)で示された作製方法によって得られる構造では、
十分なゲッタリング作用が得られないという問題があっ
た。
Therefore, the conventional technology (Japanese Patent Laid-Open No. 4-1996)
32) In the structure obtained by the manufacturing method shown in
There is a problem that a sufficient gettering action cannot be obtained.

【0010】[0010]

【発明が解決しようとする課題】本発明は、SOIの作
製工程、または半導体素子の作製工程における高温熱処
理を経ても高いゲッタリング能力を保つSOI基板を提
供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an SOI substrate which maintains a high gettering ability even after a high-temperature heat treatment in an SOI manufacturing process or a semiconductor device manufacturing process.

【0011】[0011]

【課題を解決するための手段】本発明は、支持基板と絶
縁層とシリコン活性層が順に積層されたSOI基板にお
いて、前記絶縁層内に、ホウ素、炭素、酸素および窒素
からなる群より選ばれる少なくとも1種の不純物を10
17cm−3以上の濃度で含む多結晶シリコン領域を有
し、前記多結晶シリコン領域が、島状、複数の膜または
パターニングされた離散的な膜として存在していること
を特徴とするSOI基板に関する。また本発明は、支持
基板と絶縁層とシリコン活性層が順に積層されたSOI
基板において、前記絶縁層内に、(a)ホウ素、並びに
(b)炭素、酸素および窒素からなる群より選ばれる少
なくとも1種の不純物を合わせて1017cm−3以上
の濃度で含む多結晶シリコン領域を有することを特徴と
するSOI基板に関する。さらに本発明は、支持基板と
絶縁層とシリコン活性層が順に積層されたSOI基板に
おいて、前記絶縁層内に、結晶粒径が20nm以下であ
る多結晶シリコン領域を有し、前記多結晶シリコン領域
が、島状、複数の膜またはパターニングされた離散的な
膜として存在していることを特徴とするSOI基板に関
する。
According to the present invention, there is provided an SOI substrate in which a support substrate, an insulating layer and a silicon active layer are sequentially laminated, wherein the insulating layer is selected from the group consisting of boron, carbon, oxygen and nitrogen. 10 at least one impurity
It has a polycrystalline silicon region containing a concentration of 17 cm -3 or more.
And the polycrystalline silicon region has an island shape, a plurality of films or
The present invention relates to an SOI substrate which exists as a patterned discrete film . The present invention also provides an SOI device in which a support substrate, an insulating layer, and a silicon active layer are sequentially stacked.
In the substrate, polycrystalline silicon containing, in the insulating layer, (a) boron and (b) at least one impurity selected from the group consisting of carbon, oxygen, and nitrogen at a concentration of 10 17 cm −3 or more in total The present invention relates to an SOI substrate having a region. The present invention provides a SOI substrate supporting substrate and the insulating layer and the silicon active layer are sequentially stacked, the insulating layer, have a polycrystalline silicon region grain size is 20nm or less, the polycrystalline silicon region
But discrete islands, multiple films or patterned
The present invention relates to an SOI substrate which is present as a film .

【0012】ここで、不純物を含む多結晶シリコン領域
は、前記絶縁層内に種々の形態で存在することが可能
で、例えば、多結晶シリコン膜として両側から絶縁膜で
挟まれている形態、絶縁膜内に不連続に島状に存在して
いる形態等を挙げることができる。製造上の観点から
は、膜状に形成するのが容易であり好ましい。この場
合、層数は1層以上で複数層とすることができる。ま
た、膜平面内において連続している必要はなくパターニ
ングされて離散的に存在しても良い。
Here, the polycrystalline silicon region containing impurities can exist in the insulating layer in various forms. For example, a polycrystalline silicon film sandwiched between insulating films from both sides, an insulating film, Examples include a form in which the film is discontinuously present in an island shape. From the viewpoint of manufacturing, it is easy and preferable to form a film. In this case, the number of layers may be one or more, and may be a plurality of layers. In addition, they need not be continuous in the film plane, but may be discretely provided by patterning.

【0013】このように、絶縁層内に設けた多結晶シリ
コン領域に不純物を含ませると、高温下においてもシリ
コンが大粒子化するのを防ぐことができる。従って、ゲ
ッタリングサイトが減少しないので、ゲッタリング作用
が保持される。
As described above, when impurities are contained in the polycrystalline silicon region provided in the insulating layer, it is possible to prevent silicon from becoming large particles even at a high temperature. Therefore, since the number of gettering sites does not decrease, the gettering action is maintained.

【0014】また、本発明は、支持基板と絶縁層とシリ
コン活性層が順に積層されたSOI基板において、前記
絶縁層内に、多結晶シリコン膜と窒化シリコン膜とを少
なくともそれぞれ1層ずつ有することを特徴とするSO
I基板に関する。
Further, according to the present invention, in an SOI substrate in which a support substrate, an insulating layer and a silicon active layer are sequentially laminated, at least one polycrystalline silicon film and one silicon nitride film are provided in the insulating layer. SO characterized by
It relates to an I substrate.

【0015】さらに、本発明は、支持基板と絶縁層とシ
リコン活性層が順に積層されたSOI基板において、前
記絶縁層内に、少なくとも1層のシリコンゲルマニウム
膜を有することを特徴とするSOI基板に関する。
Further, the present invention relates to an SOI substrate in which a supporting substrate, an insulating layer and a silicon active layer are sequentially laminated, wherein the insulating layer has at least one silicon germanium film in the insulating layer. .

【0016】絶縁層内に、多結晶シリコン膜と窒化シリ
コン膜とが存在すると、歪みが大きくなり、よりゲッタ
リング効果が大きくなる。多結晶シリコン膜と窒化シリ
コン膜とは特に接触して積層することが好ましい。
When a polycrystalline silicon film and a silicon nitride film are present in the insulating layer, the strain increases, and the gettering effect is further increased. It is preferable that the polycrystalline silicon film and the silicon nitride film are particularly stacked in contact with each other.

【0017】また、シリコンとゲルマニウムの混晶であ
るシリコンゲルマニウムもゲッタリング効果が大きいの
で、シリコンゲルマニウム膜もゲッタリング層として絶
縁層内に設けることができる。
Since silicon germanium, which is a mixed crystal of silicon and germanium, also has a large gettering effect, a silicon germanium film can be provided in the insulating layer as a gettering layer.

【0018】絶縁層内に、多結晶シリコン膜と窒化シリ
コン膜とが存在する場合、またはシリコンゲルマニウム
が存在する場合においても、多結晶シリコン膜およびシ
リコンゲルマニウム膜に1017cm-3以上の不純物を含
ませることでさらにゲッタリング効果が期待できる。
In the case where a polycrystalline silicon film and a silicon nitride film are present in the insulating layer, or even when silicon germanium is present, impurities of 10 17 cm -3 or more are contained in the polycrystalline silicon film and the silicon germanium film. By including it, a gettering effect can be further expected.

【0019】本発明では、以上のような構造を用いる事
によって、絶縁層の中に形成した多結晶シリコン領域な
どのゲッタリング作用は1000℃以上の高温処理にお
いても損なわれる事はなく、製造プロセス中にやってく
る重金属を十分捕らえ、シリコン活性層を重金属汚染か
ら守ることができる。
In the present invention, by using the above structure, the gettering action of the polycrystalline silicon region formed in the insulating layer is not impaired even at a high temperature treatment of 1000 ° C. or more. It can sufficiently capture the heavy metals coming in, and protect the silicon active layer from heavy metal contamination.

【0020】[0020]

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
Next, an embodiment of the present invention will be described in detail with reference to the drawings.

【0021】[実施形態1]図1は本発明の第1の実施
の形態を説明するための断面図である。シリコン基板1
01の上に第1の絶縁膜102が形成され、その上に1
×1017cm-3程度以上の不純物がドープされたシリコ
ン(多結晶)膜103があり、その上に第2の絶縁膜1
04、その上にシリコン活性層105が形成されてい
る。
[Embodiment 1] FIG. 1 is a sectional view for explaining a first embodiment of the present invention. Silicon substrate 1
01, a first insulating film 102 is formed, and
There is a silicon (polycrystalline) film 103 doped with an impurity of about × 10 17 cm −3 or more, and the second insulating film 1
04, a silicon active layer 105 is formed thereon.

【0022】不純物としては、ホウ素、炭素、酸素、窒
素などが適しており、こうした不純物を1×1017cm
-3程度以上含む多結晶シリコン膜は1000℃以上の温
度で長時間熱処理を経ても、結晶粒径が増大しない。従
って、後述するような貼合せSOI基板の形成工程で
も、また半導体素子を形成する熱処理工程でも重金属に
対する高いゲッタリング能力を維持することができる。
[0022] As the impurity, boron, carbon, oxygen, nitrogen, and the like are suitable, such impurities 1 × 10 17 cm
The polycrystalline silicon film containing about −3 or more does not increase in crystal grain size even after a long-time heat treatment at a temperature of 1000 ° C. or more. Therefore, a high gettering ability with respect to heavy metals can be maintained even in a bonding SOI substrate forming step described later and a heat treatment step of forming a semiconductor element.

【0023】不純物としてホウ素を選んだ場合、シリコ
ン膜103が厚いと、第1の絶縁膜102、シリコン膜
103および第2の絶縁膜104からなる絶縁層全体が
導電層として働いてしまうことが考えられる。しかし、
例えば1×1020cm-3程度の不純物を含む場合でも、
膜厚を5nm程度以下に制限すれば、3層からなる絶縁
層としては絶縁性を保つ事ができ、半導体素子特性に影
響することを避けることができる。即ち、不純物のドー
プ量の上限は膜厚とのかねあいで適宜調製することがで
きる。
When boron is selected as an impurity, if the silicon film 103 is thick, the whole insulating layer including the first insulating film 102, the silicon film 103, and the second insulating film 104 may work as a conductive layer. Can be But,
For example, even if it contains impurities of about 1 × 10 20 cm −3 ,
When the film thickness is limited to about 5 nm or less, the insulating properties of the three-layer insulating layer can be maintained, and the influence on the characteristics of the semiconductor element can be avoided. That is, the upper limit of the doping amount of the impurity can be appropriately adjusted in consideration of the film thickness.

【0024】また、ホウ素単独ではなく、同程度の炭
素、酸素、窒素等も合わせてドープすることによって高
温処理を経ても、結晶粒径をより小さく保つことができ
るため、ホウ素のドープ量を減少させることができるの
で、シリコン膜103の膜厚を20〜30nm程度の厚
さとしても絶縁層全体としては絶縁性を保つことができ
る。
Also, by doping not only boron alone but also carbon, oxygen, nitrogen, etc. of the same degree, the crystal grain size can be kept small even after high temperature treatment, so that the boron doping amount is reduced. Therefore, even if the thickness of the silicon film 103 is about 20 to 30 nm, the insulating properties of the entire insulating layer can be maintained.

【0025】一方、ホウ素は、鉄等の半導体素子への悪
影響が大きく同時に酸化膜中での拡散係数が小さい不純
物と化学的に安定な化合物を形成する性質が有るため、
ゲッタリング層に含ませておくことにより、半導体素子
への影響をより少なくすることができるのでさらに有効
なゲッタリング層を形成することができる。
On the other hand, boron has a property that it has a large adverse effect on semiconductor elements such as iron and at the same time forms a chemically stable compound with impurities having a small diffusion coefficient in an oxide film.
By including the gettering layer, the influence on the semiconductor element can be reduced, so that a more effective gettering layer can be formed.

【0026】[製造例1]次に、図2を用いて図1に示
した構造の形成方法の例を説明する。
[Manufacturing Example 1] Next, an example of a method of forming the structure shown in FIG. 1 will be described with reference to FIG.

【0027】まず図2(a)のように、シリコン基板2
01の上に第1の二酸化シリコン膜202を形成し、そ
の上に酸素などの不純物をドープした非晶質シリコン膜
203を堆積する。二酸化シリコン膜202の形成法は
熱酸化でも、CVD(Chemical Vapor
Deposition)法を用いてもよい。ここでシリ
コン膜を非晶質の形で堆積するのは、表面の平坦性が良
いからで、この平坦性は後の接着を確実に行うために非
常に有効である。
First, as shown in FIG.
First, a first silicon dioxide film 202 is formed, and an amorphous silicon film 203 doped with impurities such as oxygen is deposited thereon. The silicon dioxide film 202 may be formed by thermal oxidation or CVD (Chemical Vapor).
Deposition) method may be used. Here, the silicon film is deposited in an amorphous state because the surface has good flatness, and this flatness is very effective for surely performing later bonding.

【0028】次に図2(b)のように、図2(a)で形
成した基板と、両面に熱酸化で形成した二酸化シリコン
膜206を形成したシリコン基板205とを貼合せる。
貼合せは1000〜1100℃程度の温度で1時間程度
熱処理を行う。この熱処理によって、2枚の基板は接着
されると同時に、非晶質シリコン膜203は多結晶シリ
コン膜204に変わることになる。このような熱処理を
受けても、ホウ素、炭素、酸素、窒素などの不純物が1
17cm-3程度以上含まれているので、結晶粒径を小さ
く保つことができる。例えば1018cm-3の上記不純物
を含ませておくことで、結晶粒径を20nm程度以下に
保つことができ、十分なゲッタリングサイト(結晶粒の
総表面積)を有する層を形成することができる。シリコ
ン基板205の両面に形成する熱酸化膜の厚さは20〜
50nm程度がゲッタリングの面からは望ましい。
Next, as shown in FIG. 2B, the substrate formed in FIG. 2A is bonded to a silicon substrate 205 having a silicon dioxide film 206 formed on both surfaces by thermal oxidation.
Lamination is performed by heat treatment at a temperature of about 1000 to 1100 ° C. for about 1 hour. By this heat treatment, the two substrates are bonded, and at the same time, the amorphous silicon film 203 is changed to a polycrystalline silicon film 204. Despite such a heat treatment, impurities such as boron, carbon, oxygen, nitrogen, etc.
Since it is contained at about 0 17 cm -3 or more, the crystal grain size can be kept small. For example, by containing the impurity at 10 18 cm −3 , the crystal grain size can be kept at about 20 nm or less, and a layer having a sufficient gettering site (total surface area of crystal grains) can be formed. it can. The thickness of the thermal oxide film formed on both surfaces of the silicon substrate 205 is 20 to
About 50 nm is desirable from the viewpoint of gettering.

【0029】次に図2(c)のように、シリコン基板2
05を機械的研磨で薄くし、表面にシリコン活性層20
7を残す。シリコン活性層207の厚さは、研磨の均一
性と作製する半導体素子の種類によって選ばれる。
Next, as shown in FIG.
05 is thinned by mechanical polishing, and a silicon active layer 20 is formed on the surface.
Leave 7. The thickness of the silicon active layer 207 is selected depending on the uniformity of polishing and the type of a semiconductor device to be manufactured.

【0030】以上のような方法で作製した貼合せSOI
基板の重金属ゲッタリング効果を確認する目的で、強制
汚染させたSOI基板を熱処理し、熱処理後の重金属不
純物の分布を調べた。
The bonded SOI manufactured by the above method
For the purpose of confirming the heavy metal gettering effect of the substrate, the SOI substrate which was forcibly contaminated was heat-treated, and the distribution of heavy metal impurities after the heat treatment was examined.

【0031】使用した基板は、シリコン基板上に200
nmの熱酸化膜、10nmの多結晶シリコン膜(ホウ素
および酸素を、濃度1018cm-3にドープした)、50
nmの第2の熱酸化膜、約50nmのシリコン活性層が
形成されたSOI基板である。比較のために不純物をド
ープしていない多結晶シリコン膜を挟み込んだSOIを
作製した。
The substrate used is 200 silicon on a silicon substrate.
thermal oxide film of 10 nm, polycrystalline silicon film of 10 nm (doped with boron and oxygen to a concentration of 10 18 cm −3 ), 50 nm
This is an SOI substrate on which a second thermal oxide film having a thickness of 50 nm and a silicon active layer having a thickness of about 50 nm are formed. For comparison, an SOI sandwiching a polycrystalline silicon film not doped with an impurity was manufactured.

【0032】典型的な汚染重金属である、鉄あるいは銅
を基板上に1012cm-2程度強制的に汚染させ、110
0℃、1時間の熱処理を行った後、各層の不純物濃度を
評価した。鉄を汚染させた場合、本発明のSOI基板構
造では汚染量の約85%が多結晶シリコン層に、約10
%が表面シリコン活性層に、残りが二酸化シリコン膜中
で検出された。一方、従来のSOI基板構造では、汚染
量の約40%が表面シリコン層に残っており、本発明の
SOI構造を用いるとシリコン活性層の汚染量を効果的
に減少できることが確認された。
A typical contaminant heavy metal, iron or copper, is forcibly contaminated on the substrate by about 10 12 cm −2 ,
After heat treatment at 0 ° C. for 1 hour, the impurity concentration of each layer was evaluated. When iron is contaminated, about 85% of the contaminated amount is added to the polycrystalline silicon layer by about 10% in the SOI substrate structure of the present invention.
% Was detected in the surface silicon active layer and the rest in the silicon dioxide film. On the other hand, in the conventional SOI substrate structure, about 40% of the contamination amount remains in the surface silicon layer, and it was confirmed that the SOI structure of the present invention can effectively reduce the contamination amount of the silicon active layer.

【0033】銅を汚染させた場合、本発明のSOI基板
構造では汚染量の約60%が多結晶シリコン層に、約3
%が表面シリコン薄膜層に、30%以上が基板シリコン
中(酸化膜との界面近く)で検出された。一方、従来の
SOI基板構造では、汚染量の約20%が表面シリコン
層に、約40%が多結晶シリコン層で検出され、同様に
本発明の有効性が確認された。
When copper is contaminated, about 60% of the contaminated amount is added to the polycrystalline silicon layer by about 3% in the SOI substrate structure of the present invention.
% Was detected in the surface silicon thin film layer, and 30% or more was detected in the substrate silicon (near the interface with the oxide film). On the other hand, in the conventional SOI substrate structure, about 20% of the amount of contamination was detected in the surface silicon layer and about 40% was detected in the polycrystalline silicon layer, confirming the effectiveness of the present invention.

【0034】[実施形態2]次に、本発明の第2の実施
の形態について、図面を参照して詳細に説明する。図3
は本発明の第2の実施の形態例を説明するための断面図
である。シリコン基板301の上に第1の絶縁膜302
が形成され、その上に1×1017cm-3程度以上の不純
物がドープされた第1のシリコン(多結晶)膜303が
あり、その上に第2の絶縁膜304、さらに第2のシリ
コン(多結晶)膜305、さらに第3の絶縁膜306、
その上にシリコン活性層307が形成されている。
Second Embodiment Next, a second embodiment of the present invention will be described in detail with reference to the drawings. FIG.
FIG. 6 is a sectional view for explaining a second embodiment of the present invention. A first insulating film 302 on a silicon substrate 301;
Is formed thereon, and a first silicon (polycrystalline) film 303 doped with an impurity of about 1 × 10 17 cm −3 or more is provided thereon, and a second insulating film 304 and a second silicon A (polycrystalline) film 305, a third insulating film 306,
A silicon active layer 307 is formed thereon.

【0035】第1のシリコン膜303の中の不純物とし
ては、ホウ素、炭素、酸素、窒素などが適しており、こ
うした不純物が1×1017cm-3程度以上含まれた多結
晶シリコン膜は1000℃以上の長時間熱処理を経ても
結晶粒径が増大しない。第2のシリコン膜305の中に
は不純物を含んでも含まなくてもゲッタリング効果は期
待できるが、第1のシリコン膜中とは異なる不純物を含
ませておくことで、第1のシリコン層でゲッタリングし
にくい不純物のゲッタリング効果も期待できる。
As impurities in the first silicon film 303, boron, carbon, oxygen, nitrogen and the like are suitable, and a polycrystalline silicon film containing such impurities in an amount of about 1 × 10 17 cm −3 or more is 1000 The crystal grain size does not increase even after a long-time heat treatment at a temperature of not less than ° C. The gettering effect can be expected even if the second silicon film 305 does or does not include an impurity, but by including an impurity different from that in the first silicon film, the first silicon layer can have a gettering effect. A gettering effect of impurities that are difficult to getter can be expected.

【0036】また、半導体素子の製造工程において高温
熱処理が長い場合、ホウ素のように半導体の導電性を変
える不純物が表面のシリコン活性層中に拡散してくる可
能性もないわけではない。そうした場合、表面近くの第
2のシリコン膜305中の不純物として酸素を選び、第
1のシリコン膜303中の不純物としてホウ素を選ぶこ
とによって、全体のゲッタリング効果を保ちながら、ホ
ウ素の拡散を第1のシリコン膜303でストップすると
いった効果も持たせることができる。
In the case where the high-temperature heat treatment is performed for a long time in the manufacturing process of the semiconductor device, there is no possibility that impurities such as boron that change the conductivity of the semiconductor diffuse into the silicon active layer on the surface. In such a case, by selecting oxygen as an impurity in the second silicon film 305 near the surface and selecting boron as an impurity in the first silicon film 303, the diffusion of boron can be reduced while maintaining the overall gettering effect. The effect of stopping at one silicon film 303 can also be provided.

【0037】また、シリコン/絶縁膜界面などは比較的
ゲッタリング効果が大きな場所であるため、シリコン膜
が2倍になったことで第1の実施の形態に比べ2倍程度
のゲッタリング効果を持たせることができる。
Since the gettering effect is relatively large at the silicon / insulating film interface and the like, the gettering effect is about twice as large as that of the first embodiment by doubling the silicon film. You can have.

【0038】[製造例2]次に、図4を用いて図3に示
した構造の形成方法の例を説明する。
[Production Example 2] Next, an example of a method of forming the structure shown in FIG. 3 will be described with reference to FIG.

【0039】まず図4(a)のように、シリコン基板4
01の上に第1の二酸化シリコン膜402を形成し、そ
の上に酸素などの不純物をドープした非晶質シリコン膜
403を堆積する。二酸化シリコン膜402の形成法は
熱酸化でも、CVD(Chemical Vapor
Deposition)法を用いてもよい。ここでシリ
コン膜を非晶質の形で堆積するのは、表面の平坦性が良
いからである。
First, as shown in FIG.
First, a first silicon dioxide film 402 is formed, and an amorphous silicon film 403 doped with impurities such as oxygen is deposited thereon. The silicon dioxide film 402 can be formed by thermal oxidation or CVD (Chemical Vapor).
Deposition) method may be used. Here, the silicon film is deposited in an amorphous form because the surface has good flatness.

【0040】次に図4(b)のように、図4(a)に引
き続き熱酸化を行い、表面に第2の二酸化シリコン膜4
05を形成し、その上に第2の非晶質シリコン膜406
を形成する。非晶質シリコン膜403は熱酸化時に多結
晶シリコン膜404になる。第2の非晶質シリコン膜中
には例えばホウ素等をドープする。
Next, as shown in FIG. 4B, thermal oxidation is performed following FIG. 4A to form a second silicon dioxide film 4 on the surface.
05, and a second amorphous silicon film 406 is formed thereon.
To form The amorphous silicon film 403 becomes a polycrystalline silicon film 404 during thermal oxidation. The second amorphous silicon film is doped with, for example, boron.

【0041】次に図4(c)のように、図4(b)で形
成した基板と、両面に熱酸化で形成した二酸化シリコン
膜409を形成したシリコン基板408と貼合せる。貼
合せは1000〜1100℃程度の温度で1時間程度熱
処理を行う。この熱処理によって、2枚の基板は接着さ
れると同時に、第2の非晶質シリコン膜406は多結晶
シリコン膜407に変わることになる。
Next, as shown in FIG. 4C, the substrate formed in FIG. 4B is bonded to a silicon substrate 408 formed on both sides with a silicon dioxide film 409 formed by thermal oxidation. Lamination is performed by heat treatment at a temperature of about 1000 to 1100 ° C. for about 1 hour. By this heat treatment, the two substrates are bonded and at the same time, the second amorphous silicon film 406 is changed to a polycrystalline silicon film 407.

【0042】次に図4(d)のように、シリコン基板4
08を機械的研磨で薄くし、表面にシリコン活性層41
0を残す。このようにして、図3に示した構造を形成す
ることができる。
Next, as shown in FIG.
08 is thinned by mechanical polishing, and a silicon active layer 41 is formed on the surface.
Leave 0. Thus, the structure shown in FIG. 3 can be formed.

【0043】[実施形態3]次に、本発明の第3の実施
の形態について、図面を参照して詳細に説明する。図5
は本発明の第3の実施の形態を説明するための断面図で
ある。シリコン基板501の上に絶縁膜502が形成さ
れ、その上にシリコン活性層503が形成されている。
絶縁膜502中には不純物がドープされたシリコン膜5
04がある。シリコン膜504は連続ではなく離散的に
形成されている。こうした構造は、ホウ素などの不純物
を高濃度にドープし、ある程度導電性を持った膜を使う
場合などや、素子構造上、上層とシリコン基板501と
のコンタクトが必要になる場合に有利である。また、ホ
ウ素の濃度が高いほど高いゲッタリング効率が期待でき
るため有利となる。
[Third Embodiment] Next, a third embodiment of the present invention will be described in detail with reference to the drawings. FIG.
FIG. 9 is a cross-sectional view for explaining a third embodiment of the present invention. An insulating film 502 is formed on a silicon substrate 501, and a silicon active layer 503 is formed thereon.
The insulating film 502 includes a silicon film 5 doped with impurities.
04. The silicon film 504 is formed discretely instead of continuously. Such a structure is advantageous in the case where a film having a certain degree of conductivity is used by doping impurities such as boron at a high concentration, or in the case where a contact between the upper layer and the silicon substrate 501 is required in the element structure. In addition, higher gettering efficiency can be expected as the concentration of boron is higher, which is advantageous.

【0044】[製造例3]次に、図6を用いて図5に示
した構造の形成方法の例を説明する。
[Manufacturing Example 3] Next, an example of a method of forming the structure shown in FIG. 5 will be described with reference to FIG.

【0045】まず、図6(a)のように、シリコン基板
601上に二酸化シリコン膜602を形成し、その上に
不純物をドープした非晶質シリコン膜603を形成し、
その非晶質シリコン膜603をパターニングする。
First, as shown in FIG. 6A, a silicon dioxide film 602 is formed on a silicon substrate 601, and an amorphous silicon film 603 doped with impurities is formed thereon.
The amorphous silicon film 603 is patterned.

【0046】次に図6(b)のように、図6(a)に引
き続き、表面に二酸化シリコン膜605を形成し、表面
を平坦化する。この平坦化は、 1)全体に二酸化シリコン膜を形成し、シリコン膜をス
トッパにして機械的研磨で 平坦化し、表面に二酸化シ
リコン膜を堆積する。 2)全体に二酸化シリコン膜を形成し、機械的研磨で平
坦化する。 3)全体に二酸化シリコン膜を形成し、シリコン膜をス
トッパにして機械的研磨で 平坦化し、表面にシリコン
膜を形成した後熱酸化する方法。 等の方法で行うことができる。この段階で700℃程度
以上の温度が加わればシリコン膜604は多結晶化し、
そうでなければ非晶質のままである。
Next, as shown in FIG. 6B, following FIG. 6A, a silicon dioxide film 605 is formed on the surface, and the surface is flattened. This planarization is as follows: 1) A silicon dioxide film is formed on the whole, planarized by mechanical polishing using the silicon film as a stopper, and a silicon dioxide film is deposited on the surface. 2) A silicon dioxide film is formed on the whole and flattened by mechanical polishing. 3) A method in which a silicon dioxide film is formed over the entire surface, flattened by mechanical polishing using the silicon film as a stopper, and a silicon film is formed on the surface, followed by thermal oxidation. And the like. At this stage, if a temperature of about 700 ° C. or more is applied, the silicon film 604 becomes polycrystalline,
Otherwise, it remains amorphous.

【0047】次に図6(c)のように、両面に二酸化シ
リコン膜607を形成したシリコン基板606を図6
(b)で形成した基板の表面に貼合せる。
Next, as shown in FIG. 6C, a silicon substrate 606 having a silicon dioxide film
It is bonded to the surface of the substrate formed in (b).

【0048】この後、二酸化シリコン膜607とシリコ
ン基板606の大部分を機械的研磨で削ることによっ
て、図6(d)に示すような、表面にシリコン活性層6
08を有するSOI基板が形成される。
Thereafter, the silicon dioxide film 607 and most of the silicon substrate 606 are mechanically polished to form a silicon active layer 6 on the surface as shown in FIG.
08 is formed.

【0049】[実施形態4]次に、本発明の第4の実施
の形態について、図面を参照して詳細に説明する。図7
は本発明の第4の実施の形態を説明するための断面図で
ある。シリコン基板701の上に絶縁膜702が形成さ
れ、その上に多層膜703が形成されている。
Embodiment 4 Next, a fourth embodiment of the present invention will be described in detail with reference to the drawings. FIG.
FIG. 9 is a cross-sectional view for explaining a fourth embodiment of the present invention. An insulating film 702 is formed on a silicon substrate 701, and a multilayer film 703 is formed thereon.

【0050】多層膜としては、多結晶シリコン膜または
非晶質シリコン膜のいずれかの膜と窒化シリコン膜とを
少なくともそれぞれ1層ずつ含むような膜や、シリコン
とゲルマニウムの混晶即ちシリコンゲルマニウム膜を少
なくとも1層含む膜が好ましい。シリコン膜と窒化シリ
コン膜の界面には大きな歪みが蓄積されるので界面のシ
リコン側で著しいゲッタリング効果がある。
As the multilayer film, a film including at least one of a polycrystalline silicon film or an amorphous silicon film and a silicon nitride film, or a mixed crystal of silicon and germanium, ie, a silicon germanium film Is preferable. Since large strain is accumulated at the interface between the silicon film and the silicon nitride film, there is a remarkable gettering effect on the silicon side of the interface.

【0051】[0051]

【発明の効果】本発明のSOI基板は、SOIの作製工
程、または半導体素子の作製工程における高温熱処理を
経ても高いゲッタリング能力を保持するので、SOI基
板を半導体素子形成に適用する際に大きな問題となる重
金属汚染から、表面シリコン活性層を保護することがで
きる。
The SOI substrate of the present invention maintains a high gettering ability even after high-temperature heat treatment in an SOI manufacturing process or a semiconductor device manufacturing process. The surface silicon active layer can be protected from problematic heavy metal contamination.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.

【図2】図1に示したSOI構造の製造方法を示す断面
図である。
FIG. 2 is a cross-sectional view showing a method of manufacturing the SOI structure shown in FIG.

【図3】本発明の第2の実施形態を示す断面図である。FIG. 3 is a sectional view showing a second embodiment of the present invention.

【図4】図3に示したSOI構造の製造方法を示す断面
図である。
FIG. 4 is a cross-sectional view showing a method of manufacturing the SOI structure shown in FIG.

【図5】本発明の第3の実施形態を示す断面図である。FIG. 5 is a sectional view showing a third embodiment of the present invention.

【図6】図5に示したSOI構造の製造方法を示す断面
図である。
FIG. 6 is a cross-sectional view showing a method of manufacturing the SOI structure shown in FIG.

【図7】本発明の第4の実施形態を示す断面図である。FIG. 7 is a sectional view showing a fourth embodiment of the present invention.

【図8】従来のSOI構造を説明した断面図である。FIG. 8 is a cross-sectional view illustrating a conventional SOI structure.

【図9】従来のSOIでのゲッタリング構造を示した断
面図である。
FIG. 9 is a cross-sectional view showing a gettering structure in a conventional SOI.

【符号の説明】[Explanation of symbols]

101、201、205、301、401、408、5
01、601、606、701、801 シリコン基
板 102、302、702、902 第1の絶縁膜 103 不純物がドープされたシリコン膜 104、304、904 第2の絶縁膜 105 シリコン活性層 202、402 第1の二酸化シリコン膜 203、403、406、603 非晶質シリコン膜 204、604 シリコン膜 206、409、602、605、607、802
二酸化シリコン膜 207、410、503、608、705、803
シリコン活性層 303 不純物がドープされた第1のシリコン膜 305 第2のシリコン膜 306 第3の絶縁膜 404、407 多結晶シリコン膜 405 第2の二酸化シリコン膜 502 絶縁膜 504 不純物がドープされたシリコン膜 703 多層膜 704 第2の絶縁膜 901 半導体活性層 903 シンク層 905 半導体支持基板
101, 201, 205, 301, 401, 408, 5
01, 601, 606, 701, 801 Silicon substrate 102, 302, 702, 902 First insulating film 103 Silicon film 104, 304, 904 doped with impurities Second insulating film 105 Silicon active layer 202, 402 First Silicon dioxide films 203, 403, 406, 603 Amorphous silicon films 204, 604 Silicon films 206, 409, 602, 605, 607, 802
Silicon dioxide films 207, 410, 503, 608, 705, 803
Silicon active layer 303 First silicon film doped with impurities 305 Second silicon film 306 Third insulating film 404, 407 Polycrystalline silicon film 405 Second silicon dioxide film 502 Insulating film 504 Silicon doped with impurities Film 703 multilayer film 704 second insulating film 901 semiconductor active layer 903 sink layer 905 semiconductor support substrate

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−199632(JP,A) 特開 昭59−186331(JP,A) 特開 昭55−15286(JP,A) 特開 平8−116038(JP,A) 特開 平7−29911(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/322 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-199632 (JP, A) JP-A-59-186331 (JP, A) JP-A-55-15286 (JP, A) JP-A 8- 116038 (JP, A) JP-A-7-29911 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/322

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 支持基板と絶縁層とシリコン活性層が順
に積層されたSOI基板において、 前記絶縁層内に、結晶粒径が20nm以下である多結晶
シリコン領域を有し、前記多結晶シリコン領域が、島状
または複数の膜として存在していることを特徴とするS
OI基板。
1. A supporting substrate and the insulating layer and the silicon active layer is an SOI substrate, which are sequentially stacked, the insulating layer, have a polycrystalline silicon region grain size is 20nm or less, the polycrystalline silicon region But an island
Or S present as a plurality of films
OI substrate.
【請求項2】 支持基板と絶縁層とシリコン活性層が順
に積層されたSOI基板において、 前記絶縁層内に、 (a)ホウ素、並びに (b)炭素、酸素および窒素からなる群より選ばれる少
なくとも1種の不純物を合わせて1017cm−3以上
の濃度で含む多結晶シリコン領域を有することを特徴と
するSOI基板。
2. An SOI substrate in which a support substrate, an insulating layer and a silicon active layer are sequentially stacked, wherein at least one selected from the group consisting of (a) boron and (b) carbon, oxygen and nitrogen is provided in the insulating layer. An SOI substrate having a polycrystalline silicon region containing a single impurity in a concentration of 10 17 cm −3 or more.
【請求項3】 前記多結晶シリコン領域が、島状に存在
している請求項に記載のSOI基板。
3. The SOI substrate according to claim 2 , wherein the polycrystalline silicon region exists in an island shape.
【請求項4】 前記多結晶シリコン領域が、複数の膜と
して存在している請求項に記載のSOI基板。
4. The SOI substrate according to claim 2 , wherein said polycrystalline silicon region exists as a plurality of films.
【請求項5】 前記多結晶シリコン領域が、パターニン
グされた離散的な膜として存在している請求項に記載
のSOI基板。
5. The SOI substrate according to claim 2 , wherein the polycrystalline silicon region exists as a patterned discrete film.
【請求項6】 支持基板と絶縁層とシリコン活性層が順
に積層されたSOI基板において、 前記絶縁層内に多結晶シリコン領域として2層の多結晶
シリコン膜を有し、 この2層の多結晶シリコン膜のなかで前記シリコン活性
層から遠い側の多結晶シリコン膜は、ホウ素、炭素、酸
素および窒素からなる群より選ばれる1種の不純物を1
17cm−3以上の濃度で含む多結晶シリコン膜であ
り、 前記シリコン活性層に近い側の多結晶シリコン膜は、ホ
ウ素、炭素、酸素および窒素からなる群より選ばれかつ
前記シリコン活性層から遠い側の多結晶シリコン膜中に
含まれる不純物とは異なる1種の不純物を1017cm
−3以上の濃度で含む多結晶シリコン膜であるか、また
は不純物を含まない多結晶シリコン膜であることを特徴
とするSOI基板。
6. An SOI substrate in which a support substrate, an insulating layer, and a silicon active layer are sequentially laminated, wherein the insulating layer has two polycrystalline silicon films as polycrystalline silicon regions, The polycrystalline silicon film farther from the silicon active layer in the silicon film contains one type of impurity selected from the group consisting of boron, carbon, oxygen and nitrogen.
A polycrystalline silicon film containing a concentration of 0 17 cm −3 or more, wherein the polycrystalline silicon film near the silicon active layer is selected from the group consisting of boron, carbon, oxygen, and nitrogen; One type of impurity different from the impurity contained in the far-side polycrystalline silicon film is set to 10 17 cm
An SOI substrate, which is a polycrystalline silicon film containing a concentration of −3 or more or a polycrystalline silicon film containing no impurities.
【請求項7】 前記シリコン活性層から遠い側の多結晶
シリコン膜は、ホウ素を不純物として含む多結晶シリコ
ン膜であり、 前記シリコン活性層に近い側の多結晶シリコン膜は、酸
素を不純物として含む多結晶シリコン膜であることを特
徴とする請求項6記載のSOI基板。
7. The polycrystalline silicon film farther from the silicon active layer is a polycrystalline silicon film containing boron as an impurity, and the polycrystalline silicon film closer to the silicon active layer contains oxygen as an impurity. 7. The SOI substrate according to claim 6, wherein the SOI substrate is a polycrystalline silicon film.
【請求項8】 前記多結晶シリコン領域と前記シリコン
活性層との間に存在する絶縁層の厚さが20以上50n
m以下であることを特徴とする請求項〜7のいずれか
に記載のSOI基板。
8. An insulating layer existing between the polycrystalline silicon region and the silicon active layer has a thickness of 20 to 50 n.
The SOI substrate according to claim 2 , wherein m is equal to or less than m.
【請求項9】 支持基板と絶縁層とシリコン活性層が順
に積層されたSOI基板において、 前記絶縁層内に、多結晶シリコン膜と窒化シリコン膜と
を少なくともそれぞれ1層ずつ有することを特徴とする
SOI基板。
9. An SOI substrate in which a supporting substrate, an insulating layer, and a silicon active layer are sequentially stacked, wherein the insulating layer has at least one polycrystalline silicon film and one silicon nitride film. SOI substrate.
【請求項10】 支持基板と絶縁層とシリコン活性層が
順に積層されたSOI基板において、 前記絶縁層内に、少なくとも1層のシリコンゲルマニウ
ム膜を有することを特徴とするSOI基板。
10. An SOI substrate in which a supporting substrate, an insulating layer, and a silicon active layer are sequentially stacked, wherein at least one silicon germanium film is provided in the insulating layer.
【請求項11】 支持基板と絶縁層とシリコン活性層が
順に積層されたSOI基板において、 前記絶縁層内に、ホウ素、炭素、酸素および窒素からな
る群より選ばれる少なくとも1種の不純物を1017
−3以上の濃度で含む多結晶シリコン領域を有し、 前記多結晶シリコン領域が、島状に存在していることを
特徴とするSOI基板。
11. An SOI substrate in which a support substrate, an insulating layer, and a silicon active layer are sequentially stacked, wherein at least one impurity selected from the group consisting of boron, carbon, oxygen, and nitrogen is contained in the insulating layer by 10 17. c
An SOI substrate having a polycrystalline silicon region containing a concentration of m −3 or more, wherein the polycrystalline silicon region exists in an island shape.
【請求項12】 支持基板と絶縁層とシリコン活性層が
順に積層されたSOI基板において、 前記絶縁層内に、ホウ素、炭素、酸素および窒素からな
る群より選ばれる少なくとも1種の不純物を1017
−3以上の濃度で含む多結晶シリコン領域を有し、 前記多結晶シリコン領域が、複数の膜として存在してい
ることを特徴とするSOI基板。
12. An SOI substrate in which a supporting substrate, an insulating layer, and a silicon active layer are sequentially stacked, wherein at least one impurity selected from the group consisting of boron, carbon, oxygen, and nitrogen is contained in the insulating layer by 10 17. c
An SOI substrate having a polycrystalline silicon region containing a concentration of m −3 or more, wherein the polycrystalline silicon region exists as a plurality of films.
【請求項13】 支持基板と絶縁層とシリコン活性層が
順に積層されたSOI基板において、 前記絶縁層内に、ホウ素、炭素、酸素および窒素からな
る群より選ばれる少なくとも1種の不純物を1017
−3以上の濃度で含む多結晶シリコン領域を有し、 前記多結晶シリコン領域が、パターニングされた離散的
な膜として存在していることを特徴とするSOI基板。
13. An SOI substrate in which a support substrate, an insulating layer, and a silicon active layer are sequentially stacked, wherein at least one impurity selected from the group consisting of boron, carbon, oxygen, and nitrogen is contained in the insulating layer by 10 17. c
An SOI substrate having a polycrystalline silicon region containing a concentration of m −3 or more, wherein the polycrystalline silicon region exists as a patterned discrete film.
【請求項14】 支持基板と絶縁層とシリコン活性層が
順に積層されたSOI基板において、 前記絶縁層内に、結晶粒径が20nm以下である多結晶
シリコン領域を有し、前記多結晶シリコン領域が、パタ
ーニングされた離散的な膜として存在していることを特
徴とするSOI基板。
14. supporting substrate and the insulating layer and the silicon active layer is an SOI substrate, which are sequentially stacked, the insulating layer, have a polycrystalline silicon region grain size is 20nm or less, the polycrystalline silicon region But puta
An SOI substrate characterized by being present as a thinned discrete film .
【請求項15】 支持基板上に、絶縁膜形成と、ホウ
素、炭素、酸素および窒素からなる群より選ばれる少な
くとも1種の不純物を1017cm−3以上の濃度で含
む非晶質シリコン膜形成とを順に少なくとも1回繰り返
す工程と、 この基板の非晶質シリコン膜を形成した面に、両面に絶
縁膜を形成したシリコン基板を重ね合わせ貼り合わせる
工程と、 貼り合わせ後に、貼り合わせ面と反対側から前記シリコ
ン基板を研磨してシリコン活性層を形成する工程とを含
むSOI基板の製造方法。
15. An insulating film is formed on a supporting substrate and an amorphous silicon film containing at least one impurity selected from the group consisting of boron, carbon, oxygen and nitrogen at a concentration of 10 17 cm −3 or more. And a step of repeating at least once in order, a step of superposing and bonding a silicon substrate having an insulating film formed on both sides to a surface of the substrate on which the amorphous silicon film is formed, Polishing the silicon substrate from the side to form a silicon active layer.
【請求項16】 前記非晶質シリコン膜の形成は、全面
に非晶質シリコン膜を形成した後にパターニングするこ
とからなる請求項15記載のSOI基板の製造方法。
16. The method for manufacturing an SOI substrate according to claim 15, wherein said amorphous silicon film is formed by patterning after forming an amorphous silicon film on the entire surface.
JP05635497A 1997-03-11 1997-03-11 SOI substrate and manufacturing method thereof Expired - Fee Related JP3171322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05635497A JP3171322B2 (en) 1997-03-11 1997-03-11 SOI substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05635497A JP3171322B2 (en) 1997-03-11 1997-03-11 SOI substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10256263A JPH10256263A (en) 1998-09-25
JP3171322B2 true JP3171322B2 (en) 2001-05-28

Family

ID=13024913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05635497A Expired - Fee Related JP3171322B2 (en) 1997-03-11 1997-03-11 SOI substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3171322B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227601A (en) * 2006-02-23 2007-09-06 Seiko Epson Corp Semiconductor device, and method of manufacturing semiconductor device
JP2008060220A (en) * 2006-08-30 2008-03-13 Disco Abrasive Syst Ltd Gettering layer forming device
JP2011249397A (en) * 2010-05-24 2011-12-08 Panasonic Corp Semiconductor substrate and method for manufacturing solid state image pickup device using the same
JP6165127B2 (en) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 Semiconductor device and manufacturing method of semiconductor device
WO2016140850A1 (en) * 2015-03-03 2016-09-09 Sunedison Semiconductor Limited Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
JP2018137278A (en) * 2017-02-20 2018-08-30 信越半導体株式会社 Bonded soi wafer manufacturing method
FR3091000B1 (en) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator PROCESS FOR MANUFACTURING A SUBSTRATE FOR A FRONT FACE TYPE IMAGE SENSOR
EP4297069A1 (en) * 2021-02-19 2023-12-27 Shin-Etsu Chemical Co., Ltd. Composite wafer and manufacturing method therefor

Also Published As

Publication number Publication date
JPH10256263A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
JP2806277B2 (en) Semiconductor device and manufacturing method thereof
US5298449A (en) Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same
US5897362A (en) Bonding silicon wafers
JPH03165577A (en) Semiconductor device and its manufacture
JP3171322B2 (en) SOI substrate and manufacturing method thereof
JP3528880B2 (en) Method for manufacturing SOI substrate
JP2755185B2 (en) SOI substrate
JPH0888153A (en) Laminated structure wafer and formation thereof
JP3048754B2 (en) Semiconductor substrate
JP2830762B2 (en) Method for manufacturing semiconductor device
JP2763107B2 (en) Dielectric-isolated semiconductor substrate and method of manufacturing the same
JP3484961B2 (en) Method for manufacturing SOI substrate
JPH08321509A (en) Semiconductor device, and manufacture of said semiconductor device and semiconductor substrate
US5770511A (en) Silicon-on-insulator substrate and a method for fabricating the same
JP3070501B2 (en) Semiconductor device
KR0162510B1 (en) Semiconductor device and manufacture thereof
JP3483671B2 (en) Semiconductor device and manufacturing method thereof
JPH02260428A (en) Semiconductor substrate and device
JPH04199632A (en) Soi wafer and manufacture thereof
JPH10125688A (en) Manufacture of semiconductor device
JPH08316442A (en) Soi substrate and its manufacture
JP2000353706A (en) Production of semiconductor device
JP2803565B2 (en) Method for manufacturing semiconductor device
JPH10189405A (en) Manufacture of direct-bonded silicon substrate
JP3465765B2 (en) Method for manufacturing semiconductor substrate for IGBT

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991207

LAPS Cancellation because of no payment of annual fees