JP2001066208A - Semiconductor pressure measuring device and manufacturing method thereof - Google Patents

Semiconductor pressure measuring device and manufacturing method thereof

Info

Publication number
JP2001066208A
JP2001066208A JP23946699A JP23946699A JP2001066208A JP 2001066208 A JP2001066208 A JP 2001066208A JP 23946699 A JP23946699 A JP 23946699A JP 23946699 A JP23946699 A JP 23946699A JP 2001066208 A JP2001066208 A JP 2001066208A
Authority
JP
Japan
Prior art keywords
silicon substrate
crystal silicon
diaphragm
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23946699A
Other languages
Japanese (ja)
Other versions
JP3709967B2 (en
Inventor
Tetsuya Watanabe
哲也 渡辺
Akiyuki Kato
曉之 加藤
Yoshitaka Suzuki
良孝 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP23946699A priority Critical patent/JP3709967B2/en
Publication of JP2001066208A publication Critical patent/JP2001066208A/en
Application granted granted Critical
Publication of JP3709967B2 publication Critical patent/JP3709967B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce an effect of a residual strain, to thin a film of a diaphragm and to improve a measuring accuracy and sensitivity characteristics, by bringing a polysilicon layer formed by a semiconductor process into contact with a silicon oxide film to connect the layer to the film. SOLUTION: One surface of a polysilicon layer 12 is brought into contact with one surface of a first single crystal silicon substrate 11, one surface of a silicon oxide film layer 13 is brought into contact with another surface of the layer 12, and the both are formed of a semiconductor process. One surface of a second single crystal silicon substrate 14 is brought into contact with another surface of the layer 13, and a diaphragm 15 is constituted of the layer 12 and the layer 13. Since the layer 12 is brought into contact with and connected to the layer 13, the layer 13 absorbs excess water so that a void is scarcely generated. Since the layer 13 is softened at 100 deg.C or higher even when a void exists, the voids are effectively deformed and embedded. Since a gap chamber 17 is provided, the layer 12 can be thinned.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、安価で且つ精度、
感度、過大圧特性が良好で、作製プロセスが安定で特性
のばらつきが少ない、半導体圧力測定装置とその製造方
法に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to an inexpensive and accurate
The present invention relates to a semiconductor pressure measuring device having good sensitivity and overpressure characteristics, a stable manufacturing process, and little variation in characteristics, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図6は従来より一般に使用されている従
来例の要部構成説明図で、例えば、時開平11−148
879号公報、発明の名称「半導体圧力測定装置とその
製造方法」に示されている。図7は図6の製作工程説明
図である。
2. Description of the Related Art FIG. 6 is an explanatory view of a main part of a conventional example generally used in the prior art.
No. 879, entitled "Semiconductor Pressure Measuring Apparatus and Manufacturing Method Thereof". FIG. 7 is an explanatory view of the manufacturing process of FIG.

【0003】図6において、ポリシリコン層2は、第1
の単結晶シリコン基板1の一面に、一面が接し半導体導
体プロセスにより形成されている。第2の単結晶シリコ
ン基板3は、ポリシリコン層2の他面に、一面が接して
設けられている。
In FIG. 6, a polysilicon layer 2 has a first
And one surface thereof is in contact with one surface of the single crystal silicon substrate 1 and is formed by a semiconductor conductor process. The second single crystal silicon substrate 3 is provided with one surface in contact with the other surface of the polysilicon layer 2.

【0004】凹部4は、第1の単結晶シリコン基板1の
一面側に設けられ、この第1の単結晶シリコン基板1に
ダイアフラム5を形成し、ポリシリコン層2と空隙室6
を構成する。
The recess 4 is provided on one surface side of the first single-crystal silicon substrate 1, a diaphragm 5 is formed on the first single-crystal silicon substrate 1, and the polysilicon layer 2 and the void space 6 are formed.
Is configured.

【0005】歪検出センサ7は、ダイアフラム5に設け
られている。この場合は、例えば、ピェゾ抵抗ストレン
ゲージや両端固定梁の振動式ストレンゲージが使用され
ている。
[0005] The distortion detection sensor 7 is provided on the diaphragm 5. In this case, for example, a piezoresistive strain gauge or a vibrating strain gauge with fixed beams at both ends is used.

【0006】導圧孔8は、第1の単結晶シリコン基板1
の他面、あるいは第2の単結晶シリコン基板3の他面か
ら、空隙室6に連通され、空隙室6と外部とを連通す
る。この場合は、第2の単結晶シリコン基板3の他面か
ら、空隙室6に連通されでいる。なお、導圧孔8は、第
1の単結晶シリコン基板1の他面から、空隙室6に連通
され、空隙室6と外部とを連通しても良いことは勿論で
ある。
[0006] The pressure guiding hole 8 is formed in the first single crystal silicon substrate 1.
From the other surface or from the other surface of the second single-crystal silicon substrate 3 to the gap chamber 6 to communicate the gap chamber 6 with the outside. In this case, the other surface of the second single-crystal silicon substrate 3 communicates with the cavity 6. In addition, the pressure guiding hole 8 may be communicated from the other surface of the first single-crystal silicon substrate 1 to the gap chamber 6, and of course, the gap chamber 6 may be communicated with the outside.

【0007】この様な装置は、図7に示す如く、以下の
如くして製作される。 (a)図7(a)に示す如く、第1の単結晶シリコン基
板101の表面に、第lの窒化シリコン膜102を形成
する。 (b)図7(b)に示す如く、フォトリソグラフィによ
り、第1の単結晶シリコン基板101上の、第lの窒化
シリコン膜102の所要筒所103を除去する。
Such an apparatus is manufactured as follows, as shown in FIG. (A) As shown in FIG. 7A, a first silicon nitride film 102 is formed on a surface of a first single crystal silicon substrate 101. (B) As shown in FIG. 7 (b), the required cylindrical portion 103 of the first silicon nitride film 102 on the first single crystal silicon substrate 101 is removed by photolithography.

【0008】(c)図7(c)に示す如く、第lの単結
晶シリコン基板101を酸化して、第1の酸化シリコン
膜104を形成する。 (d)図7(d)に示す如く、この第1の酸化シリコン
膜104を除去する。
(C) As shown in FIG. 7C, the first single crystal silicon substrate 101 is oxidized to form a first silicon oxide film 104. (D) As shown in FIG. 7D, the first silicon oxide film 104 is removed.

【0009】(e)図7(e)に示す如く、この第1の
酸化シリコン膜104が除去された個所103の第1の
単結晶シリコン基板101の表面と、第lの窒化シリコ
ン膜102の表面とに、第2の窒化シリコン膜105を
形成する。
(E) As shown in FIG. 7 (e), the surface of the first single-crystal silicon substrate 101 at a location 103 where the first silicon oxide film 104 has been removed and the first silicon nitride film 102 A second silicon nitride film 105 is formed on the surface.

【0010】(f)図7(f)に示す如く、この第2の
窒化シリコン膜105を異方性エッチングによって除去
する。 (g)図7(g)に示す如く、この第2の窒化シリコン
膜105を除去した個所の、第lの単結晶シリコン基板
101を酸化して、第2の酸化シリコン膜106を形成
する。
(F) As shown in FIG. 7 (f), the second silicon nitride film 105 is removed by anisotropic etching. (G) As shown in FIG. 7 (g), the first single-crystal silicon substrate 101 where the second silicon nitride film 105 has been removed is oxidized to form a second silicon oxide film 106.

【0011】(h)図7(h)に示す如く、第lの単結
晶シリコン基板101に形成されている、第1の窒化シ
リコン膜102と第2の窒化シリコン膜105を除去す
る。 (i)図7(i)に示す如く、第1の単結晶シリコン基
板101の一面にポリシリコン層107を形成する。
(H) As shown in FIG. 7H, the first silicon nitride film 102 and the second silicon nitride film 105 formed on the first single crystal silicon substrate 101 are removed. (I) As shown in FIG. 7I, a polysilicon layer 107 is formed on one surface of the first single crystal silicon substrate 101.

【0012】(j)図7(j)に示す如く、このポリシ
リコン層107の表面を研磨により平坦化する。 (k)図7(k)に示す如く、第1の単結晶シリコン基
板101の第2の酸化シリコン膜106が形成されてい
る面と、第2の単結晶シリコン基板108とを接合す
る。
(J) As shown in FIG. 7 (j), the surface of the polysilicon layer 107 is flattened by polishing. (K) As shown in FIG. 7 (k), the surface of the first single crystal silicon substrate 101 on which the second silicon oxide film 106 is formed and the second single crystal silicon substrate 108 are joined.

【0013】(l)図7(l)に示す如く、第lの単結
晶シリコン基板101をダイアフラム5の厚さ分を残し
て研磨する。 (m)図7(m)に示す如く、このダイアフラムに、歪
み検出センサ109を形成する。
(L) As shown in FIG. 7 (l), the first single-crystal silicon substrate 101 is polished except for the thickness of the diaphragm 5. (M) As shown in FIG. 7 (m), a distortion detection sensor 109 is formed on this diaphragm.

【0014】(n)図7(n)に示す如く、第2の単結
晶シリコン基板108に、第2の酸化シリコン膜106
に達する孔111を形成する。 (o)図7(o)に示す如、第2の酸化シリコン膜10
6に達する孔111より、選択エッチングにより、第2
の酸化シリコン膜106を除去する。
(N) As shown in FIG. 7 (n), a second silicon oxide film 106 is formed on a second single crystal silicon substrate 108.
Is formed. (O) As shown in FIG. 7 (o), the second silicon oxide film 10
6 from the hole 111 reaching to 6
The silicon oxide film 106 is removed.

【0015】この結果、ダイアフラム5は、シリコン単
結晶材のみによって形成される。即ち、残留歪が無いダ
イアフラムを構成することが出来、更なるダイアフラム
の薄膜化が可能になり、測定精度、感度が更に向上され
た半導体圧力測定装置が得られる。
As a result, diaphragm 5 is formed only of a silicon single crystal material. In other words, a diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、この様
な半導体圧力測定装置においては、以下のような問題点
が発生する。シリコン同志を直接接合するためには、図
7(j)のポリシリコン研磨終了後の表面段差及び面粗
さが重要である。
However, such a semiconductor pressure measuring device has the following problems. In order to directly join silicon, the surface step and the surface roughness after the completion of the polysilicon polishing in FIG. 7J are important.

【0017】特に、図7(k)の直接接合は、シリコン
とポリシリコン面の、貼り合わせになるため、段差は勿
論だが、面粗さも充分小さくしなければならない。面粗
さを小さくするポリシリコン面の研磨は、シリコン面の
研磨と比較して、グレインが有るため、研磨条件は非常
に難しく、面粗さのばらつきが大きい。
In particular, in the direct bonding shown in FIG. 7 (k), since the silicon and polysilicon surfaces are bonded together, not only the steps but also the surface roughness must be made sufficiently small. Polishing of the polysilicon surface for reducing the surface roughness is more difficult than the polishing of the silicon surface due to the presence of grains, so that the polishing conditions are very difficult and the surface roughness varies greatly.

【0018】そのため、面粗さに依存する室温での貼り
合わせ歩留まりや、熱処理後のボイドによる歩留まりが
ばらつく。
As a result, the bonding yield at room temperature depending on the surface roughness and the yield due to voids after heat treatment vary.

【0019】本発明は、これらの問題点を解決するもの
である。本発明の日的は、安価で且つ精度、感度、遇大
圧特性が良好で、作製プロセスが安定で特性のばらつき
が少ない、半導体圧力測定装置とその製造方法を提供す
るにある。
The present invention solves these problems. It is an object of the present invention to provide a semiconductor pressure measuring device which is inexpensive, has good accuracy, sensitivity, and high pressure characteristics, has a stable manufacturing process, and has little variation in characteristics, and a method of manufacturing the same.

【0020】[0020]

【課題を解決するための手段】このような目的を達成す
るために、本発明では、請求項1の半導体圧力測定装置
においては、ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、第lの単結晶シリコン基板と、
この第1の単結晶シリコン基板の一面に一面が接し半導
体プロセスにより形成されたポリシリコン層と、このポ
リシリコン層の他面に一面が接し半導体プロセスにより
形成された酸化シリコン膜層と、この酸化シリコン膜層
の他面に一面が接して設けられ前記ポリシリコン層とこ
の酸化シリコン膜層と共にダイアフラムを構成する第2
の単結晶シリコン基板と、前記第lの単結晶シリコン基
板の一面側に設けられ前記ポリシリコン層と空隙室を形
成する凹部と、前記ダイアフラムに設けられた歪検出セ
ンサと、前記第1の単結晶シリコン基板の他面あるいは
前記第2の単結晶シリコン基板の他面から前記空隙室に
連通されこの空隙室と外部とを連通する導圧孔とを具備
したことを特徴とする。
In order to achieve the above object, according to the present invention, in the semiconductor pressure measuring device according to the first aspect, a void space is provided on one surface side of the diaphragm and the other surface side of the diaphragm is provided. A semiconductor pressure measuring device in which a measuring pressure is applied to the first single crystal silicon substrate;
A polysilicon layer formed by a semiconductor process with one surface in contact with one surface of the first single-crystal silicon substrate; a silicon oxide film layer formed by a semiconductor process with one surface in contact with the other surface of the polysilicon layer; A second surface which is provided in contact with the other surface of the silicon film layer and forms a diaphragm together with the polysilicon layer and the silicon oxide film layer;
A single crystal silicon substrate, a concave portion provided on one surface side of the first single crystal silicon substrate to form a void space with the polysilicon layer, a strain detection sensor provided on the diaphragm, and the first single crystal silicon substrate. A pressure-guiding hole is provided which is communicated from the other surface of the crystalline silicon substrate or the other surface of the second single-crystal silicon substrate to the space, and communicates the space with the outside.

【0021】この結果、 (1)ポリシリコン層と酸化シリコン膜層とが、接して
接合されるようにされたので、熱酸化シリコン膜層が過
剰な水を吸収するためボイドが発生し難い半導体圧力測
定装置が得られる。
As a result, (1) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other and bonded, the semiconductor silicon oxide film layer absorbs excess water, so that the semiconductor is less likely to generate voids. A pressure measuring device is obtained.

【0022】(2)ポリシリコン層と酸化シリコン膜層
とが、接して接合されるようにされたので、1100℃
以上では、酸化シリコン膜層が軟化するので、ボイドが
存在しても変形して埋める効果がある。また、ごみなど
の粒子も取り込んで、ボイドを解消する事が出来る半導
体圧力測定装置が得られる。
(2) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other, 1100 ° C.
In the above, since the silicon oxide film layer is softened, there is an effect of deforming and filling even if a void exists. Further, a semiconductor pressure measuring device capable of taking in particles such as dust and eliminating voids can be obtained.

【0023】(3)加えるに、第lのシリコン単結晶基
板に空隙室が設けられたので、ダイアフラムを形成する
ポリシリコン層が薄膜化出来る。具体的には、たとえ
ば、1μm以下に出来る。
(3) In addition, since the void chamber is provided in the first silicon single crystal substrate, the polysilicon layer forming the diaphragm can be thinned. Specifically, for example, it can be 1 μm or less.

【0024】このことにより、ポリシリコン層が有する
残留歪の影響を低減出来、ダイアフラムの薄膜化が可能
になり、測定精度、感度特性が向上された、半導体圧力
測定装置が得られる。
As a result, the influence of the residual strain of the polysilicon layer can be reduced, the diaphragm can be made thinner, and a semiconductor pressure measuring device with improved measurement accuracy and sensitivity characteristics can be obtained.

【0025】(4)製造工程において、空隙室を形成す
る第2の酸化シリコン膜は、第lのシリコン単結晶基板
に埋め込まれた状態になる。このような状態では、空隙
室を形成する第2の酸化シリコン膜の厚さが大きくなっ
ても、第lの酸化シリコン膜と第2の酸化シリコン膜と
の厚さを最適化すれば、第2の酸化シリコン膜と第1の
シリコン単結晶基板との段差を、具体的には、例えば、
0.1μm以下の段差に制御することが出来る。
(4) In the manufacturing process, the second silicon oxide film forming the void chamber is buried in the first silicon single crystal substrate. In such a state, even if the thickness of the second silicon oxide film forming the void chamber is large, the thickness of the first silicon oxide film and the thickness of the second silicon oxide film can be optimized. The step between the silicon oxide film 2 and the first silicon single crystal substrate is, for example, specifically, for example,
It can be controlled to a step of 0.1 μm or less.

【0026】すなわち、空隙室を形成する第2の酸化シ
リコン膜の厚さが、例えば、1μm以上に厚膜化した場
合でも、段差が0.1μm以下に制御出来る。つまり、
空隙室の隙間を大きくできるので、空隙室に細かな異物
が侵入して付着しても、便用出来、高い歩留まりを得る
事が出来る。従って、特性が安定で、安価な半導体圧力
測定装置が得られる。
That is, even when the thickness of the second silicon oxide film forming the void chamber is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is,
Since the gap in the gap chamber can be enlarged, even if fine foreign matter enters and adheres to the gap chamber, it can be used conveniently and a high yield can be obtained. Therefore, an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0027】(5)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層の薄膜化が出来る。このた
め、ポリシリコン層の、ポリシリコン成長温度を低温化
出来、グレイサイズを小さくすることが出来るので、研
摩工程が容易になる。また、研摩量も少なくて良くなる
ため、研削加工が不要になる。
(5) Since the step can be reduced, the polysilicon layer for flattening can be thinned. For this reason, the polysilicon growth temperature of the polysilicon layer can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0028】また、ウエハー内やウエハー間のポリシリ
コン層の厚さのバラツキが小さくなるため研摩作業が容
易で間単になり、安価な半導体圧力測定装置が得られ
る。
Further, since the variation in the thickness of the polysilicon layer within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and an inexpensive semiconductor pressure measuring device can be obtained.

【0029】本発明の請求項2の半導体圧力測定装置に
おいては、ダイアフラムの一面側に空隙室が設けられこ
のダイアフラムの他面側に測定圧が印加される半導体圧
力測定装置において、第1の単結晶シリコン基板と、こ
の第1の単結晶シリコン基板の一面に一面が接し半導体
導体プロセスにより形成されたポリシリコン層と、この
ポリシリコン層の他面に一面が接し半導体導体プロセス
により形成された酸化シリコン膜層と、この酸化シリコ
ン膜層の他面に一面が接して設けられた第2の単結晶シ
リコン基板と、前記第1の単結晶シリコン基板の一面側
に設けられこの第1の単結晶シリコン基板にダイアフラ
ムを形成し前記ポリシリコン層と空隙室を構成する凹部
と、前記ダイアフラムに設けられた歪検出センサと、前
記第1の単結晶シリコン基板の他面あるいは前記第2の
単結晶シリコン基板の他面から前記空隙室に連通されこ
の空隙室と外部とを連通する導圧孔とを具備したことを
特徴とする。
According to a second aspect of the present invention, there is provided a semiconductor pressure measuring device, wherein a void is provided on one surface of a diaphragm and a measurement pressure is applied to the other surface of the diaphragm. A crystalline silicon substrate, a polysilicon layer having one surface in contact with one surface of the first single crystal silicon substrate and formed by a semiconductor conductor process, and an oxidation layer having one surface in contact with the other surface of the polysilicon layer and being formed by a semiconductor conductor process. A silicon film layer, a second single crystal silicon substrate provided on one side in contact with the other surface of the silicon oxide film layer, and a first single crystal provided on one side of the first single crystal silicon substrate. A concave portion forming a diaphragm on a silicon substrate to form a void space with the polysilicon layer; a strain detection sensor provided on the diaphragm; Characterized by comprising a pressure guide hole that communicates with the other surface of the other surface or the second single-crystal silicon substrate con substrate to the gap chamber for communicating the the air gap chamber and the outside.

【0030】この結果、ダイアフラムは、シリコン単結
晶材のみによって形成される。即ち、残留歪が無いダイ
アフラムを構成することが出来、更なるダイアフラムの
薄膜化が可能になり、測定精度、感度が更に向上された
半導体圧力測定装置が得られる。
As a result, the diaphragm is formed only of the silicon single crystal material. In other words, a diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0031】本発明の請求項3の半導体圧力測定装置に
おいては、ダイアフラムの一面側に空隙室が設けられこ
のダイアフラムの他面側に測定圧が印加される半導体圧
力測定装置において、第lの単結晶シリコン基板と、こ
の第1の単結晶シリコン基板の一面に一面が接し半導体
導体プロセスにより形成されたポリシリコン層と、この
ポリシリコン層の他面に一面が接し半導体導体プロセス
により形成された酸化シリコン膜層と、この酸化シリコ
ン膜層の他面に一面が接して設けられ前記ポリシリコン
層とこの酸化シリコン膜層と共にダイアフラムを構成す
る第2の単結晶シリコン基板と、前記第lの単結晶シリ
コン基板の一面側に設けられ前記ポリシリコン層と空隙
室を形成する凹部と、この凹部の底面と側面との接する
部分に設けられた丸み部と、前記ダイアフラムに設けら
れた歪検出センサと、前記第1の単結晶シリコン基板の
他面あるいは前記第2の単結晶シリコン基板の他面から
前記空隙室に連通されこの空隙室と外部とを連通する導
圧孔とを具備したことを特徴とする。
According to a third aspect of the present invention, there is provided a semiconductor pressure measuring apparatus, wherein a gap chamber is provided on one side of the diaphragm and a measurement pressure is applied to the other side of the diaphragm. A crystalline silicon substrate, a polysilicon layer having one surface in contact with one surface of the first single crystal silicon substrate and formed by a semiconductor conductor process, and an oxidation layer having one surface in contact with the other surface of the polysilicon layer and being formed by a semiconductor conductor process. A silicon film layer, a second single crystal silicon substrate which is provided so as to be in contact with the other surface of the silicon oxide film layer, and forms a diaphragm together with the polysilicon layer and the silicon oxide film layer; A concave portion provided on one surface side of the silicon substrate to form a void space with the polysilicon layer; and a concave portion provided on a portion where the bottom surface and the side surface of the concave portion are in contact with each other. And a strain detection sensor provided on the diaphragm, and the other surface of the first single-crystal silicon substrate or the other surface of the second single-crystal silicon substrate communicates with the gap chamber to communicate with the gap chamber and the outside. And a pressure-guiding hole communicating with

【0032】この結果、空隙室のエッジ部分に丸み部が
設けられたので、空隙室に大きな圧力が加わった場合で
も、空隙室のエッジ部分に発生する応力が集中する部分
がない。そのため、破壊する圧力を高くすることができ
る。これによって高耐圧の半導体圧力測定装置が得られ
る。
As a result, since the rounded portion is provided at the edge portion of the void space, even when a large pressure is applied to the void space, there is no portion where the stress generated at the edge portion of the void space is concentrated. Therefore, the breaking pressure can be increased. As a result, a semiconductor pressure measuring device with a high withstand voltage can be obtained.

【0033】本発明の請求項4の半導体圧力測定装置に
おいては、ダイアフラムの一面側に空隙室が設けられこ
のダイアフラムの他面側に測定圧が印加される半導体圧
力測定装置において、第1の単結晶シリコン基板と、こ
の第1の単結晶シリコン基板の一面に一面が接し半導体
導体プロセスにより形成されたポリシリコン層と、この
ポリシリコン層の他面に一面が接し半導体導体プロセス
により形成された酸化シリコン膜層と、この酸化シリコ
ン膜層の他面に一面が接して設けられた第2の単結晶シ
リコン基板と、前記第1の単結晶シリコン基板の一面側
に設けられこの第1の単結晶シリコン基板にダイアフラ
ムを形成し前記ポリシリコン層と空隙室を構成する凹部
と、この凹部の底面と側面との接する部分に設けられた
丸み部と、前記ダイアフラムに設けられた歪検出センサ
と、前記第1の単結晶シリコン基板の他面あるいは前記
第2の単結晶シリコン基板の他面から前記空隙室に連通
されこの空隙室と外部とを連通する導圧孔とを具備した
ことを特徴とする。
According to a fourth aspect of the present invention, there is provided a semiconductor pressure measuring device, wherein a gap chamber is provided on one surface side of the diaphragm and a measurement pressure is applied to the other surface side of the diaphragm. A crystalline silicon substrate, a polysilicon layer having one surface in contact with one surface of the first single crystal silicon substrate and formed by a semiconductor conductor process, and an oxidation layer having one surface in contact with the other surface of the polysilicon layer and being formed by a semiconductor conductor process. A silicon film layer, a second single crystal silicon substrate provided on one side in contact with the other surface of the silicon oxide film layer, and a first single crystal provided on one side of the first single crystal silicon substrate. A concave portion forming a diaphragm on a silicon substrate to form a void space with the polysilicon layer, a round portion provided at a portion where a bottom surface and a side surface of the concave portion are in contact with each other, A strain detection sensor provided in the afram and a conductor communicating from the other surface of the first single-crystal silicon substrate or the other surface of the second single-crystal silicon substrate to the gap chamber and communicating the gap chamber with the outside. And a pressure hole.

【0034】この結果、ダイアフラムは、シリコン単結
晶材のみによって形成される。即ち、残留歪が無いダイ
アフラムを構成することが出来、更なるダイアフラムの
薄膜化が可能になり、測定精度、感度が更に向上された
半導体圧力測定装置が得られる。
As a result, the diaphragm is formed only of the silicon single crystal material. In other words, a diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0035】また、空隙室のエッジ部分に丸み部がが設
けられたので、空隙室に大きな圧力が加わった場合で
も、空隙室のエッジ部分に発生する応力が集中する部分
がない。そのため、破壊する圧力を高くすることができ
る。これによって高耐圧の半導体圧力測定装置が得られ
る。
Further, since the rounded portion is provided at the edge of the gap chamber, there is no portion where the stress generated at the edge of the gap is concentrated even when a large pressure is applied to the gap chamber. Therefore, the breaking pressure can be increased. As a result, a semiconductor pressure measuring device with a high withstand voltage can be obtained.

【0036】本発明の請求項5においては、請求項l又
は請求項3記載の半導体圧力測定装置において、前記ダ
イアフラムが前記ポリシリコン層と前記酸化シリコン膜
層と前記第2の単結晶シリコン基板との少なくとも1個
により形成された事を特徴とする。
According to a fifth aspect of the present invention, in the semiconductor pressure measuring device according to the first or third aspect, the diaphragm is formed of the polysilicon layer, the silicon oxide film layer, the second single crystal silicon substrate, Characterized by being formed by at least one of the following.

【0037】この結果、本半導体圧力測定装置の用途に
より使い分ける事が出来、用途に対して自由度が高い半
導体圧力測定装置が得られる。
As a result, the semiconductor pressure measuring device can be used properly depending on the application of the semiconductor pressure measuring device, and a semiconductor pressure measuring device having a high degree of freedom for the application can be obtained.

【0038】本発明の請求項6の半導体圧力測定装置の
製造方法においては、以下の工程を有する事を特徴とす
る半導体圧力測定装置の製造方法。 (a)第lの単結晶シリコン基板の表面に第1の窒化シ
リコン膜を形成する工程。 (b)フォトリソグラフィにより第1の単結晶シリコン
基板上の第1の窒化シリコン膜の所要筒所を除去する工
程。 (c)前記第1の単結晶シリコン基板を酸化して第1の
酸化シリコン膜を形成する工程。 (d)この第1の酸化シリコン膜を除去する工程。 (e)この第1の酸化シリコン膜が除去された個所の前
記第1の単粘晶シリコン基板の表面と前記第lの窒化シ
リコン膜の表面とに第2の窒化シリコン膜を形成する工
程。 (f)この第2の窒化シリコン膜を異方性エッチングに
よって除去する工程。 (g)この第2の窒化シリコン膜を除去した個所の前記
第1の単結晶シリコン基板を酸化して第2の酸化シリコ
ン膜を形成する工程。 (h)前記第1の単結晶シリコン基板に形成されている
第lの窒化シリコン膜と第2の窒化シリコン膜を除去す
る工程。 (i)前記第1の単結晶シリコン基板の一面にポリシリ
コン層を形成する工程。 (j)このポリシリコン層の表面を研磨により平坦化す
る工程。 (k)第2の単結晶シリコン基板の一面に第3の酸化シ
リコン膜を形成する工程。 (l)前記第1の単結晶シリコン基板のポリシリコン層
面と前記第2の単結晶シリコン基板の第3の酸化シリコ
ン膜とを接合する工程。 (m)前記第1または第2の単結晶シリコン基板をダイ
アフラムの厚さ分を残して研磨する工程。 (n)このダイアフラムに歪み検出センサを形成する工
程。 (o)前記第lまたは第2の単結晶シリコン基板に前記
第2の酸化シリコン膜に達する孔を形成する工程。 (p)前記第2の酸化シリコン膜に達する孔より選択エ
ッチングにより前記第2の酸化シリコン膜を除去する工
程。
A method of manufacturing a semiconductor pressure measuring device according to claim 6 of the present invention, comprising the following steps. (A) forming a first silicon nitride film on the surface of the first single-crystal silicon substrate; (B) removing a required portion of the first silicon nitride film on the first single crystal silicon substrate by photolithography; (C) a step of oxidizing the first single crystal silicon substrate to form a first silicon oxide film. (D) removing the first silicon oxide film. (E) forming a second silicon nitride film on the surface of the first single viscous silicon substrate and the surface of the first silicon nitride film where the first silicon oxide film has been removed; (F) removing the second silicon nitride film by anisotropic etching. (G) forming a second silicon oxide film by oxidizing the first single crystal silicon substrate at the location where the second silicon nitride film has been removed; (H) removing the first silicon nitride film and the second silicon nitride film formed on the first single crystal silicon substrate. (I) forming a polysilicon layer on one surface of the first single crystal silicon substrate; (J) a step of flattening the surface of the polysilicon layer by polishing; (K) forming a third silicon oxide film on one surface of the second single crystal silicon substrate; (L) a step of bonding a polysilicon layer surface of the first single-crystal silicon substrate to a third silicon oxide film of the second single-crystal silicon substrate. (M) a step of polishing the first or second single-crystal silicon substrate while keeping the thickness of the diaphragm. (N) forming a strain detection sensor on the diaphragm; (O) forming a hole reaching the second silicon oxide film in the first or second single crystal silicon substrate; (P) removing the second silicon oxide film by selective etching from a hole reaching the second silicon oxide film.

【0039】この結果、 (1)ポリシリコン層と酸化シリコン膜層とが、接して
接合されるようにされたので、熱酸化シリコン膜層が過
剰な水を吸収するためボイドが発生し難い半導体圧力測
定装置の製造方法が得られる。
As a result, (1) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other and bonded, the thermal silicon oxide film layer absorbs excess water, so that a semiconductor hardly generates voids. A method for manufacturing a pressure measuring device is obtained.

【0040】(2)ポリシリコン層と酸化シリコン膜層
とが、接して接合されるようにされたので、1100℃
以上では、酸化シリコン膜層が軟化するので、ボイドが
存在しても変形して埋める効果がある。
(2) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other, the temperature is set at 1100 ° C.
In the above, since the silicon oxide film layer is softened, there is an effect of deforming and filling even if a void exists.

【0041】また、ごみなどの粒子も取り込んで、ボイ
ドを解消する事が出来る半導体圧力測定装置の製造方法
が得られる。 (3)工程(h)に示す如く、空隙室を形成する第2の
酸化シリコン膜は、第1のシリコン単結晶基板に理め込
まれた状態になる。
Further, a method of manufacturing a semiconductor pressure measuring device capable of taking in particles such as dust and eliminating voids is obtained. (3) As shown in step (h), the second silicon oxide film forming the void chamber is in a state of being embedded in the first silicon single crystal substrate.

【0042】このような状態では、空隙室を形成する第
2の酸化シリコン膜の厚さが大きくなっても、第1の酸
化シリコン膜と第2の酸化シリコン膜との厚さを最適化
すれば、(h)工程での第2の酸化シリコン膜と第1の
シリコン単結晶基板との段差を、具体的には、例えば、
0.1μm以下の段差に制御することが出来る。
In such a state, even if the thickness of the second silicon oxide film forming the void space becomes large, the thickness of the first silicon oxide film and the thickness of the second silicon oxide film can be optimized. For example, the step between the second silicon oxide film and the first silicon single crystal substrate in the step (h) is specifically, for example,
It can be controlled to a step of 0.1 μm or less.

【0043】すなわち、空隙室を形成する第2の酸化シ
リコン膜の厚さが、例えば、1μm以上に厚膜化した場
合でも、段差が0.1μm以下に制御出来る。つまり、
空隙室の隙間を大きくできるので、空隙室に細かな異物
が侵入して付着しても、使用出来、高い歩留まりを得る
事が出来る。従って、特性が安定で、安価な半導体圧力
測定装置の製造方法が得られる。
That is, even when the thickness of the second silicon oxide film forming the void chamber is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is,
Since the gap in the gap chamber can be enlarged, even if fine foreign matter enters and adheres to the gap chamber, it can be used and a high yield can be obtained. Therefore, a method for manufacturing an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0044】(4)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層の薄膜化が出来る。このた
め、ポリシリコン層の、ポリシリコン成長温度を低温化
出来、グレイサイズを小さくすることが出来るので、研
摩工程が容易になる。また、研摩量も少なくて良くなる
ため、研削加工が不要になる。
(4) Since the step can be reduced, the polysilicon layer for flattening can be made thinner. For this reason, the polysilicon growth temperature of the polysilicon layer can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0045】また、ウエハー内やウエハー間のポリシリ
コン層の厚さのバラツキが小さくなるため研摩作業が容
易で間単になり、安価な半導体圧力測定装置の製造方法
が得られる。以下、実施例に基づき詳細に説明する。
In addition, since the variation in the thickness of the polysilicon layer within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and a method for manufacturing an inexpensive semiconductor pressure measuring device can be obtained. Hereinafter, a detailed description will be given based on embodiments.

【0046】[0046]

【発明の実施の形態】図1は本発明の一実施例の要部構
成説明図、図2は図1の製作工程説明図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of a main part of an embodiment of the present invention, and FIG. 2 is an explanatory view of a manufacturing process of FIG.

【0047】図において、ポリシリコン層12は、第l
の単結晶シリコン基板11の一面に一面が接し、半導体
導体プロセスにより形成されている。酸化シリコン膜層
13は、このポリシリコン層12の他面に一面が接し半
導体プロセスにより形成されている。
In the figure, the polysilicon layer 12 is
One surface is in contact with one surface of the single crystal silicon substrate 11 and is formed by a semiconductor conductor process. The silicon oxide film layer 13 has one surface in contact with the other surface of the polysilicon layer 12 and is formed by a semiconductor process.

【0048】第2の単結晶シリコン基板14は、この酸
化シリコン膜層13の他面に、一面が接して設けられポ
リシリコン層12とこの酸化シリコン膜層13と共にダ
イアフラム15を構成する。
The second single-crystal silicon substrate 14 is provided with one surface in contact with the other surface of the silicon oxide film layer 13 to form a diaphragm 15 together with the polysilicon layer 12 and the silicon oxide film layer 13.

【0049】凹部16は、第1の単結晶シリコン基板1
1の一面側に設けられ、ポリシリコン層12と空隙室1
7を形成する。歪検出素子18は、ダイアフラム15に
設けられている。この場合は、例えば、ピェゾ抵抗スト
レンゲージや両端固定梁の振動式ストレンゲージが使用
されている。
The recess 16 is formed on the first single crystal silicon substrate 1.
1, the polysilicon layer 12 and the cavity 1
7 is formed. The strain detecting element 18 is provided on the diaphragm 15. In this case, for example, a piezoresistive strain gauge or a vibrating strain gauge with fixed beams at both ends is used.

【0050】導圧孔19は、この場合は、この場合は、
第1の単結晶シリコン基板11の他面から、空隙室17
に連通され、空隙室17と外部とを連通している。
In this case, the pressure guiding hole 19 is
From the other surface of the first single crystal silicon substrate 11,
And the gap chamber 17 and the outside.

【0051】この場合は、第1の単結晶シリコン基板1
1の他面から、空隙室17に連通されている。なお、導
圧孔19は、第2の単結晶シリコン基板14の他面か
ら、空隙室17に連通され、空隙室17と外部とを連通
しても良いことは勿論である。
In this case, the first single crystal silicon substrate 1
1 communicates with the cavity 17 from the other side. In addition, the pressure-guiding hole 19 may be communicated from the other surface of the second single-crystal silicon substrate 14 to the cavity 17, and of course, the cavity 17 may be communicated with the outside.

【0052】この様な装置は、図2に示す如く、以下の
如くして製作される。 (a)図2(a)に示す如く、第1の単結晶シリコン基
板201の表面に、第1の窒化シリコン膜202を形成
する。 (b)図2(b)に示す如く、フォトリソグラフィによ
り、第1の単結晶シリコン基板201上の、第1の窒化
シリコン膜202の所要筒所203を除去する。
Such an apparatus is manufactured as follows, as shown in FIG. (A) As shown in FIG. 2A, a first silicon nitride film 202 is formed on a surface of a first single crystal silicon substrate 201. (B) As shown in FIG. 2 (b), a required cylindrical portion 203 of the first silicon nitride film 202 on the first single crystal silicon substrate 201 is removed by photolithography.

【0053】(c)図2(c)に示す如く、第1の単結
晶シリコン基板201を酸化して、所要個所203に第
1の酸化シリコン膜204を形成する。 (d)図2(d)に示す如く、この第lの酸化シリコン
膜204を除去する。
(C) As shown in FIG. 2C, the first single-crystal silicon substrate 201 is oxidized to form a first silicon oxide film 204 at a required position 203. (D) As shown in FIG. 2D, the first silicon oxide film 204 is removed.

【0054】(e)図2(e)に示す如く、この第lの
酸化シリコン膜204が除去された個所203の第lの
単結晶シリコン基板201の表面と、第lの窒化シリコ
ン膜202の表面とに、第2の窒化シリコン膜205を
形成する。
(E) As shown in FIG. 2 (e), the surface of the first single crystal silicon substrate 201 at the position 203 where the first silicon oxide film 204 has been removed and the first silicon nitride film 202 A second silicon nitride film 205 is formed on the surface.

【0055】(f)図2(f)に示す如く、この第2の
窒化シリコン膜205を異方性エッチングによって除去
する。 (g)図2(g)に示す如く、この第2の窒化シリコン
膜205を除去した個所の、第1の単結晶シリコン基板
201を酸化して、第2の酸化シリコン膜206を形成
する。
(F) As shown in FIG. 2F, the second silicon nitride film 205 is removed by anisotropic etching. (G) As shown in FIG. 2 (g), the first single crystal silicon substrate 201 where the second silicon nitride film 205 is removed is oxidized to form a second silicon oxide film 206.

【0056】(h)図2(h)に示す如く、第1の単結
晶シリコン基板201に形成されている、第1の窒化シ
リコン膜202と第2の窒化シリコン膜205とを除去
する。 (i))図2(i)に示す如く、第1の単結晶シリコン
基板201の一面にポリシリコン層207を形成する。
(H) As shown in FIG. 2H, the first silicon nitride film 202 and the second silicon nitride film 205 formed on the first single crystal silicon substrate 201 are removed. (I) As shown in FIG. 2 (i), a polysilicon layer 207 is formed on one surface of the first single crystal silicon substrate 201.

【0057】(j)図2(j)に示す如く、このポリシ
リコン層207の表面を研磨により平坦化する。 (k)図2(k)に示す如く、第2の単結晶シリコン基
板208の一面に第3の酸化シリコン膜209を形成す
る。
(J) As shown in FIG. 2 (j), the surface of the polysilicon layer 207 is flattened by polishing. (K) As shown in FIG. 2K, a third silicon oxide film 209 is formed on one surface of the second single crystal silicon substrate 208.

【0058】(l)図2(l)に示す如く、第1の単結
晶シリコン基板201のポリシリコン層面207と第2
の単結晶シリコン基板208の第3の酸化シリコン膜2
09とを接合する工程。
(L) As shown in FIG. 2 (l), the polysilicon layer surface 207 of the first single crystal silicon
Third silicon oxide film 2 on single crystal silicon substrate 208
09 and bonding.

【0059】(m)図2(m)に示す如く、第2の単結
晶シリコン基板208をダイアフラム15の厚さ分を残
して研磨する。 (n)図2(n)に示す如く、このダイアフラム15
に、歪み検出センサ211を形成する。
(M) As shown in FIG. 2 (m), the second single crystal silicon substrate 208 is polished while leaving the thickness of the diaphragm 15. (N) As shown in FIG.
Next, a distortion detection sensor 211 is formed.

【0060】(o)図2(o)に示す如く、第1の単結
晶シリコン基板201に、第2の酸化シリコン膜206
に達する孔212を形成する。 (p)図2(p)に示す如く、第2の酸化シリコン膜2
06に達する孔212より、選択エッチングにより、第
2の酸化シリコン膜206を除去する。
(O) As shown in FIG. 2 (o), a second silicon oxide film 206 is formed on a first single crystal silicon substrate 201.
Is formed. (P) As shown in FIG. 2 (p), the second silicon oxide film 2
The second silicon oxide film 206 is removed by selective etching from the hole 212 reaching 06.

【0061】この結果、 (1)ポリシリコン層12と酸化シリコン膜13とが、
接して接合されるようにされたので、熱酸化シリコン膜
13が過剰な水を吸収するためボイドが発生し難い半導
体圧力測定装置が得られる。
As a result, (1) the polysilicon layer 12 and the silicon oxide film 13
Since the thermal oxidation silicon film 13 absorbs excess water, a semiconductor pressure measurement device in which voids are unlikely to be generated can be obtained.

【0062】(2)ポリシリコン層12と酸化シリコン
膜層13とが、接して接合されるようにされたので、1
100℃以上では、酸化シリコン膜層13が軟化するの
で、ボイドが存在しても変形して埋める効果がある。ま
た、ごみなどの粒子も取り込んで、ボイドを解消する事
が出来る半導体圧力測定装置が得られる。
(2) Since the polysilicon layer 12 and the silicon oxide film layer 13 are contacted and joined,
At a temperature of 100 ° C. or higher, the silicon oxide film layer 13 is softened, so that there is an effect of deforming and filling even if a void exists. Further, a semiconductor pressure measuring device capable of taking in particles such as dust and eliminating voids can be obtained.

【0063】(3)加えるに、第lのシリコン単結晶基
板11に空隙室17が設けられたので、ダイアフラム1
5を形成するポリシリコン層12が薄膜化出来る。具体
的には、たとえば、1μm以下に出来る。
(3) In addition, since the void space 17 is provided in the first silicon single crystal substrate 11, the diaphragm 1
5 can be made thinner. Specifically, for example, it can be 1 μm or less.

【0064】このことにより、ポリシリコン層12が有
する残留歪の影響を低減出来、ダイアフラム15の薄膜
化が可能になり、測定精度、感度特性が向上された、半
導体圧力測定装置が得られる。
As a result, the influence of the residual strain of the polysilicon layer 12 can be reduced, the thickness of the diaphragm 15 can be reduced, and a semiconductor pressure measuring device with improved measurement accuracy and sensitivity characteristics can be obtained.

【0065】(4)図2の(h)に示す如く、空隙室1
7を形成する第2の酸化シリコン膜206は、第lのシ
リコン単結晶基板201に埋め込まれた状態になる。
(4) As shown in FIG.
The second silicon oxide film 206 forming 7 is buried in the first silicon single crystal substrate 201.

【0066】このような状態では、空隙室17を形成す
る第2の酸化シリコン膜206の厚さが大きくなって
も、第lの酸化シリコン膜204と第2の酸化シリコン
膜206との厚さを最適化すれば、図2の(h)での第
2の酸化シリコン膜206と第1のシリコン単結晶基板
201との段差を、具体的には、例えば、0.1μm以
下の段差に制御することが出来る。
In such a state, even if the thickness of the second silicon oxide film 206 forming the void space 17 increases, the thickness of the first silicon oxide film 204 and the thickness of the second silicon oxide film 206 increase. Is optimized, the step between the second silicon oxide film 206 and the first silicon single crystal substrate 201 in FIG. 2H is specifically controlled to, for example, a step of 0.1 μm or less. You can do it.

【0067】すなわち、空隙室17を形成する第2の酸
化シリコン膜206の厚さが、例えば、1μm以上に厚
膜化した場合でも、段差が0.1μm以下に制御出来
る。つまり、空隙室17の隙間を大きくできるので、空
隙室17に細かな異物が侵入して付着しても、便用出
来、高い歩留まりを得る事が出来る。従って、特性が安
定で、安価な半導体圧力測定装置が得られる。
That is, even when the thickness of the second silicon oxide film 206 forming the void space 17 is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is, since the gap of the gap chamber 17 can be enlarged, even if fine foreign matter enters and adheres to the gap chamber 17, it can be used conveniently and a high yield can be obtained. Therefore, an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0068】(5)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層207の薄膜化が出来る。
このため、ポリシリコン層207の、ポリシリコン成長
温度を低温化出来、グレイサイズを小さくすることが出
来るので、研摩工程が容易になる。また、研摩量も少な
くて良くなるため、研削加工が不要になる。
(5) Since the step can be reduced, the polysilicon layer 207 for flattening can be thinned.
For this reason, the polysilicon growth temperature of the polysilicon layer 207 can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0069】また、ウエハー内やウエハー間のポリシリ
コン層207の厚さのバラツキが小さくなるため研摩作
業が容易で間単になり、安価な半導体圧力測定装置が得
られる。
Further, since the variation in the thickness of the polysilicon layer 207 within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and an inexpensive semiconductor pressure measuring device can be obtained.

【0070】図3は本発明の他の実施例の要部構成説明
図である。本実施例において、ポリシリコン層22は、
第1の単結晶シリコン基板21の一面に一面が接し、半
導体導体プロセスにより形成されている。
FIG. 3 is an explanatory view of a main part configuration of another embodiment of the present invention. In this embodiment, the polysilicon layer 22 is
One surface is in contact with one surface of the first single crystal silicon substrate 21, and is formed by a semiconductor conductor process.

【0071】酸化シリコン膜層23は、ポリシリコン層
22の他面に一面が接し、半導体導体プロセスにより形
成されている。第2の単結晶シリコン基板24は、酸化
シリコン膜層23の他面に、一面が接して設けられてい
る。
The silicon oxide film layer 23 has one surface in contact with the other surface of the polysilicon layer 22 and is formed by a semiconductor conductor process. The second single crystal silicon substrate 24 is provided with one surface in contact with the other surface of the silicon oxide film layer 23.

【0072】凹部25は、第1の単結晶シリコン基板2
1の一面側に設けられ、第1の単結晶シリコン基板21
にダイアフラム26を形成し、ポリシリコン層22と空
隙室27を構成する。
The recess 25 is formed in the first single crystal silicon substrate 2
1 provided on one surface side of the first monocrystalline silicon substrate 21
Is formed to form the polysilicon layer 22 and the void space 27.

【0073】歪検出センサ28は、ダイアフラム26に
設けられている。導圧孔29は、第2の単結晶シリコン
基板24の他面から、空隙室27に連通され、この空隙
室27と外部とを連通している。
The strain detection sensor 28 is provided on the diaphragm 26. The pressure guiding hole 29 is communicated from the other surface of the second single crystal silicon substrate 24 to the cavity 27, and communicates the cavity 27 with the outside.

【0074】この結果、ダイアフラム26は、シリコン
単結晶材のみによって形成される。即ち、残留歪が無い
ダイアフラムを構成することが出来、更なるダイアフラ
ム26の薄膜化が可能になり、測定精度、感度が更に向
上された半導体圧力測定装置が得られる。
As a result, diaphragm 26 is formed only of a silicon single crystal material. That is, it is possible to form a diaphragm having no residual strain, to further reduce the thickness of the diaphragm 26, and to obtain a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity.

【0075】図4は本発明の他の実施例の要部構成説明
図である。本実施例においては、ポリシリコン層32
は、第1の単結晶シリコン基板31の一面に一面が接
し、半導体導体プロセスにより形成されている。酸化シ
リコン膜層33は、このポリシリコン層32の他面に一
面が接し、半導体導体プロセスにより形成されている。
FIG. 4 is an explanatory diagram of a main part configuration of another embodiment of the present invention. In this embodiment, the polysilicon layer 32
Is formed in contact with one surface of the first single crystal silicon substrate 31 by a semiconductor conductor process. One surface of the silicon oxide film layer 33 is in contact with the other surface of the polysilicon layer 32, and is formed by a semiconductor conductor process.

【0076】第2の単結晶シリコン基板34は、この酸
化シリコン膜層33の他面に一面が接して設けられ、ポ
リシリコン層32とこの酸化シリコン膜層33と共にダ
イアフラム35を構成している。
The second single crystal silicon substrate 34 is provided with one surface in contact with the other surface of the silicon oxide film layer 33, and forms a diaphragm 35 together with the polysilicon layer 32 and the silicon oxide film layer 33.

【0077】凹部36は、第lの単結晶シリコン基板3
1の一面側に設けられ、ポリシリコン層32と空隙室3
7を形成している。丸み部361は、この凹部の底面3
62と側面363との接する部分に設けられている。
The recess 36 is formed in the first single crystal silicon substrate 3
1, the polysilicon layer 32 and the cavity 3
7 are formed. The rounded portion 361 is formed on the bottom surface 3 of the concave portion.
It is provided at a portion where 62 and side surface 363 are in contact.

【0078】歪検出センサ38は、ダイアフラム35に
設けられている。導圧孔39は、この場合は、第1の単
結晶シリコン基板31の他面から空隙室37に連通さ
れ、この空隙室37と外部とを連通している。
The strain detection sensor 38 is provided on the diaphragm 35. In this case, the pressure guiding hole 39 is communicated from the other surface of the first single crystal silicon substrate 31 to the cavity 37, and communicates the cavity 37 with the outside.

【0079】この結果、空隙室37のエッジ部分に丸み
部361が設けられたので、空隙室37に大きな圧力が
加わった場合でも、空隙室37のエッジ部分に発生する
応力が集中する部分がない。そのため、破壊する圧力を
高くすることができる。これによって高耐圧の半導体圧
力測定装置が得られる。
As a result, since the rounded portion 361 is provided at the edge of the gap chamber 37, even when a large pressure is applied to the gap chamber 37, there is no portion where the stress generated at the edge of the gap chamber 37 is concentrated. . Therefore, the breaking pressure can be increased. As a result, a semiconductor pressure measuring device with a high withstand voltage can be obtained.

【0080】図5は本発明の他の実施例の要部構成説明
図である。本実施例においては、ポリシリコン層42
は、第1の単結晶シリコン基板41の一面に一面が接
し、半導体導体プロセスにより形成されている。
FIG. 5 is an explanatory diagram of a main part configuration of another embodiment of the present invention. In this embodiment, the polysilicon layer 42
Is formed in contact with one surface of the first single crystal silicon substrate 41 by a semiconductor conductor process.

【0081】酸化シリコン膜層43は、ポリシリコン層
42の他面に一面が接し、半導体導体プロセスにより形
成されている。第2の単結晶シリコン基板44は、酸化
シリコン膜層43の他面に一面が接して設けられてい
る。
The silicon oxide film layer 43 has one surface in contact with the other surface of the polysilicon layer 42 and is formed by a semiconductor conductor process. The second single crystal silicon substrate 44 is provided with one surface in contact with the other surface of the silicon oxide film layer 43.

【0082】凹部45は、第1の単結晶シリコン基板4
1の一面側に設けられ、第1の単結晶シリコン基板41
にダイアフラム46を形成し、ポリシリコン層42と空
隙室47を構成している。
The recess 45 is formed in the first single crystal silicon substrate 4
1, a first single-crystal silicon substrate 41
A diaphragm 46 is formed on the substrate to form a polysilicon layer 42 and a cavity 47.

【0083】丸み部451は、凹部45の底面452と
側面453との接する部分に設けられている。歪検出セ
ンサ48は、ダイアフラム46に設けられている。導圧
孔49は、この場合は、第2の単結晶シリコン基板44
の他面から、空隙室47に連通され、この空隙室47と
外部とを連通している。
The round portion 451 is provided at a portion where the bottom surface 452 and the side surface 453 of the concave portion 45 are in contact. The strain detection sensor 48 is provided on the diaphragm 46. In this case, the pressure introducing hole 49 is formed in the second single crystal silicon substrate 44.
The other side communicates with the cavity 47, and the cavity 47 communicates with the outside.

【0084】この結果、ダイアフラム46は、シリコン
単結晶材のみによって形成される。即ち、残留歪が無い
ダイアフラムを構成することが出来、更なるダイアフラ
ム46の薄膜化が可能になり、測定精度、感度が更に向
上された半導体圧力測定装置が得られる。
As a result, the diaphragm 46 is formed only of the silicon single crystal material. That is, it is possible to form a diaphragm having no residual strain, and it is possible to further reduce the thickness of the diaphragm 46, and to obtain a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity.

【0085】また、空隙室47のエッジ部分に丸み部4
51があることによって、空隙室47に大きな圧力が加
わった場合でも、空隙室47のエッジ部分に発生する応
力が集中する部分がない。そのため、破壊する圧力を高
くすることができる。これによって高耐圧の半導体圧力
測定装置が得られる。
Further, the rounded portion 4 is formed at the edge of the space 47.
Due to the presence of 51, even when a large pressure is applied to the cavity 47, there is no portion where the stress generated at the edge of the cavity 47 is concentrated. Therefore, the breaking pressure can be increased. As a result, a semiconductor pressure measuring device with a high withstand voltage can be obtained.

【0086】なを、前述の実施例においては、ダイアフ
ラム15,35がポリシリコン層12,32と酸化シリ
コン膜層13,33と第2の単結晶シリコン基板14,
34よりなる場合について説明したが、これに限る事は
無い。
In the above-described embodiment, the diaphragms 15 and 35 are formed of the polysilicon layers 12 and 32, the silicon oxide film layers 13 and 33, and the second single-crystal silicon substrate
34, but the present invention is not limited to this.

【0087】たとえば、ポリシリコン層12,32のみ
でも良く、要するに、ダイアフラム15,35がポリシ
リコン層12,32と酸化シリコン膜層13,33と前
記第2の単結晶シリコン基板14,35との少なくとも
1個により形成されたものであれば良い。要するに、ダ
イアフラム15,35の部分において、不要な層は、エ
ッチングにより容易に除去出来るからである。
For example, only the polysilicon layers 12 and 32 may be used. In short, the diaphragms 15 and 35 are formed of the polysilicon layers 12 and 32, the silicon oxide film layers 13 and 33, and the second single-crystal silicon substrates 14 and 35. at least
What is necessary is just to be formed by one piece. In short, unnecessary layers in the diaphragms 15 and 35 can be easily removed by etching.

【0088】この場合、本半導体圧力測定装置の用途に
より使い分ける事が出来、用途に対して自由度が高い半
導体圧力測定装置が得られる。
In this case, the semiconductor pressure measuring device can be used properly depending on the application of the semiconductor pressure measuring device, and a semiconductor pressure measuring device having a high degree of freedom for the application can be obtained.

【0089】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。従って本発明は、上記実施例に限定されることな
く、その本質から逸脱しない範囲で更に多くの変更、変
形をも含むものである。
The foregoing description merely illustrates certain preferred embodiments for purposes of explanation and illustration of the invention. Therefore, the present invention is not limited to the above-described embodiment, but includes many more changes and modifications without departing from the essence thereof.

【0090】[0090]

【発明の効果】以上説明したように、本発明の請求項l
によれば、 (1)ポリシリコン層と酸化シリコン膜層とが、接して
接合されるようにされたので、熱酸化シリコン膜層が過
剰な水を吸収するためボイドが発生し難い半導体圧力測
定装置が得られる。
As described above, according to the present invention,
According to the above, (1) Since the polysilicon layer and the silicon oxide film layer are made to be in contact with each other, the semiconductor silicon oxide film layer absorbs excessive water, so that the semiconductor pressure measurement in which voids are unlikely to be generated. A device is obtained.

【0091】(2)ポリシリコン層と酸化シリコン膜層
とが、接して接合されるようにされたので、1100℃
以上では、酸化シリコン膜層が軟化するので、ボイドが
存在しても変形して埋める効果がある。また、ごみなど
の粒子も取り込んで、ボイドを解消する事が出来る半導
体圧力測定装置が得られる。
(2) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other, the temperature is set at 1100 ° C.
In the above, since the silicon oxide film layer is softened, there is an effect of deforming and filling even if a void exists. Further, a semiconductor pressure measuring device capable of taking in particles such as dust and eliminating voids can be obtained.

【0092】(3)加えるに、第lのシリコン単結晶基
板に空隙室が設けられたので、ダイアフラムを形成する
ポリシリコン層が薄膜化出来る。具体的には、たとえ
ば、1μm以下に出来る。
(3) In addition, since the void chamber is provided in the first silicon single crystal substrate, the thickness of the polysilicon layer forming the diaphragm can be reduced. Specifically, for example, it can be 1 μm or less.

【0093】このことにより、ポリシリコン層が有する
残留歪の影響を低減出来、ダイアフラムの薄膜化が可能
になり、測定精度、感度特性が向上された、半導体圧力
測定装置が得られる。
As a result, the influence of the residual strain of the polysilicon layer can be reduced, the thickness of the diaphragm can be reduced, and a semiconductor pressure measuring device with improved measurement accuracy and sensitivity characteristics can be obtained.

【0094】(4)製造工程において、空隙室を形成す
る第2の酸化シリコン膜は、第lのシリコン単結晶基板
に埋め込まれた状態になる。このような状態では、空隙
室を形成する第2の酸化シリコン膜の厚さが大きくなっ
ても、第lの酸化シリコン膜と第2の酸化シリコン膜と
の厚さを最適化すれば、第2の酸化シリコン膜と第1の
シリコン単結晶基板との段差を、具体的には、例えば、
0.1μm以下の段差に制御することが出来る。
(4) In the manufacturing process, the second silicon oxide film that forms the void space is buried in the first silicon single crystal substrate. In such a state, even if the thickness of the second silicon oxide film forming the void chamber is large, the thickness of the first silicon oxide film and the thickness of the second silicon oxide film can be optimized. The step between the silicon oxide film 2 and the first silicon single crystal substrate is, for example, specifically, for example,
It can be controlled to a step of 0.1 μm or less.

【0095】すなわち、空隙室を形成する第2の酸化シ
リコン膜の厚さが、例えば、1μm以上に厚膜化した場
合でも、段差が0.1μm以下に制御出来る。つまり、
空隙室の隙間を大きくできるので、空隙室に細かな異物
が侵入して付着しても、便用出来、高い歩留まりを得る
事が出来る。従って、特性が安定で、安価な半導体圧力
測定装置が得られる。
That is, even when the thickness of the second silicon oxide film forming the void chamber is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is,
Since the gap in the gap chamber can be enlarged, even if fine foreign matter enters and adheres to the gap chamber, it can be used conveniently and a high yield can be obtained. Therefore, an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0096】(5)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層の薄膜化が出来る。このた
め、ポリシリコン層の、ポリシリコン成長温度を低温化
出来、グレイサイズを小さくすることが出来るので、研
摩工程が容易になる。また、研摩量も少なくて良くなる
ため、研削加工が不要になる。
(5) Since the step can be reduced, the polysilicon layer for flattening can be thinned. For this reason, the polysilicon growth temperature of the polysilicon layer can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0097】また、ウエハー内やウエハー間のポリシリ
コン層の厚さのバラツキが小さくなるため研摩作業が容
易で間単になり、安価な半導体圧力測定装置が得られ
る。
Further, since the variation in the thickness of the polysilicon layer within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and an inexpensive semiconductor pressure measuring device can be obtained.

【0098】本発明の請求項2によれば、ダイアフラム
は、シリコン単結晶材のみによって形成される。即ち、
残留歪が無いダイアフラムを構成することが出来、更な
るダイアフラムの薄膜化が可能になり、測定精度、感度
が更に向上された半導体圧力測定装置が得られる。
According to the second aspect of the present invention, the diaphragm is formed only of a silicon single crystal material. That is,
A diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0099】本発明の請求項3によれば、空隙室のエッ
ジ部分に丸み部が設けられたので、空隙室に大きな圧力
が加わった場合でも、空隙室のエッジ部分に発生する応
力が集中する部分がない。そのため、破壊する圧力を高
くすることができる。これによって高耐圧の半導体圧力
測定装置が得られる。
According to the third aspect of the present invention, since the rounded portion is provided at the edge of the gap chamber, the stress generated at the edge of the gap chamber is concentrated even when a large pressure is applied to the gap chamber. There is no part. Therefore, the breaking pressure can be increased. As a result, a semiconductor pressure measuring device with a high withstand voltage can be obtained.

【0100】本発明の請求項4によれば、ダイアフラム
は、シリコン単結晶材のみによって形成される。即ち、
残留歪が無いダイアフラムを構成することが出来、更な
るダイアフラムの薄膜化が可能になり、測定精度、感度
が更に向上された半導体圧力測定装置が得られる。
According to the fourth aspect of the present invention, the diaphragm is formed only of a silicon single crystal material. That is,
A diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0101】また、空隙室のエッジ部分に丸み部がが設
けられたので、空隙室に大きな圧力が加わった場合で
も、空隙室のエッジ部分に発生する応力が集中する部分
がない。そのため、破壊する圧力を高くすることができ
る。これによって高耐圧の半導体圧力測定装置が得られ
る。
Further, since the rounded portion is provided at the edge of the gap chamber, there is no portion where the stress generated at the edge of the gap chamber is concentrated even when a large pressure is applied to the gap chamber. Therefore, the breaking pressure can be increased. As a result, a semiconductor pressure measuring device with a high withstand voltage can be obtained.

【0102】本発明の請求項5によれば、ダイアフラム
がポリシリコン層と酸化シリコン膜層と第2の単結晶シ
リコン基板との少なくとも1個により形成されたので、
本半導体圧力測定装置の用途により使い分ける事が出
来、用途に対して自由度が高い半導体圧力測定装置が得
られる。
According to claim 5 of the present invention, since the diaphragm is formed by at least one of the polysilicon layer, the silicon oxide film layer, and the second single crystal silicon substrate,
The semiconductor pressure measuring device can be selectively used depending on the application of the semiconductor pressure measuring device, and a semiconductor pressure measuring device having a high degree of freedom for the application is obtained.

【0103】本発明の請求項6によれば、 (1)ポリシリコン層と酸化シリコン膜層とが、接して
接合されるようにされたので、熱酸化シリコン膜層が過
剰な水を吸収するためボイドが発生し難い半導体圧力測
定装置の製造方法が得られる。
According to the sixth aspect of the present invention, (1) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other, the thermal silicon oxide film layer absorbs excess water. Therefore, a method of manufacturing a semiconductor pressure measuring device in which voids are unlikely to be generated can be obtained.

【0104】(2)ポリシリコン層と酸化シリコン膜層
とが、接して接合されるようにされたので、1100℃
以上では、酸化シリコン膜層が軟化するので、ボイドが
存在しても変形して埋める効果がある。
(2) Since the polysilicon layer and the silicon oxide film layer are brought into contact with each other, the temperature is set at 1100 ° C.
In the above, since the silicon oxide film layer is softened, there is an effect of deforming and filling even if a void exists.

【0105】また、ごみなどの粒子も取り込んで、ボイ
ドを解消する事が出来る半導体圧力測定装置の製造方法
が得られる。 (3)工程(h)に示す如く、空隙室を形成する第2の
酸化シリコン膜は、第1のシリコン単結晶基板に理め込
まれた状態になる。
Further, a method for manufacturing a semiconductor pressure measuring device capable of taking in particles such as dust and eliminating voids is obtained. (3) As shown in step (h), the second silicon oxide film forming the void chamber is in a state of being embedded in the first silicon single crystal substrate.

【0106】このような状態では、空隙室を形成する第
2の酸化シリコン膜の厚さが大きくなっても、第1の酸
化シリコン膜と第2の酸化シリコン膜との厚さを最適化
すれば、(h)工程での第2の酸化シリコン膜と第1の
シリコン単結晶基板との段差を、具体的には、例えば、
0.1μm以下の段差に制御することが出来る。
In such a state, even if the thickness of the second silicon oxide film forming the void space increases, the thickness of the first silicon oxide film and the thickness of the second silicon oxide film can be optimized. For example, the step between the second silicon oxide film and the first silicon single crystal substrate in the step (h) is specifically, for example,
It can be controlled to a step of 0.1 μm or less.

【0107】すなわち、空隙室を形成する第2の酸化シ
リコン膜の厚さが、例えば、1μm以上に厚膜化した場
合でも、段差が0.1μm以下に制御出来る。つまり、
空隙室の隙間を大きくできるので、空隙室に細かな異物
が侵入して付着しても、使用出来、高い歩留まりを得る
事が出来る。従って、特性が安定で、安価な半導体圧力
測定装置の製造方法が得られる。
That is, even when the thickness of the second silicon oxide film forming the void chamber is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is,
Since the gap in the gap chamber can be enlarged, even if fine foreign matter enters and adheres to the gap chamber, it can be used and a high yield can be obtained. Therefore, a method for manufacturing an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0108】(4)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層の薄膜化が出来る。このた
め、ポリシリコン層の、ポリシリコン成長温度を低温化
出来、グレイサイズを小さくすることが出来るので、研
摩工程が容易になる。また、研摩量も少なくて良くなる
ため、研削加工が不要になる。
(4) Since the step can be reduced, the polysilicon layer for flattening can be thinned. For this reason, the polysilicon growth temperature of the polysilicon layer can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0109】また、ウエハー内やウエハー間のポリシリ
コン層の厚さのバラツキが小さくなるため研摩作業が容
易で間単になり、安価な半導体圧力測定装置の製造方法
が得られる。
Further, since the variation in the thickness of the polysilicon layer within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and a method of manufacturing an inexpensive semiconductor pressure measuring device can be obtained.

【0110】従って、本発明によれば、安価で且つ精
度、感度、週大圧特性が良好で、作製プロセスが安定で
特性のぱらつきが少ない、半導体圧力測定装置とその製
造方法を実現することが出来る。
Therefore, according to the present invention, it is possible to realize a semiconductor pressure measuring device and a manufacturing method thereof which are inexpensive, have good accuracy, sensitivity, and large pressure characteristics, have a stable manufacturing process, and have little fluctuation in characteristics. I can do it.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の要部構成説明図である。FIG. 1 is an explanatory diagram of a main part configuration of an embodiment of the present invention.

【図2】図1の製作工程説明図である。FIG. 2 is an explanatory view of a manufacturing process of FIG. 1;

【図3】本発明の他の実施例の要部構成説明図である。FIG. 3 is an explanatory diagram of a main part configuration of another embodiment of the present invention.

【図4】本発明の他の実施例の要部構成説明図である。FIG. 4 is an explanatory view of a main part configuration of another embodiment of the present invention.

【図5】本発明の他の実施例の要部構成説明図である。FIG. 5 is an explanatory diagram of a main part configuration of another embodiment of the present invention.

【図6】従来より一般に使用されている従来例の構成説
明図である。
FIG. 6 is an explanatory diagram of a configuration of a conventional example generally used in the related art.

【図7】図6の製作工程説明図である。FIG. 7 is an explanatory view of a manufacturing process of FIG. 6;

【符号の説明】 11 第1の単結晶シリコン基板 12 ポリシリコン層 13 酸化シリコン膜層 14 第2の単結晶シリコン基板 15 ダイアフラム 16 凹部 17 空隙室 18 歪検出素子 19 導圧孔 21 第1の単結晶シリコン基板 22 ポリシリコン層 23 酸化シリコン膜層 24 第2の単結晶シリコン基板 25 凹部 26 ダイアフラム 27 空隙室 28 歪検出センサ 29 導圧孔 31 第1の単結晶シリコン基板 32 ポリシリコン層 33 酸化シリコン膜層 34 第2の単結晶シリコン基板 35 ダイアフラム 36 凹部 361 丸み部 362 底面 363 側面 37 空隙室 38 歪検出素子 39 導圧孔 41 第1の単結晶シリコン基板 42 ポリシリコン層 43 酸化シリコン膜層 44 第2の単結晶シリコン基板 45 凹部 451 丸み部 452 底面 453 側面 46 ダイアフラム 47 空隙室 48 歪検出センサ 49 導圧孔 201 第1の単結晶シリコン基板 202 第lの窒化シリコン膜 203 所定個所 204 第1の酸化シリコン膜 205 第2の窒化シリコン膜 206 第2の酸化シリコン膜 207 ポリシリコン層 208 第2の単結晶シリコン基板 209 第3の酸化シリコン膜 211 歪検出センサ 212 孔DESCRIPTION OF SYMBOLS 11 First single-crystal silicon substrate 12 Polysilicon layer 13 Silicon oxide film layer 14 Second single-crystal silicon substrate 15 Diaphragm 16 Recess 17 Void chamber 18 Strain detecting element 19 Pressure guiding hole 21 First single Crystal silicon substrate 22 Polysilicon layer 23 Silicon oxide film layer 24 Second single crystal silicon substrate 25 Concave portion 26 Diaphragm 27 Void chamber 28 Strain detection sensor 29 Pressure guiding hole 31 First single crystal silicon substrate 32 Polysilicon layer 33 Silicon oxide Film layer 34 second single-crystal silicon substrate 35 diaphragm 36 concave portion 361 rounded portion 362 bottom surface 363 side surface 37 void space 38 strain detecting element 39 pressure-guiding hole 41 first single-crystal silicon substrate 42 polysilicon layer 43 silicon oxide film layer 44 Second single crystal silicon substrate 45 Concave part 451 Round part 452 bottom surface 453 side surface 46 diaphragm 47 void space 48 strain detection sensor 49 pressure guiding hole 201 first single crystal silicon substrate 202 first silicon nitride film 203 predetermined location 204 first silicon oxide film 205 second silicon nitride film 206 Second silicon oxide film 207 Polysilicon layer 208 Second single crystal silicon substrate 209 Third silicon oxide film 211 Strain detection sensor 212 Hole

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F055 AA40 BB20 CC02 DD05 EE13 FF11 FF23 FF43 GG01 GG14 HH05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2F055 AA40 BB20 CC02 DD05 EE13 FF11 FF23 FF43 GG01 GG14 HH05

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、 第lの単結晶シリコン基板と、 この第1の単結晶シリコン基板の一面に一面が接し半導
体プロセスにより形成されたポリシリコン層と、 このポリシリコン層の他面に一面が接し半導体プロセス
により形成された酸化シリコン膜層と、 この酸化シリコン膜層の他面に一面が接して設けられ前
記ポリシリコン層とこの酸化シリコン膜層と共にダイア
フラムを構成する第2の単結晶シリコン基板と、 前記第lの単結晶シリコン基板の一面側に設けられ前記
ポリシリコン層と空隙室を形成する凹部と、 前記ダイアフラムに設けられた歪検出センサと、 前記第1の単結晶シリコン基板の他面あるいは前記第2
の単結晶シリコン基板の他面から前記空隙室に連通され
この空隙室と外部とを連通する導圧孔とを具備したこと
を特徴とする半導体圧力測定装置。
1. A semiconductor pressure measuring device in which a void chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, wherein: a first single-crystal silicon substrate; A polysilicon layer formed by a semiconductor process with one surface in contact with one surface of the substrate; a silicon oxide film layer formed by a semiconductor process with one surface in contact with the other surface of the polysilicon layer; A second single-crystal silicon substrate provided in contact with one surface to form a diaphragm together with the polysilicon layer and the silicon oxide film layer; and a gap between the polysilicon layer provided on one surface of the first single-crystal silicon substrate. A concave portion forming a chamber; a strain detection sensor provided on the diaphragm; and the other surface of the first single crystal silicon substrate or the second surface.
A pressure-guiding hole communicating from the other surface of the single-crystal silicon substrate to the cavity and communicating the cavity with the outside.
【請求項2】ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、 第1の単結晶シリコン基板と、 この第1の単結晶シリコン基板の一面に一面が接し半導
体導体プロセスにより形成されたポリシリコン層と、 このポリシリコン層の他面に一面が接し半導体導体プロ
セスにより形成された酸化シリコン膜層と、 この酸化シリコン膜層の他面に一面が接して設けられた
第2の単結晶シリコン基板と、 前記第1の単結晶シリコン基板の一面側に設けられこの
第1の単結晶シリコン基板にダイアフラムを形成し前記
ポリシリコン層と空隙室を構成する凹部と、 前記ダイアフラムに設けられた歪検出センサと、 前記第1の単結晶シリコン基板の他面あるいは前記第2
の単結晶シリコン基板の他面から前記空隙室に連通され
この空隙室と外部とを連通する導圧孔とを具備したこと
を特徴とする半導体圧力測定装置。
2. A semiconductor pressure measuring device in which a void chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, wherein: a first single crystal silicon substrate; A polysilicon layer formed by a semiconductor conductor process with one surface in contact with one surface of the substrate; a silicon oxide film layer formed by a semiconductor conductor process with one surface in contact with the other surface of the polysilicon layer; A second single-crystal silicon substrate provided with one surface in contact with a surface; and a diaphragm provided on one surface of the first single-crystal silicon substrate and forming a diaphragm on the first single-crystal silicon substrate. A concave portion forming a void chamber; a strain detection sensor provided on the diaphragm; and the other surface of the first single crystal silicon substrate or the second surface.
A pressure-guiding hole communicating from the other surface of the single-crystal silicon substrate to the cavity and communicating the cavity with the outside.
【請求項3】ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、 第lの単結晶シリコン基板と、 この第1の単結晶シリコン基板の一面に一面が接し半導
体導体プロセスにより形成されたポリシリコン層と、 このポリシリコン層の他面に一面が接し半導体導体プロ
セスにより形成された酸化シリコン膜層と、 この酸化シリコン膜層の他面に一面が接して設けられ前
記ポリシリコン層とこの酸化シリコン膜層と共にダイア
フラムを構成する第2の単結晶シリコン基板と、 前記第lの単結晶シリコン基板の一面側に設けられ前記
ポリシリコン層と空隙室を形成する凹部と、 この凹部の底面と側面との接する部分に設けられた丸み
部と、 前記ダイアフラムに設けられた歪検出センサと、 前記第1の単結晶シリコン基板の他面あるいは前記第2
の単結晶シリコン基板の他面から前記空隙室に連通され
この空隙室と外部とを連通する導圧孔とを具備したこと
を特徴とする半導体圧力測定装置。
3. A semiconductor pressure measuring device in which a void space is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, wherein: a first single crystal silicon substrate; A polysilicon layer formed by a semiconductor conductor process with one surface in contact with one surface of the substrate; a silicon oxide film layer formed by a semiconductor conductor process with one surface in contact with the other surface of the polysilicon layer; A second single-crystal silicon substrate provided in contact with one surface to form a diaphragm together with the polysilicon layer and the silicon oxide film layer; and a polysilicon layer provided on one surface side of the first single-crystal silicon substrate. A concave portion forming a void chamber; a round portion provided at a portion where the bottom surface and the side surface of the concave portion are in contact; and a strain detection provided at the diaphragm. A sensor, and the other surface of the first single crystal silicon substrate or the second surface.
A pressure-guiding hole communicating from the other surface of the single-crystal silicon substrate to the cavity and communicating the cavity with the outside.
【請求項4】ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、 第1の単結晶シリコン基板と、 この第1の単結晶シリコン基板の一面に一面が接し半導
体導体プロセスにより形成されたポリシリコン層と、 このポリシリコン層の他面に一面が接し半導体導体プロ
セスにより形成された酸化シリコン膜層と、 この酸化シリコン膜層の他面に一面が接して設けられた
第2の単結晶シリコン基板と、 前記第1の単結晶シリコン基板の一面側に設けられこの
第1の単結晶シリコン基板にダイアフラムを形成し前記
ポリシリコン層と空隙室を構成する凹部と、 この凹部の底面と側面との接する部分に設けられた丸み
部と、 前記ダイアフラムに設けられた歪検出センサと、 前記第1の単結晶シリコン基板の他面あるいは前記第2
の単結晶シリコン基板の他面から前記空隙室に連通され
この空隙室と外部とを連通する導圧孔とを具備したこと
を特徴とする半導体圧力測定装置。
4. A semiconductor pressure measuring device in which a void space is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, wherein: a first single crystal silicon substrate; A polysilicon layer formed by a semiconductor conductor process with one surface in contact with one surface of the substrate; a silicon oxide film layer formed by a semiconductor conductor process with one surface in contact with the other surface of the polysilicon layer; A second single-crystal silicon substrate provided with one surface in contact with a surface; and a diaphragm provided on one surface of the first single-crystal silicon substrate and forming a diaphragm on the first single-crystal silicon substrate. A concave portion forming a void chamber; a round portion provided at a portion where a bottom surface and a side surface of the concave portion are in contact; a strain detection sensor provided at the diaphragm; Other surface or the second single-crystal silicon substrate
A pressure-guiding hole communicating from the other surface of the single-crystal silicon substrate to the cavity and communicating the cavity with the outside.
【請求項5】前記ダイアフラムが前記ポリシリコン層と
前記酸化シリコン膜層と前記第2の単結晶シリコン基板
との少なくとも1個により形成された事を特徴とする請
求項1又は請求項3記載の半導体圧力測定装置。
5. The semiconductor device according to claim 1, wherein said diaphragm is formed by at least one of said polysilicon layer, said silicon oxide film layer, and said second single-crystal silicon substrate. Semiconductor pressure measuring device.
【請求項6】ダイアフラムの一面側に空隙室が設けられ
該ダイアフラムの他面側に測定圧が印加される半導体圧
力測定装置の製造方法において、 以下の工程を有する事を特徴とする半導体圧力測定装置
の製造方法。 (a)第lの単結晶シリコン基板の表面に第1の窒化シ
リコン膜を形成する工程。 (b)フォトリソグラフィにより第1の単結晶シリコン
基板上の第1の窒化シリコン膜の所要筒所を除去する工
程。 (c)前記第1の単結晶シリコン基板を酸化して第1の
酸化シリコン膜を形成する工程。 (d)この第1の酸化シリコン膜を除去する工程。 (e)この第1の酸化シリコン膜が除去された個所の前
記第1の単粘晶シリコン基板の表面と前記第lの窒化シ
リコン膜の表面とに第2の窒化シリコン膜を形成する工
程。 (f)この第2の窒化シリコン膜を異方性エッチングに
よって除去する工程。 (g)この第2の窒化シリコン膜を除去した個所の前記
第1の単結晶シリコン基板を酸化して第2の酸化シリコ
ン膜を形成する工程。 (h)前記第1の単結晶シリコン基板に形成されている
第lの窒化シリコン膜と第2の窒化シリコン膜を除去す
る工程。 (i)前記第1の単結晶シリコン基板の一面にポリシリ
コン層を形成する工程。 (j)このポリシリコン層の表面を研磨により平坦化す
る工程。 (k)第2の単結晶シリコン基板の一面に第3の酸化シ
リコン膜を形成する工程。 (l)前記第1の単結晶シリコン基板のポリシリコン層
面と前記第2の単結晶シリコン基板の第3の酸化シリコ
ン膜とを接合する工程。 (m)前記第1または第2の単結晶シリコン基板をダイ
アフラムの厚さ分を残して研磨する工程。 (n)このダイアフラムに歪み検出センサを形成する工
程。 (o)前記第lまたは第2の単結晶シリコン基板に前記
第2の酸化シリコン膜に達する孔を形成する工程。 (p)前記第2の酸化シリコン膜に達する孔より選択エ
ッチングにより前記第2の酸化シリコン膜を除去する工
程。
6. A method of manufacturing a semiconductor pressure measuring device in which a cavity is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, comprising the following steps: Device manufacturing method. (A) forming a first silicon nitride film on the surface of the first single-crystal silicon substrate; (B) removing a required portion of the first silicon nitride film on the first single crystal silicon substrate by photolithography; (C) a step of oxidizing the first single crystal silicon substrate to form a first silicon oxide film. (D) removing the first silicon oxide film. (E) forming a second silicon nitride film on the surface of the first single viscous silicon substrate and the surface of the first silicon nitride film where the first silicon oxide film has been removed; (F) removing the second silicon nitride film by anisotropic etching. (G) forming a second silicon oxide film by oxidizing the first single crystal silicon substrate at the location where the second silicon nitride film has been removed; (H) removing the first silicon nitride film and the second silicon nitride film formed on the first single crystal silicon substrate. (I) forming a polysilicon layer on one surface of the first single crystal silicon substrate; (J) a step of flattening the surface of the polysilicon layer by polishing; (K) forming a third silicon oxide film on one surface of the second single crystal silicon substrate; (L) a step of bonding a polysilicon layer surface of the first single crystal silicon substrate to a third silicon oxide film of the second single crystal silicon substrate. (M) a step of polishing the first or second single-crystal silicon substrate while keeping the thickness of the diaphragm. (N) forming a strain detection sensor on the diaphragm; (O) forming a hole in the first or second single-crystal silicon substrate to reach the second silicon oxide film; (P) removing the second silicon oxide film by selective etching from a hole reaching the second silicon oxide film.
JP23946699A 1999-08-26 1999-08-26 Semiconductor pressure measuring device and manufacturing method thereof Expired - Fee Related JP3709967B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23946699A JP3709967B2 (en) 1999-08-26 1999-08-26 Semiconductor pressure measuring device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23946699A JP3709967B2 (en) 1999-08-26 1999-08-26 Semiconductor pressure measuring device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001066208A true JP2001066208A (en) 2001-03-16
JP3709967B2 JP3709967B2 (en) 2005-10-26

Family

ID=17045194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23946699A Expired - Fee Related JP3709967B2 (en) 1999-08-26 1999-08-26 Semiconductor pressure measuring device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3709967B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482194B2 (en) 2004-03-31 2009-01-27 Kabushiki Kaisha Toshiba Electronic component having micro-electrical mechanical system
JP2014170007A (en) * 2014-04-30 2014-09-18 Mitsubishi Electric Corp Semiconductor pressure sensor
US20150047434A1 (en) * 2013-08-19 2015-02-19 Yokogawa Electric Corporation Resonant pressure sensor and manufacturing method therefor
US20150090043A1 (en) * 2013-09-27 2015-04-02 Infineon Technologies Ag Mems
JP2018200327A (en) * 2018-09-14 2018-12-20 ミツミ電機株式会社 Semiconductor sensor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482194B2 (en) 2004-03-31 2009-01-27 Kabushiki Kaisha Toshiba Electronic component having micro-electrical mechanical system
US20150047434A1 (en) * 2013-08-19 2015-02-19 Yokogawa Electric Corporation Resonant pressure sensor and manufacturing method therefor
US11243131B2 (en) * 2013-08-19 2022-02-08 Yokogawa Electric Corporation Resonant pressure sensor and manufacturing method therefor
US11835413B2 (en) 2013-08-19 2023-12-05 Yokogawa Electric Corporation Resonant pressure sensor and manufacturing method therefor
US20150090043A1 (en) * 2013-09-27 2015-04-02 Infineon Technologies Ag Mems
JP2014170007A (en) * 2014-04-30 2014-09-18 Mitsubishi Electric Corp Semiconductor pressure sensor
JP2018200327A (en) * 2018-09-14 2018-12-20 ミツミ電機株式会社 Semiconductor sensor device

Also Published As

Publication number Publication date
JP3709967B2 (en) 2005-10-26

Similar Documents

Publication Publication Date Title
JPH09181332A (en) Manufacture of semiconductor dynamic quantity sensor and anisotropic etching mask
JP2000171318A (en) Semiconductor pressure sensor and its manufacture
JP3994531B2 (en) Manufacturing method of semiconductor pressure sensor
KR950000319B1 (en) Semiconductor pressure sensor and manufacturing method thereof
JP2001066208A (en) Semiconductor pressure measuring device and manufacturing method thereof
JPS63250865A (en) Pressure detecting element and manufacture thereof
US7989894B2 (en) Fusion bonding process and structure for fabricating silicon-on-insulation (SOI) semiconductor devices
JPH07183477A (en) Manufacture of semiconductor substrate
JP3054651B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPS63308390A (en) Manufacture of semiconductor pressure sensor
JP3356031B2 (en) Semiconductor pressure measuring device and manufacturing method thereof
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JPH08248061A (en) Acceleration sensor and manufacture thereof
JP3573262B2 (en) Semiconductor pressure measuring device
JP3196194B2 (en) Semiconductor pressure measuring device and method of manufacturing the same
JPH0230188A (en) Manufacture of semiconductor pressure sensor
JPH10239345A (en) Semiconductor sensor
JP2006003102A (en) Semiconductor pressure sensor and its manufacturing method
JP3055508B2 (en) Manufacturing method of pressure detector
JPH0533018Y2 (en)
JPH06163941A (en) Semiconductor pressure sensor
JPH10135485A (en) Manufacture of semiconductor pressure sensor
JPS63178567A (en) Manufacture of semiconductor pressure sensor
JPH02224277A (en) Semiconductor pressure sensor and manufacture thereof
JPH10284737A (en) Manufacture of capacitive semiconductor sensor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees