JP3356031B2 - Semiconductor pressure measuring device and manufacturing method thereof - Google Patents

Semiconductor pressure measuring device and manufacturing method thereof

Info

Publication number
JP3356031B2
JP3356031B2 JP31501197A JP31501197A JP3356031B2 JP 3356031 B2 JP3356031 B2 JP 3356031B2 JP 31501197 A JP31501197 A JP 31501197A JP 31501197 A JP31501197 A JP 31501197A JP 3356031 B2 JP3356031 B2 JP 3356031B2
Authority
JP
Japan
Prior art keywords
crystal silicon
silicon substrate
single crystal
diaphragm
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31501197A
Other languages
Japanese (ja)
Other versions
JPH11148879A (en
Inventor
暁之 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP31501197A priority Critical patent/JP3356031B2/en
Publication of JPH11148879A publication Critical patent/JPH11148879A/en
Application granted granted Critical
Publication of JP3356031B2 publication Critical patent/JP3356031B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、安価で且つ精度、
感度、過大圧特性が良好で、作製プロセスが安定で特性
のばらつきが少ない、半導体圧力測定装置とその製造方
法に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to an inexpensive and accurate
The present invention relates to a semiconductor pressure measuring device having good sensitivity and overpressure characteristics, a stable manufacturing process, and little variation in characteristics, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図5は従来例の要部構成説明図で、例え
ば、特開平9−113390号公報、発明の名称「半導
体圧力測定装置及びその製造方法」に示されている。図
6は図5の製作工程説明図である。
2. Description of the Related Art FIG. 5 is an explanatory view of a main part of a conventional example, which is disclosed in, for example, Japanese Patent Application Laid-Open No. Hei 9-113390, entitled "Semiconductor Pressure Measuring Apparatus and Manufacturing Method Thereof". FIG. 6 is an explanatory view of the manufacturing process of FIG.

【0003】図5において、第1の単結晶シリコン基板
1は、単結晶からなるシリコン基板である。ポリシリコ
ン層2は、第1の単結晶シリコン基板1の一面に、半導
体導体プロセスにより形成されている。
In FIG. 5, a first single crystal silicon substrate 1 is a silicon substrate made of a single crystal. The polysilicon layer 2 is formed on one surface of the first single crystal silicon substrate 1 by a semiconductor conductor process.

【0004】空隙室3は、ポリシリコン層2に設けられ
ている。第2の単結晶シリコン基板4は、ポリシリコン
層2の他面に、一面が接して設けられ、ポリシリコン層
2の空隙室3が設けられている部分と共に、ダイアフラ
ム5を形成する。
[0004] The void chamber 3 is provided in the polysilicon layer 2. The second single-crystal silicon substrate 4 is provided so that one surface thereof is in contact with the other surface of the polysilicon layer 2, and forms the diaphragm 5 together with the portion of the polysilicon layer 2 where the void space 3 is provided.

【0005】歪検出素子6は、第2の単結晶シリコン基
板4の他面側に設けられている。この場合は、ピエゾ抵
抗ストレンゲージや両端固定梁の振動式ストレンゲージ
などが使用されている。
[0005] The strain detecting element 6 is provided on the other surface side of the second single crystal silicon substrate 4. In this case, a piezoresistive strain gauge or a vibrating strain gauge with fixed beams at both ends is used.

【0006】導圧孔7は、第1の単結晶シリコン基板1
の他面から空隙室3に連通され、空隙室3と外部とを連
通する。
[0006] The pressure guiding hole 7 is formed in the first single crystal silicon substrate 1.
The other surface communicates with the cavity 3 and communicates the cavity 3 with the outside.

【0007】この様な装置は、図6に示す如く、以下の
如くして製作される。 (1)図6(a)に示す如く、フォトリソグラフィによ
り、第1の単結晶シリコン基板101の一面の、酸化シ
リコン薄膜102の所要箇所を残して除去する。
[0007] Such an apparatus is manufactured as follows, as shown in FIG. (1) As shown in FIG. 6A, a portion of one surface of the first single crystal silicon substrate 101 is removed by photolithography except for a required portion of the silicon oxide thin film 102.

【0008】(2)図6(b)に示す如く、第1の単結
晶シリコン基板101の一面に、一面が接するポリシリ
コン層103を、半導体プロセスにより形成する。 (3)図6(c)に示す如く、ポリシリコン層103の
表面を平坦化し、且つ、所定厚さtに研磨する。
(2) As shown in FIG. 6B, a polysilicon layer 103, one surface of which is in contact with one surface of a first single crystal silicon substrate 101, is formed by a semiconductor process. (3) As shown in FIG. 6C, the surface of the polysilicon layer 103 is flattened and polished to a predetermined thickness t.

【0009】(4)図6(d)に示す如く、ポリシリコ
ン層103の他面に、第2の単結晶シリコン基板104
の一面を接合する。 (5)図6(e)に示す如く、所定のダイアフラムの厚
さuを形成する様に、第2の単結晶シリコン基板104
の他面を研磨する。
(4) As shown in FIG. 6D, a second single crystal silicon substrate 104 is formed on the other surface of the polysilicon layer 103.
One side is joined. (5) As shown in FIG. 6E, the second single-crystal silicon substrate 104 is formed so as to form a predetermined diaphragm thickness u.
Polish the other side.

【0010】(6)図6(f)に示す如く、第2の単結
晶シリコン基板104の他面側に、歪検出センサ105
を形成する。 (7)図6(g)に示す如く、第1の単結晶シリコン基
板101の他面から、酸化シリコン薄膜102に達する
導圧孔を形成する。
(6) As shown in FIG. 6F, a strain detection sensor 105 is provided on the other surface of the second single-crystal silicon substrate 104.
To form (7) As shown in FIG. 6 (g), a pressure guiding hole is formed from the other surface of the first single crystal silicon substrate 101 to reach the silicon oxide thin film 102.

【0011】(8)図6(h)に示す如く、導圧孔10
6より、選択エッチングにより、酸化シリコン薄膜10
2を除去する。
(8) As shown in FIG.
6, the silicon oxide thin film 10 is selectively etched.
Remove 2.

【0012】ここで、第1の単結晶シリコン基板1と第
2の単結晶シリコン基板5の接合を真空中で行えば、空
隙室3は真空となり絶対圧センサとなる。また、図5の
ごとく、空隙室3に到達する導圧孔7を、エッチング等
により形成し、空隙室3にも圧力を導入できるように構
成すれば、ゲージ圧や差圧の測定が可能となる。
Here, if the first single-crystal silicon substrate 1 and the second single-crystal silicon substrate 5 are joined in a vacuum, the void space 3 becomes a vacuum and becomes an absolute pressure sensor. Also, as shown in FIG. 5, if the pressure guiding hole 7 reaching the gap chamber 3 is formed by etching or the like so that pressure can be introduced into the gap chamber 3, it is possible to measure the gauge pressure and the differential pressure. Become.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、この様
な半導体圧力測定装置においては、以下のような問題点
が発生する。シリコン同志を直接接合するためには、図
6(c)の工程終了後で、ポリシリコン層103の表面
が平坦で、かつ面荒さが小さい必要がある。
However, such a semiconductor pressure measuring device has the following problems. In order to directly join silicon, the surface of the polysilicon layer 103 needs to be flat and small in surface roughness after the step of FIG.

【0014】ただし、図6(b)の工程での時点では、
工程(a)で形成した酸化膜102の厚さの分だけ段差
ができる。この段差を取り除くためには、ポリシリコン
層103を厚くして、研削・研磨量を増やさなければな
らない。
However, at the time of the step of FIG.
A step is formed by the thickness of the oxide film 102 formed in the step (a). In order to remove this step, the thickness of the polysilicon layer 103 must be increased to increase the amount of grinding and polishing.

【0015】また、酸化シリコン膜102の厚さは、空
隙室3の隙間を構成するので、空隙室3に細かな異物が
侵入して付着しても、使用出来るように、高い歩留まり
を得るために、出来るだけ厚い事が望ましい。酸化シリ
コン膜102の厚さを厚くする事によって、益々、ポリ
シリコン層103を厚くしなければならない。
Further, since the thickness of the silicon oxide film 102 constitutes the gap of the void space 3, a high yield can be obtained so that even if fine foreign matter enters and adheres to the void space 3, it can be used. It is desirable that it be as thick as possible. By increasing the thickness of the silicon oxide film 102, the thickness of the polysilicon layer 103 must be increased.

【0016】しかし、ポリシリコン層103の厚膜化
は、成膜時間が長くなり、生産性が悪くなる。また、成
膜時間の短縮化の為に、成長温度を高くすると、ポリシ
リコン層103のグレインサイズが大きくなる。
However, when the thickness of the polysilicon layer 103 is increased, the film formation time is prolonged and productivity is deteriorated. When the growth temperature is increased to shorten the film formation time, the grain size of the polysilicon layer 103 increases.

【0017】この事により、面粗さを小さくする研摩工
程である、図6(C)の工程が難しくなる。また、ポリ
シリコン層103が厚くなると、バッチ間やウエハー面
内のバラツキの絶対値が大きくなるため寸法管理が難し
くなる。
As a result, the step of FIG. 6C, which is a polishing step for reducing the surface roughness, becomes difficult. Also, when the polysilicon layer 103 is thick, the dimensional control becomes difficult because the absolute value of the variation between batches or within the wafer surface increases.

【0018】例えば、酸化シリコン膜102の厚さが1
μmの場合には、ポリシリコン層103は15μm程度
必要になる。また、図6の工程(c)の研削・研磨工程
には、加工機械の精度内でのバラツキがあるため、研磨
量が多くなると、図6の工程(C)のポリシリコン層1
03のばらつきが大きくなる。
For example, if the thickness of the silicon oxide film 102 is 1
In the case of μm, the polysilicon layer 103 needs to be about 15 μm. Further, in the grinding / polishing step of the step (c) in FIG. 6, there is a variation within the precision of the processing machine. Therefore, when the polishing amount increases, the polysilicon layer 1 in the step (C) of FIG.
03 greatly increases.

【0019】この事により、ポリシリコン層103が無
くなる不良や、ポリシリコン層103が厚くなりすぎる
不良が発生し易くなる。
As a result, a defect that the polysilicon layer 103 disappears and a defect that the polysilicon layer 103 becomes too thick easily occur.

【0020】一方、装置の感度を上げるためには、(ダ
イアフラムを薄くするためには、)ポリシリコン層10
3を出来るだけ薄くするのが望ましい。しかし、ポリシ
リコン層103は残留応力を有するので、ダイアフラム
5の厚さが薄くなると、この残留応力の影響で、ダイア
フラム5の撓みが発生する。
On the other hand, in order to increase the sensitivity of the device, the polysilicon layer 10 (to make the diaphragm thinner) is used.
It is desirable to make 3 as thin as possible. However, since the polysilicon layer 103 has residual stress, when the thickness of the diaphragm 5 is reduced, the diaphragm 5 is bent under the influence of the residual stress.

【0021】図5従来例の形状を実現するためには、ダ
イアフラム5のポリシリコン層は3μm程度以上の厚さ
が必要である。このため、ダイアフラム5の薄膜化にも
限界がある。
FIG. 5 In order to realize the shape of the conventional example, the polysilicon layer of the diaphragm 5 needs to have a thickness of about 3 μm or more. For this reason, there is a limit in reducing the thickness of the diaphragm 5.

【0022】本発明は、これらの問題点を解決するもの
である。本発明の目的は、安価で且つ精度、感度、過大
圧特性が良好で、作製プロセスが安定で特性のばらつき
が少ない、半導体圧力測定装置とその製造方法を提供す
るにある。
The present invention solves these problems. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor pressure measuring device which is inexpensive, has good accuracy, sensitivity, and overpressure characteristics, has a stable manufacturing process, and has little variation in characteristics, and a method of manufacturing the same.

【0023】[0023]

【課題を解決するための手段】この目的を達成するため
に、本発明は、 (1)ダイアフラムの一面側に空隙室が設けられこのダ
イアフラムの他面側に測定圧が印加される半導体圧力測
定装置において、第1の単結晶シリコン基板と、この第
1の単結晶シリコン基板の一面に半導体導体プロセスに
より形成されたポリシリコン層と、このポリシリコン層
の他面に一面が接して設けられ前記ポリシリコン層と共
にダイアフラムを構成する第2の単結晶シリコン基板
と、前記第1の単結晶シリコン基板の一面側のみが掘り
下げられて前記ポリシリコン層の一面と空隙室を形成す
る凹部と、前記ダイアフラムに設けられた歪検出センサ
と、前記第1の単結晶シリコン基板の他面から前記空隙
室に連通されこの空隙室と外部とを連通する導圧孔とを
具備したことを特徴とする半導体圧力測定装置。 (2)ダイアフラムの一面側に空隙室が設けられこのダ
イアフラムの他面側に測定圧が印加される半導体圧力測
定装置において、第1の単結晶シリコン基板と、この第
1の単結晶シリコン基板の一面に一面が接し半導体導体
プロセスにより形成されたポリシリコン層と、このポリ
シリコン層の他面に一面が接して設けられた第2の単結
晶シリコン基板と、前記第1の単結晶シリコン基板の一
面側に設けられこの第1の単結晶シリコン基板にダイア
フラムを形成し前記ポリシリコン層の一面と空隙室を構
成する凹部と、前記ダイアフラムに設けられた歪検出セ
ンサと、前記第2の単結晶シリコン基板の他面から前記
空隙室に連通されこの空隙室と外部とを連通する導圧孔
とを具備したことを特徴とする半導体圧力測定装置。 (3)ダイアフラムの一面側に空隙室が設けられ該ダイ
アフラムの他面側に測定圧が印加される半導体圧力測定
装置の製造方法において、以下の工程を有する事を特徴
とする半導体圧力測定装置の製造方法。 (a)第1の単結晶シリコン基板の表面に第1の窒化シ
リコン膜を形成する工程。 (b)フォトリソグラフィにより第1の単結晶シリコン
基板上の第1の窒化シリコン膜の所要箇所を除去する工
程。 (c)前記第1の単結晶シリコン基板を酸化して第1の
酸化シリコン膜を形成する工程。 (d)この第1の酸化シリコン膜を除去する工程。 (e)この第1の酸化シリコン膜が除去された個所の前
記第1の単結晶シリコン基板の表面と前記第1の窒化シ
リコン膜の表面とに第2の窒化シリコン膜を形成する工
程。 (f)この第2の窒化シリコン膜を異方性エッチングに
よって除去する工程。 (g)この第2の窒化シリコン膜を除去した個所の前記
第1の単結晶シリコン基板を酸化して第2の酸化シリコ
ン膜を形成する工程。 (h)前記第1の単結晶シリコン基板に形成されている
第1の窒化シリコン膜と第2の窒化シリコン膜を除去す
る工程。 (i))前記第1の単結晶シリコン基板の一面にポリシ
リコン層を形成する工程。 (j)このポリシリコン層の表面を研磨により平坦化す
る工程。 (k)前記第1の単結晶シリコン基板の前記第2の酸化
シリコン膜が形成されている面と第2の単結晶シリコン
基板とを接合する工程。 (l)前記第2の単結晶シリコン基板をダイアフラムの
厚さ分を残して研磨する工程。 (m)このダイアフラムに歪み検出センサを形成する工
程。 (n)前記第1の単結晶シリコン基板に前記第2の酸化
シリコン膜に達する孔を形成する工程。 (o)前記第2の酸化シリコン膜に達する孔より選択エ
ッチングにより前記第2の酸化シリコン膜を除去する工
程。 (4)ダイアフラムの一面側に空隙室が設けられ該ダイ
アフラムの他面側に測定圧が印加される半導体圧力測定
装置の製造方法において、以下の工程を有する事を特徴
とする半導体圧力測定装置の製造方法。 (a)第1の単結晶シリコン基板の表面に第1の窒化シ
リコン膜を形成する工程。 (b)フォトリソグラフィにより第1の単結晶シリコン
基板上の第1の窒化シリコン膜の所要箇所を除去する工
程。 (c)前記第1の単結晶シリコン基板を酸化して第1の
酸化シリコン膜を形成する工程。 (d)この第1の酸化シリコン膜を除去する工程。 (e)この第1の酸化シリコン膜が除去された個所の前
記第1の単結晶シリコン基板の表面と前記第1の窒化シ
リコン膜の表面とに第2の窒化シリコン膜を形成する工
程。 (f)この第2の窒化シリコン膜を異方性エッチングに
よって除去する工程。 (g)この第2の窒化シリコン膜を除去した個所の前記
第1の単結晶シリコン基板を酸化して第2の酸化シリコ
ン膜を形成する工程。 (h)前記第1の単結晶シリコン基板に形成されている
第1の窒化シリコン膜と第2の窒化シリコン膜を除去す
る工程。 (i))前記第1の単結晶シリコン基板の一面にポリシ
リコン層を形成する工程。 (j)このポリシリコン層の表面を研磨により平坦化す
る工程。 (k)前記第1の単結晶シリコン基板の前記第2の酸化
シリコン膜が形成されている面と第2の単結晶シリコン
基板とを接合する工程。 (l)前記第1の単結晶シリコン基板をダイアフラムの
厚さ分を残して研磨する工程。 (m)このダイアフラムに歪み検出センサを形成する工
程。 (n)前記第2の単結晶シリコン基板に前記第2の酸化
シリコン膜に達する孔を形成する工程。 (o)前記第2の酸化シリコン膜に達する孔より選択エ
ッチングにより前記第2の酸化シリコン膜を除去する工
程。
In order to achieve this object, the present invention relates to (1) a semiconductor pressure measuring method in which a void space is provided on one side of a diaphragm and a measuring pressure is applied to the other side of the diaphragm. in the device, a first single crystal silicon substrate, and the first single crystal silicon substrate a polysilicon layer formed by a semiconductor conductor process on one side of the provided in contact is one side to the other surface of the polysilicon layer wherein A second single-crystal silicon substrate forming a diaphragm together with a polysilicon layer, and only one surface side of the first single-crystal silicon substrate is dug.
A concave portion which is lowered to form a void space with one surface of the polysilicon layer; a strain detection sensor provided on the diaphragm; and the void space which is communicated from the other surface of the first single crystal silicon substrate to the void space. And a pressure guiding hole communicating the outside with the outside. (2) In a semiconductor pressure measuring device in which a gap chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, the first single crystal silicon substrate and the first single crystal silicon substrate a polysilicon layer with one side formed by contact with the semiconductor conductor process on one side, and the second single crystal silicon substrate which is provided with contacts one surface to the other surface of the polysilicon layer, the first single crystal silicon substrate A diaphragm provided on one surface side, forming a diaphragm on the first single crystal silicon substrate to form a cavity with one surface of the polysilicon layer , a strain detection sensor provided on the diaphragm, and the second single crystal A semiconductor pressure measuring device, comprising: a pressure guiding hole which is communicated from the other surface of the silicon substrate to the cavity and communicates the cavity with the outside. (3) A method of manufacturing a semiconductor pressure measuring device in which a gap chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, comprising the following steps. Production method. (A) forming a first silicon nitride film on a surface of a first single crystal silicon substrate; (B) removing a required portion of the first silicon nitride film on the first single crystal silicon substrate by photolithography; (C) a step of oxidizing the first single crystal silicon substrate to form a first silicon oxide film. (D) removing the first silicon oxide film. (E) forming a second silicon nitride film on the surface of the first single crystal silicon substrate and the surface of the first silicon nitride film where the first silicon oxide film has been removed; (F) removing the second silicon nitride film by anisotropic etching. (G) forming a second silicon oxide film by oxidizing the first single crystal silicon substrate at the location where the second silicon nitride film has been removed; (H) removing the first silicon nitride film and the second silicon nitride film formed on the first single crystal silicon substrate. (I) forming a polysilicon layer on one surface of the first single crystal silicon substrate; (J) a step of flattening the surface of the polysilicon layer by polishing; (K) a step of joining a surface of the first single crystal silicon substrate on which the second silicon oxide film is formed and a second single crystal silicon substrate. (L) a step of polishing the second single-crystal silicon substrate while leaving the thickness of the diaphragm. (M) forming a strain detection sensor on the diaphragm; (N) forming a hole in the first single-crystal silicon substrate to reach the second silicon oxide film; (O) removing the second silicon oxide film by selective etching from a hole reaching the second silicon oxide film. (4) A method of manufacturing a semiconductor pressure measuring device in which a void chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, comprising the following steps.
Manufacturing method of a semiconductor pressure measuring device. (A) A first silicon nitride film is formed on a surface of a first single crystal silicon substrate.
Forming a recon film; (B) First single-crystal silicon by photolithography
A process for removing a required portion of a first silicon nitride film on a substrate
About. (C) oxidizing the first single-crystal silicon substrate to form a first
Forming a silicon oxide film; (D) removing the first silicon oxide film. (E) Before the place where the first silicon oxide film is removed
The surface of the first single crystal silicon substrate and the first silicon nitride
Forming a second silicon nitride film on the surface of the silicon film
About. (F) This second silicon nitride film is subjected to anisotropic etching.
Therefore, the step of removing. (G) the portion where the second silicon nitride film is removed
Oxidizing a first single crystal silicon substrate to form a second silicon oxide
Forming a film. (H) formed on the first single-crystal silicon substrate
Removing the first silicon nitride film and the second silicon nitride film
Process. (I) A policy is formed on one surface of the first single crystal silicon substrate.
Forming a recon layer; (J) Flatten the surface of this polysilicon layer by polishing
Process. (K) the second oxidation of the first single crystal silicon substrate
Surface on which silicon film is formed and second single crystal silicon
A step of bonding to a substrate. (L) The first single crystal silicon substrate is
Polishing while leaving the thickness. (M) A process for forming a strain detection sensor on this diaphragm
About. (N) performing the second oxidation on the second single-crystal silicon substrate;
Forming a hole reaching the silicon film; (O) Selective etching from the hole reaching the second silicon oxide film
Removing the second silicon oxide film by etching
About.

【0024】[0024]

【作用】以上の構成において、高圧側測定圧力又は低圧
側測定圧力の一方が第2の単結晶シリコン基板に印加さ
れ、高圧側測定圧力又は低圧側測定圧力の他方が空隙室
に印加される。この結果、高圧側と低圧側との圧力差に
応じてダイアフラムが歪み、この歪量が歪検出素子によ
って電気的に検出され、圧力の測定が行われる。
In the above arrangement, one of the high-pressure measurement pressure and the low-pressure measurement pressure is applied to the second single-crystal silicon substrate, and the other of the high-pressure measurement pressure and the low-pressure measurement pressure is applied to the gap chamber. As a result, the diaphragm is distorted according to the pressure difference between the high pressure side and the low pressure side, and the amount of this distortion is electrically detected by the distortion detecting element, and the pressure is measured.

【0025】この様な装置は、以下の如くして製作され
る。第1の単結晶シリコン基板の表面に第1の窒化シリ
コン膜を形成する。フォトリソグラフィにより第1の単
結晶シリコン基板上の第1の窒化シリコン膜の所要箇所
を除去する。
Such an apparatus is manufactured as follows. A first silicon nitride film is formed over a surface of a first single crystal silicon substrate. A required portion of the first silicon nitride film over the first single crystal silicon substrate is removed by photolithography.

【0026】第1の単結晶シリコン基板を酸化して第1
の酸化シリコン膜を形成する。この第1の酸化シリコン
膜を除去する。この第1の酸化シリコン膜が除去された
個所の第1の単結晶シリコン基板の表面と、第1の窒化
シリコン膜の表面とに、第2の窒化シリコン膜を形成す
る。
The first single crystal silicon substrate is oxidized to
Is formed. The first silicon oxide film is removed. A second silicon nitride film is formed over the surface of the first single crystal silicon substrate where the first silicon oxide film has been removed and the surface of the first silicon nitride film.

【0027】この第2の窒化シリコン膜を異方性エッチ
ングによって除去する。この第2の窒化シリコン膜を除
去した個所の第1の単結晶シリコン基板を酸化して、第
2の酸化シリコン膜を形成する。第1の単結晶シリコン
基板に形成されている第1の窒化シリコン膜と第2の窒
化シリコン膜を除去する。
This second silicon nitride film is removed by anisotropic etching. The first single crystal silicon substrate where the second silicon nitride film has been removed is oxidized to form a second silicon oxide film. The first silicon nitride film and the second silicon nitride film formed on the first single crystal silicon substrate are removed.

【0028】第1の単結晶シリコン基板の一面にポリシ
リコン層を形成する。このポリシリコン層の表面を研磨
により平坦化する。第1の単結晶シリコン基板の、第2
の酸化シリコン膜が形成されている面と、第2の単結晶
シリコン基板とを接合する。
A polysilicon layer is formed on one surface of the first single crystal silicon substrate. The surface of the polysilicon layer is flattened by polishing. The second single crystal silicon substrate
The surface on which the silicon oxide film is formed and the second single crystal silicon substrate are bonded.

【0029】第2の単結晶シリコン基板を、ダイアフラ
ムの厚さ分を残して研磨する。このダイアフラムに歪み
検出センサを形成する。第1の単結晶シリコン基板に、
第2の酸化シリコン膜に達する孔を形成する。
The second single crystal silicon substrate is polished except for the thickness of the diaphragm. A distortion detection sensor is formed on the diaphragm. On the first single crystal silicon substrate,
A hole reaching the second silicon oxide film is formed.

【0030】第2の酸化シリコン膜に達する孔より、選
択エッチングにより、第2の酸化シリコン膜を除去す
る。又は、この様な装置は、以下の如くして製作され
る。第1の単結晶シリコン基板の表面に第1の窒化シリ
コン膜を形成する。フォトリソグラフィにより第1の単
結晶シリコン基板上の第1の窒化シリコン膜の所要箇所
を除去する。第1の単結晶シリコン基板を酸化して第1
の酸化シリコン膜を形成する。この第1の酸化シリコン
膜を除去する。この第1の酸化シリコン膜が除去された
個所の第1の単結晶シリコン基板の表面と、第1の窒化
シリコン膜の表面とに、第2の窒化シリコン膜を形成す
る。この第2の窒化シリコン膜を異方性エッチングによ
って除去する。この第2の窒化シリコン膜を除去した個
所の第1の単結晶シリコン基板を酸化して、第2の酸化
シリコン膜を形成する。第1の単結晶シリコン基板に形
成されている第1の窒化シリコン膜と第2の窒化シリコ
ン膜を除去する。第1の単結晶シリコン基板の一面にポ
リシリコン層を形成する。このポリシリコン層の表面を
研磨により平坦化する。第1の単結晶シリコン基板の、
第2の酸化シリコン膜が形成されている面と、第2の単
結晶シリコン基板とを接合する。第1の単結晶シリコン
基板を、ダイアフラムの厚さ分を残して研磨する。この
ダイアフラムに歪み検出センサを形成する。第2の単結
晶シリコン基板に、第2の酸化シリコン膜に達する孔を
形成する。第2の酸化シリコン膜に達する孔より、選択
エッチングにより、第2の酸化シリコン膜を除去する。
以下、実施例に基づき詳細に説明する。
The second silicon oxide film is removed from the hole reaching the second silicon oxide film by selective etching. Or, such a device is made as follows:
You. A first silicon nitride film is formed on the surface of the first single crystal silicon substrate.
A cone film is formed. First unit by photolithography
Required part of first silicon nitride film on crystalline silicon substrate
Is removed. Oxidizing the first single crystal silicon substrate to form the first
Is formed. This first silicon oxide
Remove the film. This first silicon oxide film was removed.
A first surface of the first single-crystal silicon substrate and a first nitride
Forming a second silicon nitride film on the surface of the silicon film;
You. This second silicon nitride film is anisotropically etched.
To remove. A piece obtained by removing the second silicon nitride film
Oxidation of the first single crystal silicon substrate at
A silicon film is formed. Form on the first single crystal silicon substrate
The first silicon nitride film and the second silicon nitride formed
The film is removed. One surface of the first single crystal silicon substrate
A silicon layer is formed. The surface of this polysilicon layer
Flatten by polishing. A first single crystal silicon substrate,
A surface on which the second silicon oxide film is formed;
Bonding to a crystalline silicon substrate. First single crystal silicon
The substrate is polished leaving the thickness of the diaphragm. this
A strain detection sensor is formed on the diaphragm. The second simple connection
A hole reaching the second silicon oxide film
Form. Select from holes reaching the second silicon oxide film
The second silicon oxide film is removed by etching.
Hereinafter, a detailed description will be given based on embodiments.

【0031】[0031]

【発明の実施の形態】図1は本発明の一実施例の要部構
成説明図、図2は図1の製作工程説明図である。図にお
いて、ポリシリコン層12は、第1の単結晶シリコン基
板11の一面に、半導体導体プロセスにより形成されて
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of a main part of an embodiment of the present invention, and FIG. 2 is an explanatory view of a manufacturing process of FIG. In the figure, a polysilicon layer 12 is formed on one surface of a first single crystal silicon substrate 11 by a semiconductor conductor process.

【0032】第2の単結晶シリコン基板13は、ポリシ
リコン層12の他面に、一面が接して設けられ、ポリシ
リコン層12と共にダイアフラム14を構成する。凹部
15は、第1の単結晶シリコン基板11の一面側のみが
掘り下げられて、ポリシリコン層12の一面と空隙室1
6を形成する。
The second single-crystal silicon substrate 13 is provided with one surface in contact with the other surface of the polysilicon layer 12, and forms a diaphragm 14 together with the polysilicon layer 12. The recess 15 has only one surface side of the first single crystal silicon substrate 11.
Drilled down , one surface of the polysilicon layer 12 and the cavity 1
6 is formed.

【0033】歪検出素子17は、ダイアフラム14に設
けられている。この場合は、例えば、ピエゾ抵抗ストレ
ンゲージや両端固定梁の振動式ストレンゲージが使用さ
れている。
The strain detecting element 17 is provided on the diaphragm 14. In this case, for example, a piezoresistive strain gauge or a vibrating strain gauge with fixed beams at both ends is used.

【0034】導圧孔18は、第1の単結晶シリコン基板
11の他面から、空隙室16に連通され、空隙室16と
外部とを連通する。
The pressure introducing hole 18 is communicated from the other surface of the first single crystal silicon substrate 11 to the cavity 16, and communicates the cavity 16 with the outside.

【0035】[0035]

【0036】この様な装置は、図2に示す如く、以下の
如くして製作される。 (a)図2(a)に示す如く、第1の単結晶シリコン基
板201の表面に、第1の窒化シリコン膜202を形成
する。 (b)図2(b)に示す如く、フォトリソグラフィによ
り、第1の単結晶シリコン基板201上の、第1の窒化
シリコン膜202の所要箇所203を除去する。
Such an apparatus is manufactured as follows, as shown in FIG. (A) As shown in FIG. 2A, a first silicon nitride film 202 is formed on a surface of a first single crystal silicon substrate 201. (B) As shown in FIG. 2B, a required portion 203 of the first silicon nitride film 202 on the first single crystal silicon substrate 201 is removed by photolithography.

【0037】(c)図2(c)に示す如く、第1の単結
晶シリコン基板201を酸化して、所要箇所203に第
1の酸化シリコン膜204を形成する。 (d)図2(d)に示す如く、この第1の酸化シリコン
膜204を除去する。
(C) As shown in FIG. 2C, the first single-crystal silicon substrate 201 is oxidized to form a first silicon oxide film 204 at a required position 203. (D) As shown in FIG. 2D, the first silicon oxide film 204 is removed.

【0038】(e)図2(e)に示す如く、この第1の
酸化シリコン膜204が除去された個所203の第1の
単結晶シリコン基板201の表面と、第1の窒化シリコ
ン膜202の表面とに、第2の窒化シリコン膜205を
形成する。
(E) As shown in FIG. 2 (e), the surface of the first single crystal silicon substrate 201 at a position 203 where the first silicon oxide film 204 has been removed, and the first silicon nitride film 202 A second silicon nitride film 205 is formed on the surface.

【0039】(f)図2(f)に示す如く、この第2の
窒化シリコン膜205を異方性エッチングによって除去
する。 (g)図2(g)に示す如く、この第2の窒化シリコン
膜205を除去した個所の、第1の単結晶シリコン基板
201を酸化して、第2の酸化シリコン膜206を形成
する。
(F) As shown in FIG. 2F, the second silicon nitride film 205 is removed by anisotropic etching. (G) As shown in FIG. 2 (g), the first single crystal silicon substrate 201 where the second silicon nitride film 205 is removed is oxidized to form a second silicon oxide film 206.

【0040】(h)図2(h)に示す如く、 第1の単
結晶シリコン基板201に形成されている、第1の窒化
シリコン膜202と第2の窒化シリコン膜205とを除
去する。 (i))図2(i)に示す如く、第1の単結晶シリコン
基板201の一面にポリシリコン層207を形成する。
(H) As shown in FIG. 2H, the first silicon nitride film 202 and the second silicon nitride film 205 formed on the first single crystal silicon substrate 201 are removed. (I) As shown in FIG. 2 (i), a polysilicon layer 207 is formed on one surface of the first single crystal silicon substrate 201.

【0041】(j)図2(j)に示す如く、このポリシ
リコン層207の表面を研磨により平坦化する。 (k)図2(k)に示す如く、第1の単結晶シリコン基
板201の第2の酸化シリコン膜206が形成されてい
る面と、第2の単結晶シリコン基板208とを接合す
る。
(J) As shown in FIG. 2 (j), the surface of the polysilicon layer 207 is flattened by polishing. (K) As shown in FIG. 2K, the surface of the first single crystal silicon substrate 201 on which the second silicon oxide film 206 is formed and the second single crystal silicon substrate 208 are bonded.

【0042】(l)図2(l)に示す如く、第2の単結
晶シリコン基板201をダイアフラム14の厚さ分を残
して研磨する。 (m)図2(m)に示す如く、このダイアフラム14
に、歪み検出センサ209を形成する。
(L) As shown in FIG. 2 (l), the second single-crystal silicon substrate 201 is polished except for the thickness of the diaphragm 14. (M) As shown in FIG.
Then, a distortion detection sensor 209 is formed.

【0043】(n)図2(n)に示す如く、第1の単結
晶シリコン基板201に、第2の酸化シリコン膜206
に達する孔211を形成する。 (o)図2(o)に示す如く、第2の酸化シリコン膜2
06に達する孔211より、選択エッチングにより、第
2の酸化シリコン膜206を除去する。
(N) As shown in FIG. 2 (n), a second silicon oxide film 206 is formed on a first single crystal silicon substrate 201.
Is formed. (O) As shown in FIG. 2 (o), the second silicon oxide film 2
From the hole 211 reaching 06, the second silicon oxide film 206 is removed by selective etching.

【0044】この結果、 (1)第1のシリコン単結晶基板11に空隙室16が設
けられたので、ダイアフラム14を形成するポリシリコ
ン層12が薄膜化出来る。具体的には、たとえば、1μ
m以下に出来る。
As a result, (1) Since the void chamber 16 is provided in the first silicon single crystal substrate 11, the polysilicon layer 12 forming the diaphragm 14 can be thinned. Specifically, for example, 1 μ
m or less.

【0045】このことにより、ポリシリコン層12が有
する残留歪の影響を低減出来、ダイアフラム14の薄膜
化が可能になり、測定精度、感度特性が向上された、半
導体圧力測定装置が得られる。 (2)図2の(h)に示す如く、空隙室16を形成する
第2の酸化シリコン膜206は、第1のシリコン単結晶
基板201に埋め込まれた状態になる。
As a result, the influence of the residual strain of the polysilicon layer 12 can be reduced, the thickness of the diaphragm 14 can be reduced, and a semiconductor pressure measuring device with improved measurement accuracy and sensitivity characteristics can be obtained. (2) As shown in FIG. 2H, the second silicon oxide film 206 forming the void space 16 is buried in the first silicon single crystal substrate 201.

【0046】このような状態では、空隙室16を形成す
る第2の酸化シリコン膜206の厚さが大きくなって
も、第1の酸化シリコン膜204と第2の酸化シリコン
膜206との厚さを最適化すれば、図2の(h)での第
2の酸化シリコン膜206と第1のシリコン単結晶基板
201との段差を、具体的には、例えば、0.1μm以
下の段差に制御することが出来る。
In such a state, even if the thickness of the second silicon oxide film 206 forming the void space 16 increases, the thickness of the first silicon oxide film 204 and the thickness of the second silicon oxide film 206 increase. Is optimized, the step between the second silicon oxide film 206 and the first silicon single crystal substrate 201 in FIG. 2H is specifically controlled to, for example, a step of 0.1 μm or less. You can do it.

【0047】すなわち、空隙室16を形成する第2の酸
化シリコン膜206の厚さが、例えば、1μm以上に厚
膜化した場合でも、段差が0.1μm以下に制御出来
る。つまり、空隙室16の隙間を大きくできるので、空
隙室3に細かな異物が侵入して付着しても、使用出来、
高い歩留まりを得る事が出来る。従って、特性が安定
で、安価な半導体圧力測定装置が得られる。
That is, even when the thickness of the second silicon oxide film 206 forming the void space 16 is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is, since the gap of the gap chamber 16 can be enlarged, even if fine foreign matter enters and adheres to the gap chamber 3, it can be used.
High yield can be obtained. Therefore, an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0048】(3)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層207の薄膜化が出来る。
このため、ポリシリコン層207の、ポリシリコン成長
温度を低温化出来、グレイサイズを小さくすることが出
来るので、研摩工程が容易になる。また、研摩量も少な
くて良くなるため、研削加工が不要になる。
(3) Since the step can be reduced, the polysilicon layer 207 for flattening can be thinned.
For this reason, the polysilicon growth temperature of the polysilicon layer 207 can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0049】また、ウエハー内やウエハー間のポリシリ
コン層207の厚さのバラツキが小さくなるため研摩作
業が容易で間単になり、安価な半導体圧力測定装置が得
られる。
Further, since the variation in the thickness of the polysilicon layer 207 within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and an inexpensive semiconductor pressure measuring device can be obtained.

【0050】図3は本発明の他の実施例の要部構成説明
図、図4は図3の製作工程説明図である。図において、
ポリシリコン層22は、第1の単結晶シリコン基板21
の一面に、一面が接し半導体導体プロセスにより形成さ
れている。
FIG. 3 is an explanatory view of a main part of another embodiment of the present invention, and FIG. 4 is an explanatory view of a manufacturing process of FIG. In the figure,
The polysilicon layer 22 is formed on the first single crystal silicon substrate 21.
Is in contact with one side, and is formed by a semiconductor conductor process.

【0051】第2の単結晶シリコン基板23は、ポリシ
リコン層22の他面に、一面が接して設けられている。
The second single crystal silicon substrate 23 is provided with one surface in contact with the other surface of the polysilicon layer 22.

【0052】凹部24は、第1の単結晶シリコン基板2
1の一面側に設けられ、この第1の単結晶シリコン基板
21にダイアフラム25を形成し、ポリシリコン層22
の一面と空隙室26を構成する。
The recess 24 is formed in the first single crystal silicon substrate 2
1, a diaphragm 25 is formed on the first single-crystal silicon substrate 21, and a polysilicon layer 22 is formed.
Constituting one side of the air gap chamber 26.

【0053】歪検出センサ27は、ダイアフラム25に
設けられている。この場合は、例えば、ピエゾ抵抗スト
レンゲージや両端固定梁の振動式ストレンゲージが使用
されている。
The strain detection sensor 27 is provided on the diaphragm 25. In this case, for example, a piezoresistive strain gauge or a vibrating strain gauge with fixed beams at both ends is used.

【0054】導圧孔28は、第2の単結晶シリコン基板
23の他面から空隙室26に連通され、空隙室26と外
部とを連通する。
The pressure guiding hole 28 is communicated from the other surface of the second single crystal silicon substrate 23 to the cavity 26, and communicates the cavity 26 with the outside.

【0055】[0055]

【0056】この様な装置は、図4に示す如く、以下の
如くして製作される。 (a)図4(a)に示す如く、第1の単結晶シリコン基
板301の表面に、第1の窒化シリコン膜302を形成
する。 (b)図4(b)に示す如く、フォトリソグラフィによ
り、第1の単結晶シリコン基板301上の、第1の窒化
シリコン膜302の所要箇所303を除去する。
Such an apparatus is manufactured as follows, as shown in FIG. (A) As shown in FIG. 4A, a first silicon nitride film 302 is formed on a surface of a first single crystal silicon substrate 301. (B) As shown in FIG. 4B, a required portion 303 of the first silicon nitride film 302 on the first single crystal silicon substrate 301 is removed by photolithography.

【0057】(c)図4(c)に示す如く、第1の単結
晶シリコン基板301を酸化して、第1の酸化シリコン
膜304を形成する。 (d)図4(d)に示す如く、この第1の酸化シリコン
膜304を、除去する。
(C) As shown in FIG. 4C, the first single crystal silicon substrate 301 is oxidized to form a first silicon oxide film 304. (D) As shown in FIG. 4D, the first silicon oxide film 304 is removed.

【0058】(e)図4(e)に示す如く、この第1の
酸化シリコン膜304が除去された個所303の第1の
単結晶シリコン基板301の表面と、第1の窒化シリコ
ン膜302の表面とに、第2の窒化シリコン膜305を
形成する。
(E) As shown in FIG. 4 (e), the surface of the first single crystal silicon substrate 301 at the place 303 where the first silicon oxide film 304 has been removed and the surface of the first silicon nitride film 302 A second silicon nitride film 305 is formed on the surface.

【0059】(f)図4(f)に示す如く、この第2の
窒化シリコン膜305を異方性エッチングによって除去
する。 (g)図4(g)に示す如く、この第2の窒化シリコン
膜305を除去した個所の、第1の単結晶シリコン基板
301を酸化して、第2の酸化シリコン膜306を形成
する。
(F) As shown in FIG. 4F, the second silicon nitride film 305 is removed by anisotropic etching. (G) As shown in FIG. 4 (g), the first single crystal silicon substrate 301 at the portion where the second silicon nitride film 305 has been removed is oxidized to form a second silicon oxide film 306.

【0060】(h)図4(h)に示す如く、 第1の単
結晶シリコン基板301に形成されている、第1の窒化
シリコン膜302と第2の窒化シリコン膜305を除去
する。 (i))図4(i)に示す如く、第1の単結晶シリコン
基板301の一面にポリシリコン層307を形成する。
(H) As shown in FIG. 4H, the first silicon nitride film 302 and the second silicon nitride film 305 formed on the first single crystal silicon substrate 301 are removed. (I) As shown in FIG. 4 (i), a polysilicon layer 307 is formed on one surface of the first single crystal silicon substrate 301.

【0061】(j)図4(j)に示す如く、このポリシ
リコン層307の表面を研磨により平坦化する。 (k)図4(k)に示す如く、第1の単結晶シリコン基
板301の第2の酸化シリコン膜306が形成されてい
る面と、第2の単結晶シリコン基板308とを接合す
る。
(J) As shown in FIG. 4 (j), the surface of the polysilicon layer 307 is flattened by polishing. (K) As shown in FIG. 4K, the surface of the first single-crystal silicon substrate 301 on which the second silicon oxide film 306 is formed and the second single-crystal silicon substrate 308 are joined.

【0062】(l)図4(l)に示す如く、第1の単結
晶シリコン基板301をダイアフラム25の厚さ分を残
して研磨する。 (m)図2(m)に示す如く、このダイアフラムに歪み
検出センサ309を形成する。
(L) As shown in FIG. 4 (l), the first single-crystal silicon substrate 301 is polished except for the thickness of the diaphragm 25. (M) As shown in FIG. 2 (m), a distortion detection sensor 309 is formed on this diaphragm.

【0063】(n)図4(n)に示す如く、第2の単結
晶シリコン基板308に、第2の酸化シリコン膜306
に達する孔311を形成する。 (o)図4(o)に示す如く、第2の酸化シリコン膜3
06に達する孔311より、選択エッチングにより、第
2の酸化シリコン膜306を除去する。
(N) As shown in FIG. 4 (n), a second silicon oxide film 306 is formed on a second single crystal silicon substrate 308.
Is formed. (O) As shown in FIG. 4 (o), the second silicon oxide film 3
From the hole 311 reaching 06, the second silicon oxide film 306 is removed by selective etching.

【0064】この結果、ダイアフラム25は、シリコン
単結晶材のみによって形成される。即ち、残留歪が無い
ダイアフラムを構成することが出来、更なるダイアフラ
ムの薄膜化が可能になり、測定精度、感度が更に向上さ
れた半導体圧力測定装置が得られる。
As a result, diaphragm 25 is formed only of a silicon single crystal material. In other words, a diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0065】[0065]

【発明の効果】以上説明したように、本発明の請求項1
によれば、第1のシリコン単結晶基板に空隙室が設けら
れたので、ダイアフラムを形成するポリシリコン層が薄
膜化出来る。具体的には、たとえば、1μm以下にでき
る。
As described above, according to the first aspect of the present invention,
According to the method, since the void chamber is provided in the first silicon single crystal substrate, the polysilicon layer forming the diaphragm can be thinned. Specifically, for example, it can be 1 μm or less.

【0066】このことにより、ポリシリコン層の有する
残留歪の影響を低減出来、ダイアフラムの薄膜化が可能
になり、測定精度、感度特性が向上された、半導体圧力
測定装置が得られる。
As a result, the influence of the residual strain of the polysilicon layer can be reduced, the thickness of the diaphragm can be reduced, and a semiconductor pressure measuring device with improved measurement accuracy and sensitivity characteristics can be obtained.

【0067】本発明の請求項2によれば、ダイアフラム
は、シリコン単結晶材のみによって形成される。即ち、
残留歪が無いダイアフラムを構成することが出来、更な
るダイアフラムの薄膜化が可能になり、測定精度、感度
が更に向上された半導体圧力測定装置が得られる。
According to the second aspect of the present invention, the diaphragm is formed only of a silicon single crystal material. That is,
A diaphragm having no residual strain can be formed, the diaphragm can be further thinned, and a semiconductor pressure measuring device with further improved measurement accuracy and sensitivity can be obtained.

【0068】本発明の請求項3,請求項4によれば、 (1)工程(h)に示す如く、空隙室を形成する第2の
酸化シリコン膜は、第1のシリコン単結晶基板に埋め込
まれた状態になる。
According to the third and fourth aspects of the present invention, (1) As shown in the step (h), the second silicon oxide film forming the void chamber is embedded in the first silicon single crystal substrate. It will be in a state that was

【0069】このような状態では、空隙室を形成する第
2の酸化シリコン膜の厚さが大きくなっても、第1の酸
化シリコン膜と第2の酸化シリコン膜との厚さを最適化
すれば、(h)工程での第2の酸化シリコン膜と第1の
シリコン単結晶基板との段差を、具体的には、例えば、
0.1μm以下の段差に制御することが出来る。
In such a state, even if the thickness of the second silicon oxide film forming the void space becomes large, the thickness of the first silicon oxide film and the thickness of the second silicon oxide film can be optimized. For example, the step between the second silicon oxide film and the first silicon single crystal substrate in the step (h) is specifically, for example,
It can be controlled to a step of 0.1 μm or less.

【0070】すなわち、空隙室を形成する第2の酸化シ
リコン膜の厚さが、例えば、1μm以上に厚膜化した場
合でも、段差が0.1μm以下に制御出来る。つまり、
空隙室の隙間を大きくできるので、空隙室に細かな異物
が侵入して付着しても、使用出来、高い歩留まりを得る
事が出来る。従って、特性が安定で、安価な半導体圧力
測定装置が得られる。
That is, even when the thickness of the second silicon oxide film forming the void chamber is increased to, for example, 1 μm or more, the step can be controlled to 0.1 μm or less. That is,
Since the gap in the gap chamber can be enlarged, even if fine foreign matter enters and adheres to the gap chamber, it can be used and a high yield can be obtained. Therefore, an inexpensive semiconductor pressure measuring device having stable characteristics can be obtained.

【0071】(2)段差を小さく出来るので、平坦化を
行うための、ポリシリコン層の薄膜化が出来る。このた
め、ポリシリコン層の、ポリシリコン成長温度を低温化
出来、グレイサイズを小さくすることが出来るので、研
摩工程が容易になる。また、研摩量も少なくて良くなる
ため、研削加工が不要になる。
(2) Since the step can be reduced, the polysilicon layer for flattening can be thinned. For this reason, the polysilicon growth temperature of the polysilicon layer can be lowered, and the gray size can be reduced, so that the polishing process is facilitated. In addition, since the amount of polishing can be reduced, grinding is not required.

【0072】また、ウエハー内やウエハー間のポリシリ
コン層の厚さのバラツキが小さくなるため研摩作業が容
易で間単になり、安価な半導体圧力測定装置が得られ
る。
Further, since the variation in the thickness of the polysilicon layer within the wafer or between the wafers is reduced, the polishing operation is easy and simple, and an inexpensive semiconductor pressure measuring device can be obtained.

【0073】従って、本発明によれば、安価で且つ精
度、感度、過大圧特性が良好で、作製プロセスが安定で
特性のばらつきが少ない、半導体圧力測定装置とその製
造方法を実現することが出来る。
Therefore, according to the present invention, it is possible to realize a semiconductor pressure measuring device and a manufacturing method thereof which are inexpensive, have good accuracy, sensitivity, and overpressure characteristics, have a stable manufacturing process, and have small variations in characteristics. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の要部構成説明図である。FIG. 1 is an explanatory diagram of a main part configuration of an embodiment of the present invention.

【図2】図1の製作工程説明図である。FIG. 2 is an explanatory view of a manufacturing process of FIG. 1;

【図3】本発明の他の実施例の要部構成説明図である。FIG. 3 is an explanatory diagram of a main part configuration of another embodiment of the present invention.

【図4】図3の製作工程説明図である。FIG. 4 is an explanatory view of a manufacturing process of FIG. 3;

【図5】従来より一般に使用されている従来例の構成説
明図である。
FIG. 5 is an explanatory diagram of a configuration of a conventional example generally used in the related art.

【図6】図5の製作工程説明図である。FIG. 6 is an explanatory view of a manufacturing process of FIG. 5;

【符号の説明】[Explanation of symbols]

11 第1の単結晶シリコン基板 12 ポリシリコン層 13 第2の単結晶シリコン基板 14 ダイアフラム 15 凹部 16 空隙室 17 歪検出素子 18 導圧孔 21 第1の単結晶シリコン基板 22 ポリシリコン層 23 第2の単結晶シリコン基板 24 凹部 25 ダイアフラム 26 空隙室 27 歪検出センサ 28 導圧孔 201 第1の単結晶シリコン基板 202 第1の窒化シリコン膜 203 所定個所 204 第1の酸化シリコン膜 205 第2の窒化シリコン膜 206 第2の酸化シリコン膜 207 ポリシリコン層 208 第2の単結晶シリコン基板 209 歪検出センサ 211 孔 301 第1の単結晶シリコン基板 302 第1の窒化シリコン膜 303 所定個所 304 第1の酸化シリコン膜 305 第2の窒化シリコン膜 306 第2の酸化シリコン膜 307 ポリシリコン層 308 第2の単結晶シリコン基板 309 歪検出センサ 311 孔 DESCRIPTION OF SYMBOLS 11 1st single-crystal silicon substrate 12 polysilicon layer 13 2nd single-crystal silicon substrate 14 diaphragm 15 recess 16 void space 17 strain detecting element 18 pressure-guiding hole 21 first single-crystal silicon substrate 22 polysilicon layer 23 second Single crystal silicon substrate 24 concave portion 25 diaphragm 26 void space 27 strain detection sensor 28 pressure guiding hole 201 first single crystal silicon substrate 202 first silicon nitride film 203 predetermined location 204 first silicon oxide film 205 second nitridation Silicon film 206 Second silicon oxide film 207 Polysilicon layer 208 Second single crystal silicon substrate 209 Strain detection sensor 211 Hole 301 First single crystal silicon substrate 302 First silicon nitride film 303 Predetermined location 304 First oxidation Silicon film 305 Second silicon nitride film 306 Second Silicon film 307 of polysilicon layer 308 second single-crystal silicon substrate 309 strain detection sensor 311 holes

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、 第1の単結晶シリコン基板と、 この第1の単結晶シリコン基板の一面に半導体導体プロ
セスにより形成されたポリシリコン層と、この ポリシリコン層の他面に一面が接して設けられ前記
ポリシリコン層と共にダイアフラムを構成する第2の単
結晶シリコン基板と、 前記第1の単結晶シリコン基板の一面側のみが掘り下げ
られて前記ポリシリコン層の一面と空隙室を形成する凹
部と、 前記ダイアフラムに設けられた歪検出センサと、 前記第1の単結晶シリコン基板の他面から前記空隙室に
連通されこの空隙室と外部とを連通する導圧孔とを具備
したことを特徴とする半導体圧力測定装置。
1. A semiconductor pressure measuring device in which a gap chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, wherein: a first single crystal silicon substrate; a polysilicon layer formed by a semiconductor conductor process on one surface of the substrate, and the second single crystal silicon substrate constituting the diaphragm together with the polysilicon layer is formed in contact is one side to the other surface of the polysilicon layer, the second Only one side of one single crystal silicon substrate is dug down
And is a recess which forms one surface with a gap chamber of the polysilicon layer, and the strain detection sensor provided in the diaphragm, communicates from the other surface of said first single crystal silicon substrate to the air gap chamber and the gap chamber A semiconductor pressure measuring device, comprising: a pressure guiding hole communicating with the outside.
【請求項2】ダイアフラムの一面側に空隙室が設けられ
このダイアフラムの他面側に測定圧が印加される半導体
圧力測定装置において、 第1の単結晶シリコン基板と、 この第1の単結晶シリコン基板の一面に一面が接し半導
体導体プロセスにより形成されたポリシリコン層と、この ポリシリコン層の他面に一面が接して設けられた第
2の単結晶シリコン基板と、 前記第1の単結晶シリコン基板の一面側に設けられこの
第1の単結晶シリコン基板にダイアフラムを形成し前記
ポリシリコン層の一面と空隙室を構成する凹部と、 前記ダイアフラムに設けられた歪検出センサと、 前記第2の単結晶シリコン基板の他面から前記空隙室に
連通されこの空隙室と外部とを連通する導圧孔とを具備
したことを特徴とする半導体圧力測定装置。
2. A semiconductor pressure measuring device in which a void chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, wherein: a first single crystal silicon substrate; a polysilicon layer formed by the semiconductor conductor process against a surface on one side of the substrate, and the second single crystal silicon substrate which is provided in contact with the one surface to the other surface of the polysilicon layer, the first single-crystal silicon A diaphragm provided on one surface side of the substrate, forming a diaphragm on the first single-crystal silicon substrate to form a space on one surface of the polysilicon layer and a void space; a strain detection sensor provided on the diaphragm; A semiconductor pressure measuring device, comprising: a pressure-guiding hole communicating from the other surface of the single-crystal silicon substrate to the cavity and communicating the cavity with the outside.
【請求項3】ダイアフラムの一面側に空隙室が設けられ
該ダイアフラムの他面側に測定圧が印加される半導体圧
力測定装置の製造方法において、 以下の工程を有する事を特徴とする半導体圧力測定装置
の製造方法。 (a)第1の単結晶シリコン基板の表面に第1の窒化シ
リコン膜を形成する工程。 (b)フォトリソグラフィにより第1の単結晶シリコン
基板上の第1の窒化シリコン膜の所要箇所を除去する工
程。 (c)前記第1の単結晶シリコン基板を酸化して第1の
酸化シリコン膜を形成する工程。 (d)この第1の酸化シリコン膜を除去する工程。 (e)この第1の酸化シリコン膜が除去された個所の前
記第1の単結晶シリコン基板の表面と前記第1の窒化シ
リコン膜の表面とに第2の窒化シリコン膜を形成する工
程。 (f)この第2の窒化シリコン膜を異方性エッチングに
よって除去する工程。 (g)この第2の窒化シリコン膜を除去した個所の前記
第1の単結晶シリコン基板を酸化して第2の酸化シリコ
ン膜を形成する工程。 (h)前記第1の単結晶シリコン基板に形成されている
第1の窒化シリコン膜と第2の窒化シリコン膜を除去す
る工程。 (i))前記第1の単結晶シリコン基板の一面にポリシ
リコン層を形成する工程。 (j)このポリシリコン層の表面を研磨により平坦化す
る工程。 (k)前記第1の単結晶シリコン基板の前記第2の酸化
シリコン膜が形成されている面と第2の単結晶シリコン
基板とを接合する工程。 (l)前記第2の単結晶シリコン基板をダイアフラムの
厚さ分を残して研磨する工程。 (m)このダイアフラムに歪み検出センサを形成する工
程。 (n)前記第1の単結晶シリコン基板に前記第2の酸化
シリコン膜に達する孔を形成する工程。 (o)前記第2の酸化シリコン膜に達する孔より選択エ
ッチングにより前記第2の酸化シリコン膜を除去する工
程。
3. A method of manufacturing a semiconductor pressure measuring device in which a cavity is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, comprising the following steps: Device manufacturing method. (A) forming a first silicon nitride film on a surface of a first single crystal silicon substrate; (B) removing a required portion of the first silicon nitride film on the first single crystal silicon substrate by photolithography; (C) a step of oxidizing the first single crystal silicon substrate to form a first silicon oxide film. (D) removing the first silicon oxide film. (E) forming a second silicon nitride film on the surface of the first single crystal silicon substrate and the surface of the first silicon nitride film where the first silicon oxide film has been removed; (F) removing the second silicon nitride film by anisotropic etching. (G) forming a second silicon oxide film by oxidizing the first single crystal silicon substrate at the location where the second silicon nitride film has been removed; (H) removing the first silicon nitride film and the second silicon nitride film formed on the first single crystal silicon substrate. (I) forming a polysilicon layer on one surface of the first single crystal silicon substrate; (J) a step of flattening the surface of the polysilicon layer by polishing; (K) a step of joining a surface of the first single crystal silicon substrate on which the second silicon oxide film is formed and a second single crystal silicon substrate. (L) a step of polishing the second single-crystal silicon substrate while leaving the thickness of the diaphragm. (M) forming a strain detection sensor on the diaphragm; (N) forming a hole in the first single-crystal silicon substrate to reach the second silicon oxide film; (O) removing the second silicon oxide film by selective etching from a hole reaching the second silicon oxide film.
【請求項4】ダイアフラムの一面側に空隙室が設けられ
該ダイアフラムの他面側に測定圧が印加される半導体圧
力測定装置の製造方法において、以下の工程を有する事を特徴とする半導体圧力測定装置
の製造方法。 (a)第1の単結晶シリコン基板の表面に第1の窒化シ
リコン膜を形成する工程。 (b)フォトリソグラフィにより第1の単結晶シリコン
基板上の第1の窒化シリコン膜の所要箇所を除去する工
程。 (c)前記第1の単結晶シリコン基板を酸化して第1の
酸化シリコン膜を形成する工程。 (d)この第1の酸化シリコン膜を除去する工程。 (e)この第1の酸化シリコン膜が除去された個所の前
記第1の単結晶シリコン基板の表面と前記第1の窒化シ
リコン膜の表面とに第2の窒化シリコン膜を形成する工
程。 (f)この第2の窒化シリコン膜を異方性エッチングに
よって除去する工程。 (g)この第2の窒化シリコン膜を除去した個所の前記
第1の単結晶シリコン基板を酸化して第2の酸化シリコ
ン膜を形成する工程。 (h)前記第1の単結晶シリコン基板に形成されている
第1の窒化シリコン膜と第2の窒化シリコン膜を除去す
る工程。 (i))前記第1の単結晶シリコン基板の一面にポリシ
リコン層を形成する工程。 (j)このポリシリコン層の表面を研磨により平坦化す
る工程。 (k)前記第1の単結晶シリコン基板の前記第2の酸化
シリコン膜が形成されている面と第2の単結晶シリコン
基板とを接合する工程。 (l)前記第1の単結晶シリコン基板をダイアフラムの
厚さ分を残して研磨する工程。 (m)このダイアフラムに歪み検出センサを形成する工
程。 (n)前記第2の単結晶シリコン基板に前記第2の酸化
シリコン膜に達する孔を形成する工程。 (o)前記第2の酸化シリコン膜に達する孔より選択エ
ッチングにより前記第2の酸化シリコン膜を除去する工
程。
4. A method of manufacturing a semiconductor pressure measuring device in which a gap chamber is provided on one surface side of a diaphragm and a measurement pressure is applied to the other surface side of the diaphragm, comprising the following steps: apparatus
Manufacturing method. (A) A first silicon nitride film is formed on a surface of a first single crystal silicon substrate.
Forming a recon film; (B) First single-crystal silicon by photolithography
A process for removing a required portion of a first silicon nitride film on a substrate
About. (C) oxidizing the first single-crystal silicon substrate to form a first
Forming a silicon oxide film; (D) removing the first silicon oxide film. (E) Before the place where the first silicon oxide film is removed
The surface of the first single crystal silicon substrate and the first silicon nitride
Forming a second silicon nitride film on the surface of the silicon film
About. (F) This second silicon nitride film is subjected to anisotropic etching.
Therefore, the step of removing. (G) the portion where the second silicon nitride film is removed
Oxidizing a first single crystal silicon substrate to form a second silicon oxide
Forming a film. (H) formed on the first single-crystal silicon substrate
Removing the first silicon nitride film and the second silicon nitride film
Process. (I) A policy is formed on one surface of the first single crystal silicon substrate.
Forming a recon layer; (J) Flatten the surface of this polysilicon layer by polishing
Process. (K) the second oxidation of the first single crystal silicon substrate
Surface on which silicon film is formed and second single crystal silicon
A step of bonding to a substrate. (L) The first single crystal silicon substrate is
Polishing while leaving the thickness. (M) A process for forming a strain detection sensor on this diaphragm
About. (N) performing the second oxidation on the second single-crystal silicon substrate;
Forming a hole reaching the silicon film; (O) Selective etching from the hole reaching the second silicon oxide film
Removing the second silicon oxide film by etching
About.
JP31501197A 1997-11-17 1997-11-17 Semiconductor pressure measuring device and manufacturing method thereof Expired - Fee Related JP3356031B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31501197A JP3356031B2 (en) 1997-11-17 1997-11-17 Semiconductor pressure measuring device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31501197A JP3356031B2 (en) 1997-11-17 1997-11-17 Semiconductor pressure measuring device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11148879A JPH11148879A (en) 1999-06-02
JP3356031B2 true JP3356031B2 (en) 2002-12-09

Family

ID=18060353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31501197A Expired - Fee Related JP3356031B2 (en) 1997-11-17 1997-11-17 Semiconductor pressure measuring device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3356031B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013044675A (en) 2011-08-25 2013-03-04 Yokogawa Electric Corp Vibratory differential pressure sensor and method for manufacturing the same

Also Published As

Publication number Publication date
JPH11148879A (en) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
US6861276B2 (en) Method for fabricating a single chip multiple range pressure transducer device
US5165282A (en) Semiconductor pressure sensor
JP2000340805A (en) Electronic part and manufacture
JP2005043159A (en) Pressure sensor
JP3356031B2 (en) Semiconductor pressure measuring device and manufacturing method thereof
JP3709967B2 (en) Semiconductor pressure measuring device and manufacturing method thereof
JP3573262B2 (en) Semiconductor pressure measuring device
JP4250788B2 (en) Manufacturing method of semiconductor pressure sensor
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP3196194B2 (en) Semiconductor pressure measuring device and method of manufacturing the same
JP4821839B2 (en) Manufacturing method of semiconductor pressure sensor
JP2010281570A (en) Semiconductor pressure sensor
JP2696894B2 (en) Semiconductor pressure sensor
JP3055508B2 (en) Manufacturing method of pressure detector
JP2006003102A (en) Semiconductor pressure sensor and its manufacturing method
JPH10135485A (en) Manufacture of semiconductor pressure sensor
JPH0618345A (en) Production of pressure sensor
JPH06163941A (en) Semiconductor pressure sensor
JPH0533018Y2 (en)
JP4134367B2 (en) Manufacturing method of semiconductor pressure sensor
JPH1140820A (en) Manufacture of semiconductor dynamic sensor
JPH10284737A (en) Manufacture of capacitive semiconductor sensor
JPH04181136A (en) Pressure detector and its manufacture
JPS63178567A (en) Manufacture of semiconductor pressure sensor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees