JP2000036025A - Ｉｃカードおよびその製造方法 - Google Patents

Ｉｃカードおよびその製造方法

Info

Publication number
JP2000036025A
JP2000036025A JP20456798A JP20456798A JP2000036025A JP 2000036025 A JP2000036025 A JP 2000036025A JP 20456798 A JP20456798 A JP 20456798A JP 20456798 A JP20456798 A JP 20456798A JP 2000036025 A JP2000036025 A JP 2000036025A
Authority
JP
Japan
Prior art keywords
card
chip
base material
card base
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20456798A
Other languages
English (en)
Inventor
Mitsunori Takeda
光徳 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP20456798A priority Critical patent/JP2000036025A/ja
Publication of JP2000036025A publication Critical patent/JP2000036025A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 本発明は、カード基材に施す絵柄等のデザイ
ン領域をできるだけ広く設けることができる共に、従来
のＩＣモジュールのように、ＩＣチップ、回路パターン
を含めたすべての電気的要素をモジュール化した複雑な
構成を用いることなく、より簡単な構成によるＩＣカー
ドであって、しかも簡単には変造カードを作製すること
ができない、安全性の高いＩＣカードおよびその製造方
法を提供するものである。 【解決手段】 本発明は、カード基材に凹部を形成し、
該凹部内に接着剤を塗布し、表面に複数の電極端子パッ
ドを有するＩＣチップを凹部内に埋設して接着し、前記
複数の電極端子パッドに、各々の電極端子パッド面上を
含む前記カード基材表面上の各々の部分領域に、外部接
続端子と接するための複数の接続用端子パターンを導電
性インキを用いた印刷により形成したことを特徴とする
ＩＣカードとその製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップを装着
したＩＣカードおよびその製造方法に関する。特に、カ
ード基材に施す印刷絵柄に対するデザイン選択の自由度
に優れたカードであって、同時に偽造や変造防止効果に
も優れた構成のＩＣカードおよびその製造方法に関する
ものである。
【０００２】
【従来の技術】近年マイクロコンピュータ、メモリ等の
ＩＣチップを装着、若しくは内蔵させたチップカード、
メモリーカード、マイコンカード、電子カードなどと呼
ばれるカード（以下ＩＣカードという）の研究がなされ
ている。
【０００３】このようなＩＣカードは、従来の磁気カー
ドに比べて、その記憶容量が大きいことから、銀行関係
では預金通帳に代わり預貯金の履歴を、そしてクレジッ
ト関係では買物などの履歴を記憶させたりして利用され
ている。これらのＩＣカードは、通常、ＩＣチップ、回
路パターンを含めたすべての電気的要素をモジュール化
したものを、カード基材に形成した凹部内に埋設するこ
とで構成している。前記モジュールには、外部のデータ
処理装置との電気的且つ機械的に接続するための接続端
子用電極が形成され、モジュールをカード基材に形成し
た凹部内に埋設する際に前記接続端子用電極がカード表
面に表出するようにして埋設してある。
【０００４】図４には、従来例に係るＩＣカード１の断
面図を示し、図５は他の従来例に係るＩＣカード１の断
面図を示すが、これらは各々の従来のＩＣカード１は、
２種類の異なる構成のＩＣモジュールを、カード基材に
形成した凹部内に埋設したものである。図４の構成の従
来のＩＣカード１は、厚さ０．１ｍｍ程度のガラスエポ
キシフィルム基板２に、３５μｍ厚の銅箔をラミネート
したプリント配線用フィルムを用いて、所望のパターン
を得るためにエッチングした後、ニッケル及び金メッキ
を行い、外部との接続端子用電極パターン３および回路
パターン４を形成した後、所望の大きさに打ち抜く。接
続端子用電極パターン３と回路パターン４とは、必要箇
所においてスルーホール５により電気的に接続されてい
る。この回路パターン４上の所定位置にＩＣチップ６を
ダイボンディングし、ＩＣチップ６上の電極７と回路パ
ターン４とを導体８により、ワイヤーボンディング方式
により接続されている。ＩＣチップ６と回路パターン４
との必要な接続を行った後、エポキシ樹脂ボンディング
時の流れ止め用に、ガラスエポキシ等の材質のボンディ
ング枠９をエポキシ系の接着剤等でガラスエポキシフィ
ルム基板２に取り付け、エポキシ樹脂１０を流し込みモ
ールドすることにより、ＩＣモジュール１１が形成され
る。
【０００５】そして、塩化ビニル等の白色のセンターコ
アシート１２の表面に所定の絵柄や文字等の印刷１３が
施され、前記センターコアシート１２を挟んで透明オー
バーシート１４を重ね合わせて熱圧着することでカード
基材１５を構成し、前記カード基材１５に凹部１６を形
成した後、凹部１６に２液硬化型アクリル樹脂接着剤１
７を塗布した後、ＩＣモジュール１１を凹部１６に挿入
し埋設することでＩＣカード１を作製し、構成するもの
である。
【０００６】また、他の構成の従来例として、図５に示
す従来のＩＣカード１のＩＣモジュール１９は、パター
ニングされた導電性材料からなる端子層２０とボンディ
ング用貫通穴２１が設けられた絶縁性材料からなる支持
体層２２とが積層されてなり、支持体層２２上に搭載さ
れたＩＣチップ２３と、更に前記支持体層２２に設けら
れた貫通穴２１を介して端子層２０の裏面側と前記ＩＣ
チップ２３とが、直接ワイヤボンディング２４されるこ
とにより端子層２０とＩＣチップ２３との配線が行われ
ている。尚、ＩＣチップ２３が搭載された側には、配線
部ならびにＩＣチップ２３が充分に保護されるように樹
脂２５により樹脂封止されている。
【０００７】そして、前記の従来例と同様に、塩化ビニ
ル等の白色のセンターコアシート２６の表面に所定の絵
柄や文字等の印刷２７が施され、前記センターコアシー
ト２６を挟んで透明オーバーシート２８を重ね合わせて
熱圧着することでカード基材２９を構成し、前記カード
基材２９に凹部３０を形成した後、凹部３０に２液硬化
型アクリル樹脂接着剤３１を塗布した後、ＩＣモジュー
ル１９を凹部３０に挿入し埋設することでＩＣカード１
を作製し、構成するものである。
【０００８】上記した図４と図５の各々のＩＣカードの
従来例は、いずれもＩＣチップ、回路パターンを含めた
すべての電気的要素をモジュール化したものを、カード
基材に形成した凹部内に埋設しているため、カード基材
に形成する凹部の寸法もＩＣモジュールの寸法に合わせ
て形成しなければならず、このためＩＣモジュールを埋
設した領域にはカード表面に絵柄等のデザインを施すこ
とができないためカードデザイン上の制約となってい
る。
【０００９】また、従来のＩＣモジュールにおいては、
ＢＴレンジやポリイミド製のモジュール基板に銅箔を貼
り、エッチング処理を行って端子パターンを形成し、さ
らに金メッキを施す等の高価な材料を使用したり、複雑
な工程によりＩＣモジュールを製造しなければならず、
製造効率が悪いと共に、それによりＩＣカードの価格を
下げられない要因にもなっていた。
【００１０】また、従来のＩＣカードは、カード基材と
ＩＣモジュールとが別々の工程で作られ、カード基材に
形成した凹部内にＩＣモジュールを埋設した構成である
ため、ＩＣモジュールの部分をカード基材から剥がし取
って、他のカード基材に貼り代えることで、容易に変造
カードが作製することができるため、セキュリティー上
の安全性にも問題がある。
【００１１】
【発明が解決しようとする課題】本発明は、上記した従
来の問題点に鑑みてなされたもので、カード基材に施す
ことができる絵柄等のデザイン領域をできるだけ広く設
けることができる共に、従来のＩＣモジュールのよう
に、ＩＣチップ、回路パターンを含めたすべての電気的
要素をモジュール化した複雑な構成を用いることなく、
より簡単な構成によりＩＣチップを有するＩＣカードで
あって、しかも簡単には変造カードを作製することがで
きない、安全性の高いＩＣカードおよびその製造方法を
提供するものである。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＩＣカードは、カード基材に形成された
凹部内に、表面に複数の電極端子パッドを有するＩＣチ
ップが埋設され、前記複数の電極端子パッドに、各々の
電極端子パッド面上を含む前記カード基材表面上の各々
の部分領域に、導電性インキにより外部接続端子と接す
るための複数の接続用端子パターンを形成して成ること
を特徴とするものである。
【００１３】また、前記接続用端子パターンが、透明の
導電性インキにより形成されて成ることを特徴とするＩ
Ｃカードである。
【００１４】そして、本発明のＩＣカードの製造方法
は、カード基材に凹部を形成し、該凹部内に接着剤を塗
布し、表面に複数の電極端子パッドを有するＩＣチップ
を凹部内に埋設して接着し、前記複数の電極端子パッド
に、各々の電極端子パッド面上を含む前記カード基材表
面上の各々の部分領域に、外部接続端子と接するための
複数の接続用端子パターンを導電性インキを用いた印刷
により形成したことを特徴とするものである。
【００１５】
【発明の実施の形態】本発明のＩＣカードは、カード基
材にＩＣチップを埋設するための、ほぼＩＣチップと同
寸法の縦横および深さの凹部を形成し、該凹部内に塗布
した接着剤により、ＩＣチップだけを凹部内に、該カー
ド基材表面とＩＣチップの電極端子パッド面とがほぼ同
一面となるようにして埋設し接着することが好ましいも
のである。そして、該カード基材表面とＩＣチップの電
極端子パッド面とがほぼ同一面となるように構成するこ
とで、電極端子パッド上とカード基材表面上に共通の導
電性インキによる接続用端子パターンを形成して成るも
のである。
【００１６】前記の導電性インキによる接続用端子パタ
ーンは、ＩＣチップの電極端子パッドの数だけ形成さ
れ、それらは、各々重なり合わないように電極端子パッ
ド面上およびカード基材表面上に形成してある。接続用
端子パターンの形状は、外部のデータ処理装置との関係
において、適切に対応することが可能な任意の形状を選
択して、種々の形状および領域に形成すればよい。ま
た、導電性インキは、接続用端子パターンをカード基材
表面上に形成しても、カード基材に印刷した種々の文字
や絵柄、マーク等のデザインを見ることができるよう
に、透明の導電性インキを用いることが効果的である。
【００１７】接続用端子パターンを印刷する際に用いる
導電性インキは、公知の導電性を有するインキを使用す
ればよい。これらの公知の導電性インキとしては、例え
ば特開平９−５９５５３、特開平７−５７５４５に記載
されているような導電性インキがある。
【００１８】特開平９−５９５５３に記載の透明導電性
インキは、ガラス転移点が４５℃以上のアクリル系熱可
塑性樹脂と、平均粒径１μｍ以下の導電性粉末及び溶剤
とからなり、前記熱可塑性樹脂１００重量部に対して前
記導電性粉末を１００〜５００重量部含有したものであ
る。
【００１９】前記透明導電性インキにおけるアクリル系
熱可塑性樹脂は、メチルアクリレート樹脂、エチルアク
リレート樹脂、イソブチルアクリレート樹脂、ブチルア
クリレート樹脂、メチルメタクリレート樹脂、エチルメ
タクリレート樹脂、イソブチルメタクリレート樹脂、ブ
チルメタクリレート樹脂、エチルメタクリレート−エチ
ルアクリレート共重合樹脂、メチルメタクリレート−ス
チレン共重合樹脂、メチルメタクリレート−エチルアク
リレート共重合樹脂、ウレタン変成アクリル樹脂、ポリ
エステル変成アクリル樹脂等が例示され、ガラス転移点
（Ｔｇ）が４５℃以上のものである。
【００２０】また、前記透明導電性インキにおける導電
性粉末としては、酸化錫を主成分とし、アンチモン、ア
ルミニウム、ほう素等の原子価数の異なる金属をドープ
した粉末、また、この組成物を核物質、例えばマイカ
粉、チタン酸カリウム、シリカ粉等に被覆した粉末、ア
ンチモン酸亜鉛、酸化インジウム錫、金、銀、銅等の導
電性粉末が例示される。
【００２１】これら導電性粉末の含有量は、塗膜の透明
性と導電性を確保する上で、アクリル系樹脂１００重量
部に対して１００重量部〜５００重量部、好ましくは１
８０重量部〜３００重量部である。
【００２２】また、前記透明導電性インキにおける溶剤
としては、トルエン、キシレン、酢酸エチル、酢酸ブチ
ル、メチルエチルケトン、メチルイソブチルケトン、メ
チルセロソルブ、エチルセロソルブ等が例示され、ま
た、その混合溶媒を使用してもよい。
【００２３】本発明のＩＣカードの製造方法において
は、カード基材に凹部を形成し、該凹部内に接着剤を塗
布し、表面に複数の電極端子パッドを有するＩＣチップ
を該カード基材表面と該電極端子パッド面とがほぼ同一
面となるようにして凹部内に埋設して接着した後に、上
記したような導電性インキを用いて、接続用端子パター
ンを各々の電極端子パッド面上を含む前記カード基材表
面上の各々の部分領域に形成するものであり、従来のＩ
Ｃカードのように、接続端子を有するＩＣモジュールを
作製した後に、カード基材の凹部にＩＣモジュールを埋
設する方法とは異なるものである。したがって、接続用
端子パターンの形状や形成領域等もＩＣカードの製造時
に自由に選択することができるものである。
【００２４】
【実施例】以下、本発明のＩＣカードおよびその製造方
法の実施例について、図面に基づき詳細に説明する。こ
こにおいて、図１は本発明によるＩＣカードの平面図、
図２は本発明によるＩＣカードにおいてＩＣチップ埋設
部分の接続用端子パターンの配置状態を示す一部平面
図、図３は図２のＡ−Ａ面断面図である。
【００２５】ＡＢＳ樹脂を用いて、射出成形により厚さ
０．７６ｍｍの白色のカード基材３２を作製した。カー
ド基材３２には、ＩＣチップを装着するための埋設用の
凹部３３が形成されている。凹部３３の大きさは、埋設
するＩＣチップとほぼ同じ大きさであり、ＩＣチップの
大きさである縦４ｍｍ、横３ｍｍ、深さ０．２ｍｍに対
して、凹部３３の大きさは、縦４．２ｍｍ、横３．２ｍ
ｍ、深さ０．２１ｍｍである。次にカード基材３２の表
面側には、ＵＶオフセットにより４色のプロセス印刷を
行い絵柄４０などのデザインを施した印刷層３４ａを形
成した。そして印刷層３４ａの上部には、接続用端子パ
ターン３５を形成する領域部分を除いて、ＯＰニスによ
る保護層３６ａを形成した。また、カード基材３２の裏
面側にも、ＵＶオフセットにより黒色一色の印刷層３４
ｂを形成した後、その上部にＯＰニスによる保護層３６
ｂを形成した。
【００２６】次に、凹部３３の内面に常温硬化型の液状
接着剤３７を塗布し、位置を検知しながらＩＣチップ３
８をロボットにより凹部３３の中へ埋設し接着した。そ
して、ＩＣチップ３８の表面に露出している複数の電極
端子パッド３９の各々の上面と、前記各電極端子パッド
３９の上面を含むカード基材３２の表面の印刷層３４ａ
上の部分領域に、複数の接続用端子パターン３５を透明
導電性インキによりオフセット印刷した。図２に示すよ
うに、本実施例のＩＣチップ３８には、接続用端子パタ
ーン３５が６つの各々の部分領域に重ならない状態で透
明性を有する透明導電性インキにより設けられている。
従って、各々の接続用端子パターン３５は、透明導電性
インキによりオフセット印刷されているので、図１に示
すように、本発明のＩＣカード１８の外観を通常の状態
でながめた場合には、外観上からは接続用端子パターン
３５が形成されていることが一見して認識されず、接続
用端子パターン３５の下層に形成されている印刷層３４
ａの絵柄４０のデザインを接続用端子パターン３５を透
視して見ることができるものである。ＩＣチップ３８上
の電極端子パッド３９と接続用端子パターン３５の数
は、必ずしも一致するものではない。接続用端子パター
ン３５が多い場合もある。
【００２７】尚、上記の実施例では、ＡＢＳ樹脂を用い
て、射出成形により厚さ０．７６ｍｍの白色のカード基
材３２を作製したが、従来のＩＣカードで説明したのと
同様な塩化ビニル等の白色のセンターコアシートを挟ん
で透明オーバーシートを重ね合わせて熱圧着して構成す
るカード基材を用いて、前記カード基材に凹部を切削加
工などにより形成してもよい。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明の
ＩＣカードは、従来のＩＣカードのようにＩＣチップ、
回路パターンを含めたすべての電気的要素をＩＣモジュ
ール化したものを使用せずに、ＩＣチップだけをカード
基材に形成する凹部に埋設しているので、カード基材に
形成する凹部の大きさも小さくてすみ、しかも接続用端
子パターンに透明導電性インキを用いて印刷により形成
しているためカード基材への絵柄などのデザインを施す
領域を広くとることができ、カードデザイン上の自由度
が広がるものである。また、ＩＣカードを変造しようと
して、カード基材の凹部からＩＣチップを抜き取ろうと
すると透明導電性インキにより形成された接続用端子パ
ターンが切断されるため、従来のようにＩＣモジュール
だけをカード基材から剥がし取って、他のカード基材に
貼り代えて変造カードを作製しようとしても、容易に変
造カードを作製することができないものである。本発明
のＩＣカードの製造方法によれば、従来のＩＣモジュー
ルのように、ＩＣチップ、回路パターンを含めたすべて
の電気的要素をモジュール化する工程を行う必要がな
く、ＩＣチップをカード基材の凹部へ埋設した後に透明
導電性インキにより接続用端子パターンを形成するだけ
でＩＣカードを製造することができるので、生産性も向
上でき、しかも安価な製造コストで安全性の高いＩＣカ
ードを製造することができるものである。
【００２９】
【図面の簡単な説明】
【図１】本発明によるＩＣカードの平面図である。
【図２】本発明によるＩＣカードにおいてＩＣチップ埋
設部分の接続用端子パターンの配置状態を示す一部平面
図である。
【図３】図２のＡ−Ａ面断面図である。
【図４】従来例に係るＩＣカードの断面図である。
【図５】他の従来例に係るＩＣカードの断面図である。
【符号の説明】
１ 従来のＩＣカード ２ ガラスエポキシフィルム基板 ３ 接続端子用電極パターン ４ 回路パターン ５ スルーホール ６，２３，３８ ＩＣチップ ７ 電極 ８ 導体 ９ ボンディング枠 １０ エポキシ樹脂 １１，１９ ＩＣモジュール １２，２６ センターコアシート １３，２７ 印刷 １４，２８ 透明オーバーシート １５，２９，３２ カード基材 １６，３０，３３ 凹部 １７，３１ 接着剤 １８ 本発明のＩＣカード ２０ 端子層 ２１ ボンディング用貫通穴 ２２ 支持体層 ２４ ワイヤボンディング ２５ 樹脂 ３４ａ，３４ｂ 印刷層 ３５ 接続用端子パターン ３６ａ，３６ｂ 保護層 ３７ 液状接着剤 ３９ 電極端子パット ４０ 絵柄

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 カード基材（３２）に形成された凹部
    （３３）内に、表面に複数の電極端子パッド（３９）を
    有するＩＣチップ（３８）が埋設され、前記複数の電極
    端子パッド（３９）に、各々の電極端子パッド（３９）
    面上を含む前記カード基材（３２）表面上の各々の部分
    領域に、導電性インキにより外部接続端子と接するため
    の複数の接続用端子パターン（３５）を形成して成るこ
    とを特徴とするＩＣカード。
  2. 【請求項２】 前記接続用端子パターン（３５）が、透
    明の導電性インキにより形成されて成ることを特徴とす
    る請求項１記載のＩＣカード。
  3. 【請求項３】 カード基材（３２）に凹部（３３）を形
    成し、該凹部（３３）内に接着剤（３７）を塗布し、表
    面に複数の電極端子パッド（３９）を有するＩＣチップ
    （３８）を凹部（３３）内に埋設して接着し、前記複数
    の電極端子パッド（３９）に、各々の電極端子パッド
    （３９）面上を含む前記カード基材（３２）表面上の各
    々の部分領域に、外部接続端子と接するための複数の接
    続用端子パターン（３５）を導電性インキを用いた印刷
    により形成したことを特徴とするＩＣカードの製造方
    法。
JP20456798A 1998-07-21 1998-07-21 Ｉｃカードおよびその製造方法 Pending JP2000036025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20456798A JP2000036025A (ja) 1998-07-21 1998-07-21 Ｉｃカードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20456798A JP2000036025A (ja) 1998-07-21 1998-07-21 Ｉｃカードおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2000036025A true JP2000036025A (ja) 2000-02-02

Family

ID=16492617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20456798A Pending JP2000036025A (ja) 1998-07-21 1998-07-21 Ｉｃカードおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2000036025A (ja)

Similar Documents

Publication Publication Date Title
US20020170974A1 (en) Hybrid IC card
US11222861B2 (en) Dual-interface IC card module
JP2000182017A (ja) 接触型非接触型共用ｉｃカードおよびその製造方法
CN108885709B (zh) 制造芯片卡和芯片卡天线支撑件的方法
CN113728330A (zh) 用于芯片卡的生物识别传感器模块及所述模块的制造方法
JP7474251B2 (ja) チップカード用電子モジュール
JPS6347265B2 (ja)
EP3933697B1 (en) Biometric imaging module and method for manufacturing a biometric imaging module
JP2004165531A (ja) 非接触式データキャリア用の両面配線アンテナ回路部材
US5856912A (en) Microelectronic assembly for connection to an embedded electrical element, and method for forming same
JPH0216233B2 (ja)
JP2000036025A (ja) Ｉｃカードおよびその製造方法
EP3062266B1 (en) Ic module, ic card, and ic module substrate
JPH0216234B2 (ja)
JP2005078101A (ja) 接触型非接触型ハイブリットｉｃモジュールとそれを使用した接触型非接触型ハイブリットｉｃカード
JPH11259615A (ja) Ｉｃカード
JPS622706Y2 (ja)
JP4614302B2 (ja) ハイブリット型ｉｃカードおよびその製造方法
JP2008269648A (ja) 接触型非接触型共用ｉｃカード
JPH1086569A (ja) Ｉｃカード及びその製造方法
JP2024016768A (ja) Ｉｃカード
JP2001203296A (ja) Ｉｃカード用ｉｃチップ実装基板
JPH07164787A (ja) Ｉｃカードの製造方法
JPS60142489A (ja) Ｉｃカ−ド
KR100627045B1 (ko) 집적회로카드용 반도체패키지와 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070411