JP2000031816A - ジッタ吸収回路 - Google Patents
ジッタ吸収回路Info
- Publication number
- JP2000031816A JP2000031816A JP10195639A JP19563998A JP2000031816A JP 2000031816 A JP2000031816 A JP 2000031816A JP 10195639 A JP10195639 A JP 10195639A JP 19563998 A JP19563998 A JP 19563998A JP 2000031816 A JP2000031816 A JP 2000031816A
- Authority
- JP
- Japan
- Prior art keywords
- lpf
- jitter
- clock
- vco
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 クロック初期引込み時間を短く保ちながら、
かつ低い周波数のジッタによる変動をも吸収する。 【解決手段】 位相比較器１の出力は、ＬＰＦ２で平滑
化され、Ａ／Ｄ変換器３によりディジタルデータに変換
される。ＣＰＵ４はこのディジタルデータを読み込み、
そのレベルに応じた制御データを出力する。ここで、ジ
ッタの短周期で変動する成分はＬＰＦ２で吸収し、吸収
できない長周期のジッタあるいはワンダ成分はＣＰＵ４
で吸収するように役割を分担させる。ＣＰＵ４からは、
短周期および長周期のジッタ変動を除去したレベル即ち
変動幅の平均値が制御データとして出力され、Ｄ／Ａ変
換器５によってアナログ信号に変換されてＶＣＯ６へ入
力される。ＶＣＯ６はその入力レベルに対応した周波数
の再生クロックを発生する。
かつ低い周波数のジッタによる変動をも吸収する。 【解決手段】 位相比較器１の出力は、ＬＰＦ２で平滑
化され、Ａ／Ｄ変換器３によりディジタルデータに変換
される。ＣＰＵ４はこのディジタルデータを読み込み、
そのレベルに応じた制御データを出力する。ここで、ジ
ッタの短周期で変動する成分はＬＰＦ２で吸収し、吸収
できない長周期のジッタあるいはワンダ成分はＣＰＵ４
で吸収するように役割を分担させる。ＣＰＵ４からは、
短周期および長周期のジッタ変動を除去したレベル即ち
変動幅の平均値が制御データとして出力され、Ｄ／Ａ変
換器５によってアナログ信号に変換されてＶＣＯ６へ入
力される。ＶＣＯ６はその入力レベルに対応した周波数
の再生クロックを発生する。
Description
【０００１】
【発明の属する技術分野】本発明は、位相比較器、ＬＰ
Ｆ（低域通過フィルタ）及びＶＣＯ（電圧制御発振器）
を用いて構成されるクロック同期回路に関し、特に伝送
路クロックに重畳されてくるジッタの吸収および再生ク
ロック周波数の監視方式に関する。
Ｆ（低域通過フィルタ）及びＶＣＯ（電圧制御発振器）
を用いて構成されるクロック同期回路に関し、特に伝送
路クロックに重畳されてくるジッタの吸収および再生ク
ロック周波数の監視方式に関する。
【０００２】
【従来の技術】移動体通信の無線基地局は、高精度な無
線周波数安定度が要求されるので、内部に高精度な無線
周波数を発生する発振器を備える必要があるが、そのよ
うな発振器は、周波数を安定化するため各種補償手段を
備えているために装置が大型化し、かつ高価である。
線周波数安定度が要求されるので、内部に高精度な無線
周波数を発生する発振器を備える必要があるが、そのよ
うな発振器は、周波数を安定化するため各種補償手段を
備えているために装置が大型化し、かつ高価である。
【０００３】そこで、小型化・簡易化のために、内部に
そのような高精度な発振器を持たないで、伝送路データ
から高精度な伝送路クロックを抽出し、このクロックに
同期したクロックを無線基地局内部で再生して、無線周
波数の基準クロックとする方法が取られている。
そのような高精度な発振器を持たないで、伝送路データ
から高精度な伝送路クロックを抽出し、このクロックに
同期したクロックを無線基地局内部で再生して、無線周
波数の基準クロックとする方法が取られている。
【０００４】その場合、伝送路クロックには、一般にジ
ッタが重畳されてくるので、高精度のクロックを得るた
めには、このジッタによる再生クロックの周波数安定度
への影響を取り除くことが必要となる。
ッタが重畳されてくるので、高精度のクロックを得るた
めには、このジッタによる再生クロックの周波数安定度
への影響を取り除くことが必要となる。
【０００５】図４は、従来用いられているジッタ吸収回
路の一例のブロック図を示す。この従来例においては、
伝送路データから抽出された基準クロックとＶＣＯ３３
で発生した再生クロックが位相比較器３１へ入力され
る。一般に、上記基準クロックは、高い周波数安定度の
クロックにジッタが重畳されたものである。
路の一例のブロック図を示す。この従来例においては、
伝送路データから抽出された基準クロックとＶＣＯ３３
で発生した再生クロックが位相比較器３１へ入力され
る。一般に、上記基準クロックは、高い周波数安定度の
クロックにジッタが重畳されたものである。
【０００６】位相比較器３１の出力は、ＬＰＦ３２で平
滑化された後、ＶＣＯ３３へ入力され、その入力レベル
に対応して再生クロックがＶＣＯ３３から発生される。
即ちこの例においては、基準クロックに重畳されたジッ
タによる変動は、ＬＰＦ３２によって除去される。
滑化された後、ＶＣＯ３３へ入力され、その入力レベル
に対応して再生クロックがＶＣＯ３３から発生される。
即ちこの例においては、基準クロックに重畳されたジッ
タによる変動は、ＬＰＦ３２によって除去される。
【０００７】
【発明が解決しようとする課題】上記の従来例において
は、ＬＰＦ３２のカットオフ周波数よりも十分高いジッ
タの周波数成分は吸収できるが、ジッタのより低い周波
数成分はＬＰＦ３３を通過してしまうので除去できず、
そのゆるやかな周波数変動がそのまま再生クロックの周
波数変動に現れてしまうという問題がある。
は、ＬＰＦ３２のカットオフ周波数よりも十分高いジッ
タの周波数成分は吸収できるが、ジッタのより低い周波
数成分はＬＰＦ３３を通過してしまうので除去できず、
そのゆるやかな周波数変動がそのまま再生クロックの周
波数変動に現れてしまうという問題がある。
【０００８】このジッタのより低い周波数成分を除去す
るためには、ＬＰＦ３２のカットオフ周波数をより低く
する必要があるが、ＬＰＦ３２のカットオフ周波数を低
くすると、基準クロックへの初期の同期引込みまでの時
間が長くなってしまうため、あまりカットオフ周波数を
低く設定することはできない。
るためには、ＬＰＦ３２のカットオフ周波数をより低く
する必要があるが、ＬＰＦ３２のカットオフ周波数を低
くすると、基準クロックへの初期の同期引込みまでの時
間が長くなってしまうため、あまりカットオフ周波数を
低く設定することはできない。
【０００９】また、この従来例では、再生クロックに許
容量以上の周波数変動があっても、保守者はその事実を
知ることができないという問題がある。
容量以上の周波数変動があっても、保守者はその事実を
知ることができないという問題がある。
【００１０】本発明の目的は、上記の問題点に鑑み、ク
ロック初期引込み時間を短く保ちながら、かつ低い周波
数のジッタおよび周期の長いワンダによる変動をも吸収
することができるジッタ除去方式を提供することにあ
る。
ロック初期引込み時間を短く保ちながら、かつ低い周波
数のジッタおよび周期の長いワンダによる変動をも吸収
することができるジッタ除去方式を提供することにあ
る。
【００１１】本発明の他の目的は、再生クロック周波数
変動が許容値を超えた場合に警報を発生する方式を提供
することにある。
変動が許容値を超えた場合に警報を発生する方式を提供
することにある。
【００１２】
【課題を解決するための手段】本発明は、位相比較器、
ＬＰＦ及びＶＣＯを用いて伝送路クロックに同期した再
生クロックを出力するクロック同期回路において、前記
ＬＰＦの出力を統計的に監視し、前記ＬＰＦのカットオ
フ周波数以下のジッタあるいは周期の長いワンダ成分に
よる再生クロック周波数の変動を取り除くための制御信
号をＶＣＯへ与える制御手段を設けたことを特徴として
いる。
ＬＰＦ及びＶＣＯを用いて伝送路クロックに同期した再
生クロックを出力するクロック同期回路において、前記
ＬＰＦの出力を統計的に監視し、前記ＬＰＦのカットオ
フ周波数以下のジッタあるいは周期の長いワンダ成分に
よる再生クロック周波数の変動を取り除くための制御信
号をＶＣＯへ与える制御手段を設けたことを特徴として
いる。
【００１３】具体的には、前記制御手段は、前記ＬＰＦ
出力をディジタルデータに変換するＡ／Ｄ変換器と、こ
のディジタルデータを入力し、ＬＰＦ出力を統計的に監
視することにより、低い周波数のジッタおよびワンダ成
分を検出し、これらのジッタおよびワンダ成分を取り除
くための制御データを出力するＣＰＵ（Central Proces
sing Unit；中央処理装置）と、この制御データをアナ
ログ信号に変換して前記ＶＣＯへ供給するＤ／Ａ変換器
とを備えている。
出力をディジタルデータに変換するＡ／Ｄ変換器と、こ
のディジタルデータを入力し、ＬＰＦ出力を統計的に監
視することにより、低い周波数のジッタおよびワンダ成
分を検出し、これらのジッタおよびワンダ成分を取り除
くための制御データを出力するＣＰＵ（Central Proces
sing Unit；中央処理装置）と、この制御データをアナ
ログ信号に変換して前記ＶＣＯへ供給するＤ／Ａ変換器
とを備えている。
【００１４】本発明では、ＬＰＦの出力レベルをＣＰＵ
で監視し、ＬＰＦで吸収できない長周期のワンダ変動を
検知した時には、その平均レベルをＶＣＯへ出力するこ
とによりワンダ変動を取り除く。すなわち、ＬＰＦとＣ
ＰＵとを併用しているので、長周期のワンダ成分を除去
するためにＬＰＦのカットオフ周波数を低くする必要は
なく、ＬＰＦで吸収できない長周期のワンダ変動はＣＰ
Ｕで監視し、監視結果を制御信号としてＶＣＯへ出力す
ることにより除去することができる。
で監視し、ＬＰＦで吸収できない長周期のワンダ変動を
検知した時には、その平均レベルをＶＣＯへ出力するこ
とによりワンダ変動を取り除く。すなわち、ＬＰＦとＣ
ＰＵとを併用しているので、長周期のワンダ成分を除去
するためにＬＰＦのカットオフ周波数を低くする必要は
なく、ＬＰＦで吸収できない長周期のワンダ変動はＣＰ
Ｕで監視し、監視結果を制御信号としてＶＣＯへ出力す
ることにより除去することができる。
【００１５】また、電源ＯＮ時等のクロック初期引込み
時には、ＬＰＦの出力レベルをそのままＣＰＵがＶＣＯ
へ出力することにより、ＬＰＦのカットオフ周波数で決
まる比較的短い初期引込み時間を保つことができ、一度
同期が外れた後の再引込み時では、ＣＰＵから以前にＶ
ＣＯへ設定していた値の平均値を初期値として与えるこ
とにより、再引込み時間の短縮化を図ることができる。
時には、ＬＰＦの出力レベルをそのままＣＰＵがＶＣＯ
へ出力することにより、ＬＰＦのカットオフ周波数で決
まる比較的短い初期引込み時間を保つことができ、一度
同期が外れた後の再引込み時では、ＣＰＵから以前にＶ
ＣＯへ設定していた値の平均値を初期値として与えるこ
とにより、再引込み時間の短縮化を図ることができる。
【００１６】さらに、ＣＰＵは、ＶＣＯへ出力する制御
信号レベルの変動を監視しており、その変動幅が許容値
を超える場合には、ＣＰＵから警報発生部へ再生クロッ
ク周波数の異常変動を通知することにより、保守者に再
生クロック周波数の異常変動を通知する。
信号レベルの変動を監視しており、その変動幅が許容値
を超える場合には、ＣＰＵから警報発生部へ再生クロッ
ク周波数の異常変動を通知することにより、保守者に再
生クロック周波数の異常変動を通知する。
【００１７】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図である。図１において、伝送路データから
抽出された基準クロックとＶＣＯ６が発生した再生クロ
ックは、位相比較器１へ入力される。上記基準クロック
には、一般にジッタが重畳されている可能性がある。
すブロック図である。図１において、伝送路データから
抽出された基準クロックとＶＣＯ６が発生した再生クロ
ックは、位相比較器１へ入力される。上記基準クロック
には、一般にジッタが重畳されている可能性がある。
【００１８】位相比較器１の出力は、ＬＰＦ２で平滑化
され、Ａ／Ｄ変換器３によりディジタルデータに変換さ
れる。ＣＰＵ４はこのディジタルデータを読み込み、そ
のレベルに応じた制御データを出力する。ここで、ジッ
タの短周期で変動する成分はＬＰＦ２で吸収し、吸収で
きない長周期のジッタあるいはワンダ成分はＣＰＵ４で
吸収するように役割を分担させる。
され、Ａ／Ｄ変換器３によりディジタルデータに変換さ
れる。ＣＰＵ４はこのディジタルデータを読み込み、そ
のレベルに応じた制御データを出力する。ここで、ジッ
タの短周期で変動する成分はＬＰＦ２で吸収し、吸収で
きない長周期のジッタあるいはワンダ成分はＣＰＵ４で
吸収するように役割を分担させる。
【００１９】ＣＰＵ４からは、短周期および長周期のジ
ッタ変動を除去したレベル即ち変動幅の平均値が制御デ
ータとして出力され、Ｄ／Ａ変換器５によってアナログ
信号に変換されてＶＣＯ６へ入力される。ＶＣＯ６はそ
の入力レベルに対応した周波数の再生クロックを発生す
る。
ッタ変動を除去したレベル即ち変動幅の平均値が制御デ
ータとして出力され、Ｄ／Ａ変換器５によってアナログ
信号に変換されてＶＣＯ６へ入力される。ＶＣＯ６はそ
の入力レベルに対応した周波数の再生クロックを発生す
る。
【００２０】基準クロックの初期引込み時においては、
ＣＰＵ４はＬＰＦ２出力レベルをそのままＶＣＯ６へ入
力し、ＬＰＦ２だけによる短い初期引込み時間を達成す
る。また再引込み時においては、ＣＰＵ４から以前にＶ
ＣＯ６へ設定していた値の平均値を初期値として与える
ことで再引込み時間の短縮化を図る。
ＣＰＵ４はＬＰＦ２出力レベルをそのままＶＣＯ６へ入
力し、ＬＰＦ２だけによる短い初期引込み時間を達成す
る。また再引込み時においては、ＣＰＵ４から以前にＶ
ＣＯ６へ設定していた値の平均値を初期値として与える
ことで再引込み時間の短縮化を図る。
【００２１】ＣＰＵ４は、初期引込みの終了時点よりＬ
ＰＦ２出力のあるサンプリング周期での監視を開始す
る。上記サンプリング周期は、ＬＰＦ２だけでは吸収で
きないジッタ変動の内最小の周期の変動を十分に監視で
きる程度とする。従って、ＣＰＵ４ではＬＰＦ２で吸収
できる早いジッタ変動に追随して監視する必要はなく、
比較的長い時間間隔でレベル監視と平均化をすれば良い
ためＣＰＵ４の処理負荷は重くならない。
ＰＦ２出力のあるサンプリング周期での監視を開始す
る。上記サンプリング周期は、ＬＰＦ２だけでは吸収で
きないジッタ変動の内最小の周期の変動を十分に監視で
きる程度とする。従って、ＣＰＵ４ではＬＰＦ２で吸収
できる早いジッタ変動に追随して監視する必要はなく、
比較的長い時間間隔でレベル監視と平均化をすれば良い
ためＣＰＵ４の処理負荷は重くならない。
【００２２】また同時に、ＣＰＵ４はＶＣＯ６への制御
信号レベルを監視し、同レベル変動が許容値より大きい
場合、即ち再生クロック周波数変動が許容値を超える場
合は、警報発生部７へ通知し、警報発生部７からの警報
により保守者がその異常を認識することができる。
信号レベルを監視し、同レベル変動が許容値より大きい
場合、即ち再生クロック周波数変動が許容値を超える場
合は、警報発生部７へ通知し、警報発生部７からの警報
により保守者がその異常を認識することができる。
【００２３】次に、本発明の動作について、図１およ
び、図２のＬＰＦ出力レベル例を参照して説明する。
び、図２のＬＰＦ出力レベル例を参照して説明する。
【００２４】先ず、電源ＯＮ時等基準クロックの初期引
込み時間Ｔｓの間は、ＣＰＵ４は十分に短いサンプリン
グ間隔Ｔ０でＬＰＦ２の出力レベルを監視し、読み取っ
たレベルと等しいレベルを逐次ＶＣＯ６へ入力してい
く。従って、この期間では、図１の回路は、Ａ／Ｄ・Ｄ
／Ａ変換器およびＣＰＵがなくＬＰＦ２の出力がそのま
ま直接にＶＣＯ６へ入力される回路と等価な動作を行
い、ＬＰＦ２の比較的高いカットオフ周波数で決まる短
い時間で引込みが終了する。
込み時間Ｔｓの間は、ＣＰＵ４は十分に短いサンプリン
グ間隔Ｔ０でＬＰＦ２の出力レベルを監視し、読み取っ
たレベルと等しいレベルを逐次ＶＣＯ６へ入力してい
く。従って、この期間では、図１の回路は、Ａ／Ｄ・Ｄ
／Ａ変換器およびＣＰＵがなくＬＰＦ２の出力がそのま
ま直接にＶＣＯ６へ入力される回路と等価な動作を行
い、ＬＰＦ２の比較的高いカットオフ周波数で決まる短
い時間で引込みが終了する。
【００２５】引込み終了までの最適な時間Ｔｓは、例え
ば実験により求めることができ、適切なサンプリング周
期Ｔ０についても実験により決定することができる。ま
た、一度同期が外れた後の再引込み時においては、ＶＣ
Ｏ６への制御信号レベルの初期値として、以前同期が保
たれていた時にＣＰＵ４が与えていた制御信号レベルの
平均値を用いることにより、再引込みの時間短縮を実現
する。
ば実験により求めることができ、適切なサンプリング周
期Ｔ０についても実験により決定することができる。ま
た、一度同期が外れた後の再引込み時においては、ＶＣ
Ｏ６への制御信号レベルの初期値として、以前同期が保
たれていた時にＣＰＵ４が与えていた制御信号レベルの
平均値を用いることにより、再引込みの時間短縮を実現
する。
【００２６】次に、初期引込みあるいは再引込み時間Ｔ
ｓが経過した後は、ＣＰＵ４はＴ０より長いサンプリン
グ間隔Ｔ１でＬＰＦ２の出力レベルを監視し、例えば、
複数回のサンプリング値の平均値を逐次求めてＶＣＯ６
への制御データを出力する。また、ある時間Ｔ以上の間
隔、例えば図２ではＴａとＴｂで示された間隔でＬＰＦ
２出力レベルにピーク‐トゥ‐ピークが現れ、かつその
変動幅が許容できる変動幅Ｄを超える場合は、例えば図
２ではＤａとＤｂの場合、それぞれそのピーク値の中間
レベル値をＶＣＯ６へ出力する。即ち、それぞれＬａ＋
Ｄａ／２およびＬｂ＋Ｄｂ／２のレベルを出力する。
ｓが経過した後は、ＣＰＵ４はＴ０より長いサンプリン
グ間隔Ｔ１でＬＰＦ２の出力レベルを監視し、例えば、
複数回のサンプリング値の平均値を逐次求めてＶＣＯ６
への制御データを出力する。また、ある時間Ｔ以上の間
隔、例えば図２ではＴａとＴｂで示された間隔でＬＰＦ
２出力レベルにピーク‐トゥ‐ピークが現れ、かつその
変動幅が許容できる変動幅Ｄを超える場合は、例えば図
２ではＤａとＤｂの場合、それぞれそのピーク値の中間
レベル値をＶＣＯ６へ出力する。即ち、それぞれＬａ＋
Ｄａ／２およびＬｂ＋Ｄｂ／２のレベルを出力する。
【００２７】これにより、ＶＣＯ６への制御出力レベル
変動、即ち再生クロック周波数の変動を抑えることがで
きる。上記サンプリング間隔Ｔ１は、例えばＬＰＦ２の
出力をＶＣＯ６の入力に直結した回路での実験により、
ＬＰＦ２だけでは吸収できない最小のジッタ変動周期を
測定することにより決定でき、また許容できる最大変動
幅Ｄは、再生クロックの許容周波数変動幅から決めるこ
とができる。
変動、即ち再生クロック周波数の変動を抑えることがで
きる。上記サンプリング間隔Ｔ１は、例えばＬＰＦ２の
出力をＶＣＯ６の入力に直結した回路での実験により、
ＬＰＦ２だけでは吸収できない最小のジッタ変動周期を
測定することにより決定でき、また許容できる最大変動
幅Ｄは、再生クロックの許容周波数変動幅から決めるこ
とができる。
【００２８】また、ＣＰＵ４は上記動作と同時に、ＶＣ
Ｏ６への制御出力レベル変動を監視しており、その変動
量がある許容値を超える場合、即ちＶＣＯ６が出力する
再生クロックの周波数変動が既定値を超える場合は、そ
の事実を警報発生部７へ通知する。警報発生部７は適切
な方法で、例えば保守用端末にメッセージを表示させる
等により、保守者にその異常を知らせる。
Ｏ６への制御出力レベル変動を監視しており、その変動
量がある許容値を超える場合、即ちＶＣＯ６が出力する
再生クロックの周波数変動が既定値を超える場合は、そ
の事実を警報発生部７へ通知する。警報発生部７は適切
な方法で、例えば保守用端末にメッセージを表示させる
等により、保守者にその異常を知らせる。
【００２９】図３は、本発明の他の実施の形態を示すブ
ロック図である。この実施の形態では、複数のＬＰＦか
らの出力レベルを同一のＣＰＵの並列処理により監視
し、それぞれ複数のＶＣＯへジッタ変動吸収後のレベル
を入力することにより、同時に複数の再生クロックを得
る場合にも応用したものである。
ロック図である。この実施の形態では、複数のＬＰＦか
らの出力レベルを同一のＣＰＵの並列処理により監視
し、それぞれ複数のＶＣＯへジッタ変動吸収後のレベル
を入力することにより、同時に複数の再生クロックを得
る場合にも応用したものである。
【００３０】すなわち、位相比較器１１、ＬＰＦ１２、
ＶＣＯ１３からなるクロック同期回路と位相比較器１
９、ＬＰＦ２０、ＶＣＯ２１からなるクロック同期回路
に対する制御データは、同一のＣＰＵ１５によって並列
処理されてそれぞれのクロック同期回路に出力される。
具体的な制御方法については、図１の実施の形態と同様
であるので、その説明は省略する。
ＶＣＯ１３からなるクロック同期回路と位相比較器１
９、ＬＰＦ２０、ＶＣＯ２１からなるクロック同期回路
に対する制御データは、同一のＣＰＵ１５によって並列
処理されてそれぞれのクロック同期回路に出力される。
具体的な制御方法については、図１の実施の形態と同様
であるので、その説明は省略する。
【００３１】
【発明の効果】本発明によれば、ＣＰＵで変動の平均値
を計算してＶＣＯへ入力するため、ＬＰＦでは吸収でき
ないような長い変動周期をもつジッタについても吸収す
ることができる。
を計算してＶＣＯへ入力するため、ＬＰＦでは吸収でき
ないような長い変動周期をもつジッタについても吸収す
ることができる。
【００３２】また、ＣＰＵはＬＰＦで吸収できない長周
期のジッタ成分だけを監視すれば良いので、サンプリン
グ間隔を比較的長くすることができ、ＣＰＵ処理負荷と
しては重くならず、基準クロックの初期引込み時にはＬ
ＰＦの出力レベルをそのままＶＣＯへ入力し、再引込み
時には以前の制御信号レベルの平均値を初期値とするこ
とにより、短い引込み時間を維持することができる。
期のジッタ成分だけを監視すれば良いので、サンプリン
グ間隔を比較的長くすることができ、ＣＰＵ処理負荷と
しては重くならず、基準クロックの初期引込み時にはＬ
ＰＦの出力レベルをそのままＶＣＯへ入力し、再引込み
時には以前の制御信号レベルの平均値を初期値とするこ
とにより、短い引込み時間を維持することができる。
【００３３】さらに、上記構成により、ＣＰＵが再生ク
ロック変動の抑制と同時に、その変動を監視することが
できるので、保守者に対して再生クロック周波数の異常
変動を容易に通知することができる。
ロック変動の抑制と同時に、その変動を監視することが
できるので、保守者に対して再生クロック周波数の異常
変動を容易に通知することができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の動作を説明するための波形図である。
【図３】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図４】従来例を示すブロック図である。
１、１１、１９、３１ 位相比較器 ２、１２、２０、３２ ＬＰＦ（低域通過フィルタ） ３、１４、１７ Ａ／Ｄ変換器 ４、１５ ＣＰＵ ５、１６、１８ Ｄ／Ａ変換器 ６、１３、２１、３３ ＶＣＯ（電圧制御発振器） ７、２２ 警報発生部
Claims (7)
- 【請求項１】 位相比較器、ＬＰＦ及びＶＣＯを用いて
伝送路クロックに同期した再生クロックを出力するクロ
ック同期回路において、 前記ＬＰＦの出力を統計的に監視し、前記ＬＰＦのカッ
トオフ周波数以下のジッタ成分による前記再生クロック
周波数の変動を取り除くための制御信号を前記ＶＣＯへ
与える制御手段を設けたことを特徴とするジッタ吸収回
路。 - 【請求項２】 前記制御手段は、前記ＬＰＦ出力をディ
ジタルデータに変換するＡ／Ｄ変換器と、前記ディジタ
ルデータを入力して前記ＬＰＦ出力を統計的に監視する
ことにより前記ＬＰＦのカットオフ周波数以下のジッタ
成分を検出し、前記再生クロックから前記ジッタ成分を
取り除くための制御データを出力するＣＰＵと、該制御
データをアナログ信号に変換して前記ＶＣＯへ供給する
Ｄ／Ａ変換器を備えていることを特徴とする請求項１記
載のジッタ吸収回路。 - 【請求項３】 前記ＣＰＵは、前記ＬＰＦの出力レベル
を監視し、逐次その平均値を求めて制御データとして前
記ＶＣＯへ出力することを特徴とする請求項２記載のジ
ッタ吸収回路。 - 【請求項４】 前記ＣＰＵは、クロック初期引込み時に
は、前記ＬＰＦの出力レベルをそのまま制御データとし
て前記ＶＣＯへ出力し、再引き込み時では、前記ＣＰＵ
から以前に前記ＶＣＯへ設定していた値の平均値を初期
値データとして与えることを特徴とする請求項２記載の
ジッタ吸収回路。 - 【請求項５】 前記制御手段は、前記ＶＣＯへ出力する
制御信号レベルの変動を監視し、その変動幅が許容値を
超える場合には、警報発生部に対して再生クロック周波
数の異常変動を通知することを特徴とする請求項１記載
のジッタ吸収回路。 - 【請求項６】 各々が、位相比較器、ＬＰＦ及びＶＣＯ
を備え、各伝送路クロックに同期した再生クロックをそ
れぞれ出力する複数のクロック同期回路において、 前記各ＬＰＦの出力をそれぞれ統計的に監視し、前記各
ＬＰＦのカットオフ周波数以下のジッタ成分および周期
の長いワンダ成分による前記各再生クロック周波数の変
動を取り除くための制御信号を前記各ＶＣＯへそれぞれ
与える共通の制御手段を設けたことを特徴とするジッタ
吸収回路。 - 【請求項７】 前記制御手段は、前記複数のＬＰＦ出力
をそれぞれディジタルデータに変換する複数のＡ／Ｄ変
換器と、前記複数のディジタルデータを入力し、並列処
理により前記複数のＬＰＦの出力をそれぞれ統計的に監
視することにより各クロックのジッタ成分をそれぞれ検
出し、前記各再生クロックから前記各ジッタ成分を取り
除くための制御データをそれぞれ出力する共通のＣＰＵ
と、前記各制御データをそれぞれアナログ信号に変換し
て前記各ＶＣＯへそれぞれ供給するする複数のＤ／Ａ変
換器を備えていることを特徴とする請求項６記載のジッ
タ吸収回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19563998A JP3159178B2 (ja) | 1998-07-10 | 1998-07-10 | ジッタ吸収回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19563998A JP3159178B2 (ja) | 1998-07-10 | 1998-07-10 | ジッタ吸収回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031816A true JP2000031816A (ja) | 2000-01-28 |
| JP3159178B2 JP3159178B2 (ja) | 2001-04-23 |
Family
ID=16344522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19563998A Expired - Fee Related JP3159178B2 (ja) | 1998-07-10 | 1998-07-10 | ジッタ吸収回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159178B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253979A (ja) * | 2008-04-03 | 2009-10-29 | Tektronix Inc | アナログ位相拘束ループ装置 |
-
1998
- 1998-07-10 JP JP19563998A patent/JP3159178B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253979A (ja) * | 2008-04-03 | 2009-10-29 | Tektronix Inc | アナログ位相拘束ループ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3159178B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
| GB2426641A (en) | Multiple phase locked loop (PLL) arrangement for reproduction of a clock signal | |
| JP3159178B2 (ja) | ジッタ吸収回路 | |
| JP2001156634A (ja) | 周波数シンセサイザ | |
| JP4782889B1 (ja) | 繰り返し周波数制御装置 | |
| JP3051039B2 (ja) | ジッタ伝達特性測定装置 | |
| JP2012138472A (ja) | 繰り返し周波数制御装置 | |
| JPWO2002069555A1 (ja) | データ伝送システムの特性を高精度に測定する測定装置及びそれに用いられるクロック再生回路 | |
| JP5055985B2 (ja) | タイミング差検出装置、タイミング制御装置、送信器、受信器およびタイミング差検出方法 | |
| JP2009014363A (ja) | 半導体試験装置 | |
| JP2003032107A (ja) | 位相同期回路 | |
| JP4206558B2 (ja) | 位相変動発生回路、及び位相変動発生方法 | |
| JP2000077768A (ja) | 光パルス発生装置 | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JP2000040958A (ja) | 基準周波数・タイミング発生装置 | |
| US6201447B1 (en) | Phase synchronization circuit with units for setting sweep frequency and control voltage | |
| JP3277324B2 (ja) | ジッタ測定装置 | |
| JP2003344468A (ja) | ジッタ測定装置およびジッタ測定方法 | |
| JP3381691B2 (ja) | 雑音除去装置、及び雑音除去方法 | |
| JP3276078B2 (ja) | 位相同期システム及び方法 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JP2894230B2 (ja) | 変調装置 | |
| KR100291004B1 (ko) | 입력 기준신호의 주파수 오프셋 검출장치 | |
| KR100233535B1 (ko) | 디지탈 오디오 입력 지터 제거 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |