JP5055985B2 - タイミング差検出装置、タイミング制御装置、送信器、受信器およびタイミング差検出方法 - Google Patents

Description

本発明は、タイミング差検出装置、タイミング制御装置、送信器、受信器およびタイミング差検出方法に関する。

大容量のデータを長距離伝送する長距離大容量伝送システムにおいては、非特許文献１に記載のように、ＲＺ（Ｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ）変調方式が用いられている。ＲＺ変調方式では、短パルス列を生成した後、変調信号をコーディングする方式が多く用いられている。ＲＺ変調方式は、短パルス列をＥＡ（Ｅｌｅｃｔｒｏ Ａｂｓｏｒｐｔｉｏｎ）変調器で生成する方法が広く用いられている。

しかし、ＥＡ変調器は損失が大きい。そのため、次段のコーディングの前でＥＤＦＡ（Ｅｒｂｉｕｍ Ｄｏｐｅｄ Ｆｉｂｅｒ Ａｍｐｌｉｆｉｅｒ；エルビウム添加光ファイバアンプ）を用いて、ＥＡ変調器で生じる損失を補償する。ＥＤＦＡにおいて、光信号は数１０メートル程度の長さを有するファイバを通過するが、通過する間に、光パルス列の繰り返し周期のタイミングジッタが生じる。このタイミングジッタは、次段のコーディングの際にパルスが最適な時間位置にあることを妨げ、伝送または信号処理された後に復号化するとタイミングジッタの大きさに応じて符号誤りが生ずる。そのため、タイミングジッタは送信信号の品質を劣化させる原因となる。

このような長距離大容量光伝送システムや、光信号処理システムにおいて、タイミングジッタによる符号誤り率を最小限に抑圧するために、タイミングジッタが小さいパルス光源の開発が進められている。このような技術を開示したものとして、例えば特許文献１に記載のタイミングジッタ抑制回路がある。

特開平０９−１８４０９号公報 M.Schmidt, et al., Proc. 29th European Conf. on Opt. Commun. (ECOC2003), Mo3.6.5, 2003

しかし、実際の送受信器においては、内部の構成要素を駆動するＩＣを動作させるために、周波数の異なる数種類のクロックが混在することがある。この場合に、特許文献１に開示された技術では、入力するクロックに応じて設計を変更しなければいけない問題があった。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、接続する構成要素を駆動するＩＣの駆動クロックを意識することなく、数種類の異なる周波数のクロックが混在していても簡便に利用可能な、新規かつ改良されたタイミング差検出装置、タイミング制御装置、送信器、受信器およびタイミング差検出方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、少なくとも２つの入力信号のタイミング差を検出するタイミング差検出装置であって：複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離部と；クロック信号分離部で分離した複数のクロック信号の周波数を統一する周波数統一部と；周波数統一部を通過した複数の信号の強度をそれぞれ検出する強度検出部と；強度検出部での検出の結果、周波数統一部を通過した信号の中で最大の強度の信号を選択する最大信号選択部と；少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出するタイミング差検出部と；を含むことを特徴とする、タイミング差検出装置が提供される。

かかる構成によれば、クロック信号分離部は複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離し、周波数統一部はクロック信号分離部で分離した複数のクロック信号の周波数を統一し、強度検出部は周波数統一部を通過した複数の信号の強度をそれぞれ検出し、最大信号選択部は、強度検出部での検出の結果、周波数統一部を通過した信号の中で最大の強度の信号を選択し、タイミング差検出部は少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出する。その結果、数種類の異なる周波数のクロックが混在していても、その混在しているクロックの中から最大の強度の信号を選択し、選択した信号のタイミング差を検出することができる。

タイミング差検出部は、ダブルバランスドミキサであってもよい。

強度検出部は、強度検出を行うダイオードを含んでいてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、少なくとも２つの入力信号のタイミング差を検出してタイミング差検出信号を出力するタイミング差検出装置と；タイミング差検出装置が出力するタイミング差検出信号を負帰還させて制御信号を生成する制御信号生成部と；制御信号によって少なくとも２つの入力信号の内の１つの位相を遅延させる遅延制御部と；を含み、タイミング差検出装置は、複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離部と；クロック信号分離部で分離した複数のクロック信号の周波数を統一する周波数統一部と；周波数統一部を通過した複数の信号の強度をそれぞれ検出する強度検出部と；強度検出部での検出の結果、周波数統一部を通過した信号の中で最大の強度の信号を選択する最大信号選択部と；少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出して、検出結果を制御信号生成部に入力するタイミング差検出部と；を含むことを特徴とする、タイミング制御装置が提供される。

かかる構成によれば、クロック信号分離部は複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離し、周波数統一部はクロック信号分離部で分離した複数のクロック信号の周波数を統一し、強度検出部は周波数統一部を通過した複数の信号の強度をそれぞれ検出し、最大信号選択部は、強度検出部での検出の結果、周波数統一部を通過した信号の中で最大の強度の信号を選択し、タイミング差検出部は少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出する。そして、制御信号生成部はタイミング差検出装置が出力するタイミング差検出信号を負帰還させて制御信号を生成し、遅延制御部は制御信号によって少なくとも２つの入力信号の内の１つの位相を遅延させる。その結果、数種類の異なる周波数のクロックが混在していても、その混在しているクロックの中から最大の強度の信号を選択し、選択した信号のタイミング差を検出することができる。そして、少なくとも２つの入力信号の位相を、１つの信号の位相に合わせることができる。

また、上記課題を解決するために、本発明の別の観点によれば、少なくとも２つの入力信号のタイミング差を検出するタイミング差検出装置と；タイミング差検出装置が出力するタイミング差検出信号をフィードフォワードさせて制御信号を生成する制御信号生成部と；制御信号によって少なくとも２つの入力信号の内の１つの位相を遅延させる遅延制御部と；を含み、タイミング差検出装置は、複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離部と；クロック信号分離部で分離した複数のクロック信号の周波数を統一する周波数統一部と；周波数統一部を通過した複数の信号の強度をそれぞれ検出する強度検出部と；強度検出部での検出の結果、周波数統一部を通過した信号の内、最大の強度の信号を選択する最大信号選択部と；少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出して、検出結果を制御信号生成部に入力するタイミング差検出部と；を含むことを特徴とする、タイミング制御装置が提供される。

かかる構成によれば、クロック信号分離部は複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離し、周波数統一部はクロック信号分離部で分離した複数のクロック信号の周波数を統一し、強度検出部は周波数統一部を通過した複数の信号の強度をそれぞれ検出し、最大信号選択部は、強度検出部での検出の結果、周波数統一部を通過した信号の中で最大の強度の信号を選択し、タイミング差検出部は少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出する。そして、制御信号生成部はタイミング差検出装置が出力するタイミング差検出信号をフィードフォワードさせて制御信号を生成し、遅延制御部は制御信号によって少なくとも２つの入力信号の内の１つの位相を遅延させる。その結果、数種類の異なる周波数のクロックが混在していても、その混在しているクロックの中から最大の強度の信号を選択し、選択した信号のタイミング差を検出することができる。そして、少なくとも２つの入力信号の位相を、１つの信号の位相に合わせることができる。また、フィードフォワードを行って位相を合わせるので、位相のずれが生じてから短い時間で位相を１つの信号に合わせることができる。

また、上記課題を解決するために、本発明の別の観点によれば、上記タイミング制御装置を含むことを特徴とする、送信器が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、上記タイミング制御装置を含むことを特徴とする、受信器が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、少なくとも２つの入力信号のタイミング差を検出するタイミング差検出方法であって：複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離ステップと；クロック信号分離ステップで分離した複数のクロック信号の周波数を統一する周波数統一ステップと；周波数統一ステップで統一した複数の信号の強度をそれぞれ検出する強度検出ステップと；強度検出ステップでの検出の結果、周波数統一ステップで周波数を統一した信号の中で最大の強度の信号を選択する最大信号選択ステップと；最大信号選択ステップで選択した少なくとも２つの信号のタイミング差を検出するタイミング差検出ステップと；を含むことを特徴とする、タイミング差検出方法が提供される。

かかる方法によれば、クロック信号分離ステップは複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離し、周波数統一ステップはクロック信号分離ステップで分離した複数のクロック信号の周波数を統一し、強度検出ステップは周波数統一ステップで統一した複数の信号の強度をそれぞれ検出し、最大信号選択ステップは、強度検出ステップでの検出の結果、周波数統一ステップで周波数を統一した信号の中で最大の強度の信号を選択し、タイミング差検出ステップは最大信号選択ステップで選択した少なくとも２つの信号のタイミング差を検出する。その結果、数種類の異なる周波数のクロックが混在していても、その混在しているクロックの中から最大の強度の信号を選択し、選択した信号のタイミング差を検出することができる。

以上説明したように本発明によれば、接続する構成要素を駆動するＩＣの駆動クロックを意識することなく、数種類の異なる周波数のクロックが混在していても簡便に利用可能な、新規かつ改良されたタイミング差検出装置、タイミング制御装置、送信器、受信器およびタイミング差検出方法が提供される。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

（第１の実施形態）
まず、本発明の第１の実施形態にかかるタイミング差検出装置について説明する。図１は、本発明の第１の実施形態にかかるタイミング差検出装置のブロック構成について説明する説明図である。以下、図１を用いて本発明の第１の実施形態にかかるタイミング差検出装置の構成について説明する。

図１に示したように、本発明の第１の実施形態にかかるタイミング差検出装置１００は、光信号クロック検出系１１０と、基準クロック検出系１７０と、ミキサ１８０とを含んで構成される。光信号クロック検出系１１０と、基準クロック検出系１７０との出力信号の位相差はミキサ１８０によって検出され、後段の回路に出力される。

光信号クロック検出系１１０は、フォトダイオード（ＰＤ）１１２と、クロック信号分離部１１３と、周波数統一部１１９と、強度検出器１２６ａ、１２６ｂ、１２６ｃと、コンパレータ１２８と、スイッチ１３０と、を含んで構成される。以下、本発明の第１の実施形態にかかるタイミング差検出装置の、光信号クロック検出系１１０の構成について詳細に説明する。

フォトダイオード１１２は、光信号を電気信号に変換するものであり、入射された光の強さに応じて電流を出力するものである。

クロック信号分離部１１３は、所定の周波数領域の信号を通過させて分離するものである。本発明の第１の実施形態においては、クロック信号分離部１１３は３種類の帯域通過フィルタを含んで構成されている。帯域通過フィルタ１１４は１０ＧＨｚの帯域の信号を通過させる帯域通過フィルタであり、帯域通過フィルタ１１６は２０ＧＨｚの帯域の信号を通過させる帯域通過フィルタであり、帯域通過フィルタ１１８は４０ＧＨｚの帯域の信号を通過させる帯域通過フィルタである。

周波数統一部１１９は、４逓倍器１２０と、２逓倍器１２２と、増幅器１２４と、を含んで構成される。

増幅器１２４は、帯域通過フィルタ１１８で通過させた４０ＧＨｚの帯域の信号を所定量増幅させるものである。増幅させる量は設計によって自由に設定して構わない。

２逓倍器１２２は、入力信号の周波数を２倍にして出力するものである。本発明の第１の実施形態においては、帯域通過フィルタ１１６で通過させた２０ＧＨｚの帯域の信号を入力し、周波数を２倍の４０ＧＨｚにして出力する。

図２は、本発明の第１の実施形態にかかる２逓倍器の構成について説明する説明図である。図２に示したように、本発明の第１の実施形態にかかる２逓倍器は、第１のアンプ１４０と、帯域通過フィルタ１４２と、第２のアンプ１４４と、を含んで構成される。第１のアンプ１４０は、波形を歪ませて入力信号の２倍の周波数の第２高調波を出力する。帯域通過フィルタ１４２は、４０ＧＨｚの帯域の信号を通過させる帯域通過フィルタであり、第１のアンプ１４０から出力された第２高調波の中から４０ＧＨｚの帯域の信号を通過させる。第２のアンプ１４４は、帯域通過フィルタ１４２から出力された４０ＧＨｚの帯域の信号を所定量増幅させるものである。増幅させる量は設計によって自由に設定して構わない。なお、帯域通過フィルタ１４２は、位相を比較する際に比較の精度を高めるために設けているものである。

４逓倍器１２０は、入力信号の周波数を４倍にして出力するものである。本発明の第１の実施形態においては、帯域通過フィルタ１１４で通過させた１０ＧＨｚの帯域の信号を入力し、周波数を４倍の４０ＧＨｚにして出力する。４逓倍器１２０の内部構成は、図１に示した２逓倍器１２２の内部構成と比べて、第１のアンプ１４０で波形を歪ませて入力信号の４倍の周波数の第４高調波を出力する点が異なるだけであり、その他の４逓倍器１２０の内部構成は２逓倍器１２２の内部構成と同一であるため、詳細な説明は省略する。

強度検出器１２６ａ、１２６ｂ、１２６ｃは、本発明の強度検出部の一例であり、４逓倍器１２０、２逓倍器１２２および増幅器１２４を通過した４０ＧＨｚ信号の一部を入力し、それぞれの信号の強度に応じた電圧信号に変換するものである。強度検出器は、ダイオード及び負荷抵抗で構成してもよい。図３は、本発明の第１の実施形態にかかる強度検出器１２６ａの構成について説明する説明図である。図３に示したように、本発明の第１の実施形態にかかる強度検出器１２６ａは、ダイオード１５０と、負荷抵抗１５２とを含んで構成される。ダイオード１５０は、４逓倍器１２０を通過した４０ＧＨｚの信号が入力され（ＲＦ ＩＮ）、信号の強度に応じた電流を出力する。出力された電流は負荷抵抗１５２によって電圧信号に変換されて出力される（ＤＣ−ＯＵＴ）。ここでは強度検出器１２６ａのみを取り上げて説明したが、強度検出器１２６ｂ、１２６ｃも同様の構成を有する。

コンパレータ１２８は、強度検出器１２６ａ、１２６ｂ、１２６ｃからの出力を入力し、Ａ／Ｄ変換を行って、入力信号の強度に応じて所定の信号を出力する。図４は、本発明の第１の実施形態にかかるコンパレータ１２８の構成について説明する説明図である。図４に示したように、本発明の第１の実施形態にかかるコンパレータ１２８は、Ａ／Ｄ変換器１５４ａ、１５４ｂ、１５４ｃと、プロセッサ１５６とを含んで構成される。強度検出器１２６ａ、１２６ｂ、１２６ｃからの出力を、それぞれポート１〜ポート３からＡ／Ｄ変換器１５４ａ、１５４ｂ、１５４ｃに入力し、Ａ／Ｄ変換器１５４ａ、１５４ｂ、１５４ｃからの出力をプロセッサ１５６に入力する。そして、プロセッサ１５６はＡ／Ｄ変換器１５４ａ、１５４ｂ、１５４ｃから入力された信号に応じて、ポートＡおよびポートＢから信号の出力を行う。コンパレータから出力する信号については後述する。

スイッチ１３０は、本発明の最大信号選択部の一例であり、４逓倍器１２０、２逓倍器１２２および増幅器１２４を通過した４０ＧＨｚ信号と、コンパレータ１２８からの出力とを用いて、４逓倍器１２０、２逓倍器１２２および増幅器１２４を通過した４０ＧＨｚ信号の中から最も強度の大きい信号を選択して出力する。図５は、本発明の第１の実施形態にかかるスイッチ１３０の内部構成について説明する説明図である。図５に示したように、本発明の第１の実施形態にかかるスイッチ１３０は、ＳＰＤＴスイッチ１６０ａ、１６０ｂを含んで構成される。ＳＰＤＴスイッチ１６０ａは、ポート１から増幅器１２４を通過した信号を、ポート２から２逓倍器１２２を通過した信号とそれぞれ入力し、ポートＡからの出力、すなわちコンパレータ１２８のポートＡからの出力を入力する。そして、それぞれの入力の結果をＳＰＤＴスイッチ１６０ｂに入力する。ＳＰＤＴスイッチ１６０ｂは、ＳＰＤＴスイッチ１６０ａからの出力と、ポート３から４逓倍器１２０を通過した信号とそれぞれ入力し、ポートＢからの出力、すなわちコンパレータ１２８のポートＢからの出力を入力する。そして、それぞれの入力の結果を出力する。ＳＰＤＴスイッチ１６０ａおよび１６０ｂにおける入出力関係については後述する。

なお、本発明の第１の実施形態では、信号の選択および出力にＳＰＤＴスイッチを用いたが、本発明はこれに限られず、その他の種類のスイッチを用いてもよい。

以上、本発明の第１の実施形態にかかるタイミング差検出装置の、光信号クロック検出系の構成について詳細に説明した。

一方、基準クロック検出系１７０は、クロック信号分離部１１３と、周波数統一部１１９と、強度検出器１２６ａ、１２６ｂ、１２６ｃと、コンパレータ１２８と、スイッチ１３０と、を含んで構成される。各部の構成は、光信号クロック検出系１１０で用いたものと同一であるため、詳細な説明は省略する。

ミキサ１８０は、本発明のタイミング差検出部の一例である。ミキサ１８０は、光信号クロック検出系１１０と、基準クロック検出系１７０との出力信号の位相差を検出して、検出した結果を後段の回路に出力するものである。

ミキサ１８０には、ダブルバランスドミキサを用いることができる。図６は本発明の第１の実施形態にかかるミキサ１８０の構成について説明する説明図である。図６に示したように、本発明の第１の実施形態にかかるミキサ１８０は、コイル１８２、１８４、１８６、１９０、１９２、１９４と、ダイオード１８８ａ、１８８ｂ、１８８ｃ、１８８ｄと、で構成される。

光信号クロック検出系１１０と基準クロック検出系１７０との出力信号の位相差を検出して、検出した結果を後段の回路に出力することで、光信号と基準クロックとのタイミングのずれを検知することができる。光信号と基準クロックとのタイミングのずれの検知については後述する。

以上、図１を用いて本発明の第１の実施形態にかかるタイミング差検出装置の構成について説明した。次に、本発明の第１の実施形態にかかるタイミング差検出装置の動作について説明する。

まず光信号クロック検出系１１０に注目して信号の流れおよび各部の動作を説明する。フォトダイオード１１２に光信号が入力されると、フォトダイオード１１２は光信号から電気信号に変換する。電気信号は、３つに分岐され、それぞれ帯域通過フィルタ１１４、１１６、１１８を通過する。帯域通過フィルタ１１４、１１６、１１８は、それぞれ１０ＧＨｚ、２０ＧＨｚ、４０ＧＨｚの帯域の信号を通過させる。通過した信号はそれぞれ増幅器１２４、２逓倍器１２２、４逓倍器１２０を通過する。

増幅器１２４では、帯域通過フィルタ１１８で通過させた４０ＧＨｚの帯域の信号を増幅させて出力する。２逓倍器１２２では、上述のように帯域通過フィルタ１１６で通過させた２０ＧＨｚの帯域の信号を入力して、周波数を２倍の４０ＧＨｚにして出力する。４逓倍器１２０では、上述のように帯域通過フィルタ１１４で通過させた１０ＧＨｚの帯域の信号を入力して、周波数を４倍の４０ＧＨｚにして出力する。

増幅器１２４、２逓倍器１２２、４逓倍器１２０を通過した４０ＧＨｚの帯域の信号は、一部がスイッチ１３０に入力され、残りがそれぞれ強度検出器１２６ａ、１２６ｂ、１２６ｃに入力される。

強度検出器１２６ａは図３に示したように、ダイオード１５０と負荷抵抗１５２とを含んで構成される。ここでは強度検出器１２６ａのみを取り上げて説明するが、強度検出器１２６ｂ、１２６ｃも同様の構成を有する。強度検出器１２６ａは、まずダイオード１５０において、４０ＧＨｚの帯域の入力信号の強度に応じて電流が発生し、負荷抵抗１５２によって電圧信号に変換される。よって、強度検出器１２６ａは、入力信号の強度に応じた電圧信号が出力されることになる。強度検出器１２６ｂ、１２６ｃにおいても同様に、入力信号の強度に応じた電圧信号が出力される。その結果、１０ＧＨｚ、２０ＧＨｚ、４０ＧＨｚの帯域の信号が、その強度に応じた電圧信号に変換されることになる。

強度検出器１２６ａ、１２６ｂ、１２６ｃから出力された電圧信号は、コンパレータ１２８に入力される。コンパレータ１２８は、図４に示したように、Ａ／Ｄ変換器１５４ａ、１５４ｂ、１５４ｃと、プロセッサ１５６とを含んで構成される。Ａ／Ｄ変換器１５４ａ、１５４ｂ、１５４ｃは、それぞれ４０ＧＨｚ、２０ＧＨｚ、１０ＧＨｚの帯域の信号の強度に応じた電圧信号を入力し、ディジタル信号に変換される。変換されたディジタル信号はプロセッサ１５６に入力され、ポートＡおよびポートＢに所定の信号を出力する。

プロセッサ１５６が出力する信号について説明する。以下、ポートＡとポートＢの出力信号の組を（Ａ，Ｂ）の形で説明する。プロセッサ１５６は、ポート１の強度が最大の場合、すなわち４０ＧＨｚの帯域の信号の強度が最大である場合には（０，０）、ポート２の強度が最大の場合、すなわち２０ＧＨｚの帯域の信号の強度が最大である場合には（１，０）、ポート３の強度が最大の場合、すなわち１０ＧＨｚの帯域の信号の強度が最大である場合には（０，１）をそれぞれ出力する。この出力信号をスイッチ１３０に入力することで、スイッチ１３０は、４０ＧＨｚ、２０ＧＨｚ、１０ＧＨｚの帯域の信号のうち、最も強度の大きいものを出力することができる。

スイッチ１３０は、図５に示したようにＳＰＤＴスイッチ１６０ａ、１６０ｂを含んで構成される。ＳＰＤＴスイッチ１６０ａは、ポート１とポート２、すなわち４０ＧＨｚと２０ＧＨｚの帯域の信号を入力し、さらにコンパレータ１２８のポートＡからの出力を入力する。ＳＰＤＴスイッチ１６０ａは、ポートＡからの信号が０の場合にはポート１からの入力を出力し、ポートＡからの信号が１の場合にはポート２からの入力を出力する。つまり、ポートＡからの信号が１の場合、すなわち２０ＧＨｚの帯域の信号の強度が最大である場合には、ＳＰＤＴスイッチ１６０ａはポート２からの入力、すなわち２０ＧＨｚの帯域の信号を出力し、それ以外の場合にはポート１からの入力、すなわち４０ＧＨｚの帯域の信号を出力する。ＳＰＤＴスイッチ１６０ｂは、ＳＰＤＴスイッチ１６０ａからの出力と、ポート３、すなわち１０ＧＨｚの帯域の信号を入力し、さらにコンパレータ１２８のポートＢからの出力を入力する。ＳＰＤＴスイッチ１６０ｂは、ポートＢからの信号が０の場合にはＳＰＤＴスイッチ１６０ａからの入力を出力し、ポートＢからの信号が１の場合にはポート３からの入力を出力する。つまり、ポートＢからの信号が１の場合、すなわち１０ＧＨｚの帯域の信号の強度が最大である場合には、ＳＰＤＴスイッチ１６０ｂはポート１からの入力、すなわち１０ＧＨｚの帯域の信号を出力し、それ以外の場合にはＳＰＤＴスイッチ１６０ａからの入力、すなわち４０ＧＨｚと２０ＧＨｚの帯域の信号のうち強度の大きい方を出力する。

このようにスイッチ１３０を設けることで、４０ＧＨｚ、２０ＧＨｚ、１０ＧＨｚの帯域の信号のうち、最も強度の大きい信号を選択して出力することができる。

以上が光信号クロック検出系１１０における信号の流れおよび各部の動作である。次に基準クロック検出系１７０における信号の流れおよび各部の動作であるが、基準クロック検出系１７０にはフォトダイオード１１２が含まれていないだけで、基準クロック検出系１７０における信号の流れおよび各部の動作は、光信号クロック検出系１１０における信号の流れおよび各部の動作と同一である。スイッチ１３０によって４０ＧＨｚ、２０ＧＨｚ、１０ＧＨｚの帯域の信号のうち、最も強度の大きい信号を選択して出力することで、基準クロック検出系１７０においても、４０ＧＨｚ、２０ＧＨｚ、１０ＧＨｚの帯域の信号のうち、最も強度の大きい信号を出力することができる。

このようにして、光信号クロック検出系１１０と基準クロック検出系１７０からそれぞれ最も強度の大きい信号を出力すると、それらの信号をミキサ１８０に入力する。ミキサ１８０では、２つの信号の位相差に応じた直流電流を出力する。この直流電流の電圧信号を観測することで、光信号と基準クロックの位相のずれを検出することができる。

図７は、本発明の第１の実施形態にかかる、ミキサ１８０に入力する光信号と基準クロックの位相のずれと、ミキサ１８０が出力する電流との関係を示す説明図である。図７に示したように、光信号（ＲＦ）と基準クロック（ＬＯ）との位相差が０の場合には最大値の電流を出力し（ＩＦ）、光信号と基準クロックとの位相差がπの場合には最小値の電流を出力する。そして、光信号と基準クロックとの位相差がπ／２の場合には０の電流を出力する。

このように、ミキサ１８０から出力する直流電流は、光信号と基準クロック信号との間の位相差によって異なる。従って、ミキサ１８０から出力される直流電流の電圧信号を観測することによって、光信号と基準クロックとがどの程度位相がずれているのかが分かる。

以上、本発明の第１の実施形態にかかるタイミング差検出装置の動作について説明した。

以上説明したように、本発明の第１の実施形態にかかるタイミング差検出装置は、基準となるクロックと、光信号のクロックとの位相差に応じた直流電流を出力することができる。２つの信号の位相差に応じた直流電流をモニタすることで、周波数や位相が異なっていても、モニタした結果に応じて片方の位相を調整することで、符号誤りの発生を抑え、送信信号の劣化を防ぐことができる。

（第２の実施形態）
本発明の第１の実施形態では、基準となるクロックと、光信号のクロックとの位相差に応じた直流電流を出力するタイミング差検出装置について説明した。本発明の第２の実施形態では、第１の実施形態で説明したタイミング差検出装置を用いたタイミング制御装置について説明する。

図８は、本発明の第２の実施形態にかかるタイミング差検出装置を用いたタイミング制御装置について説明する説明図である。以下、図８を用いて本発明の第２の実施形態にかかるタイミング制御装置の構成について説明する。

図８に示したように、本発明の第２の実施形態にかかるタイミング制御装置２００は、制御信号生成部２１０と、遅延制御部２２０と、スプリッタ２５０と、タイミング差検出装置２４０とを含んで構成される。

タイミング差検出装置２４０は、光信号と基準クロックを入力し、両信号の位相の差に応じた直流電流信号が出力される。タイミング差検出装置２４０は、本発明の第１の実施形態にかかるタイミング差検出装置１００と同一の内部構成を有するため、ここでは各部の説明及び動作の説明は省略する。ここでは、制御信号生成部２１０と、遅延制御部２２０と、スプリッタ２５０の説明を行う。

制御信号生成部２１０は、基準クロックと、タイミング差検出装置２４０から出力された直流電流信号を入力し、制御信号を生成するものである。制御信号生成部２１０は、加算器２１２と、増幅器２１４と、低域通過フィルタ２１６とを含んで構成される。

遅延制御部２２０は、光信号を遅延させて、光信号と基準クロックの位相を合わせるものである。遅延制御部２２０は、モータ駆動回路２２２、モータ２２４、移動ステージ２２６、プリズム２３０、２３２を含んで構成され、移動ステージ２２６はプリズム２２８を含んで構成される。

スプリッタ２５０は、光信号の一部を分岐させるものである。分岐された光信号はタイミング差検出装置２４０に入力される。

以上、図８を用いて本発明の第２の実施形態にかかるタイミング制御装置の構成について説明した。続いて、本発明の第２の実施形態にかかるタイミング制御装置の動作について説明する。

タイミング制御装置２００に入力された光信号は、スプリッタ２５０でその一部が分岐される。分岐された光信号は、基準クロックとともにタイミング差検出装置２４０に入力される。タイミング差検出装置２４０は、光信号と基準クロックの位相差に応じた直流電流信号を出力する。タイミング差検出装置２４０の動作の説明はここでは省略する。

タイミング差検出装置２４０から出力された直流電流信号は、制御信号生成部２１０に入力される。制御信号生成部２１０は、遅延制御部２２０を制御させるための制御信号を出力する。

制御信号生成部２１０の動作を詳細に説明する。タイミング差検出装置２４０から出力された直流電流信号は、まず加算器２１２に入力される。加算器２１２では、基準値と、タイミング差検出装置２４０から出力された直流電流信号との差を出力し、加算器２１２からの出力信号は、増幅器２１４に入力され、さらに低域通過フィルタ２１６を通過させることで、制御信号となる。低域通過フィルタ２１６の通過性能はタイミング制御装置２００の性能に合わせて最適に設計されることが望ましいが、通過性能は特に所定の周波数帯に限定されるものではない。

制御信号生成部２１０で生成された制御信号は、遅延制御部２２０に入力される。遅延制御部２２０では、入力された制御信号に応じて光信号の位相を遅延させる。

遅延制御部２２０の動作を詳細に説明する。制御信号生成部２１０で生成された制御信号は、モータ駆動回路２２２に入力される。モータ駆動回路２２２は、制御信号に応じてモータ２２４を駆動させる。モータ２２４が駆動すると、モータ２２４の駆動と連動して、基準クロックと位相が一致するように、移動ステージ２２６が光信号の光路に並行に移動する。移動ステージ２２６が移動することによって、光信号の伝送距離が変化し、光信号と基準クロックの位相を一致させることができる。

以上、本発明の第２の実施形態にかかるタイミング制御装置の動作について説明した。

以上説明したように、本発明の第２の実施形態にかかるタイミング制御装置は、光信号と基準クロックの位相差に応じた制御信号を生成し、生成した制御信号に応じて光信号の位相を基準クロックの位相と一致するように調整する。光信号の位相を調整して基準クロックの位相と一致させることで、符号誤りの発生を抑え、送信信号の劣化を防ぐことができる。

（第３の実施形態）
本発明の第２の実施形態では、本発明の第１の実施形態で説明したタイミング差検出装置を用いて、フィードバックによって光信号の位相を基準クロックの位相と一致するように調整するタイミング制御装置について説明した。本発明の第３の実施形態では、第１の実施形態で説明したタイミング差検出装置を用いて、フィードフォワードによって光信号の位相を基準クロックの位相と一致するように調整する別のタイミング制御装置について説明する。

図９は、本発明の第３の実施形態にかかる本発明の第３の実施形態にかかるタイミング差検出装置を用いたタイミング制御装置について説明する説明図である。以下、図９を用いて本発明の第３の実施形態にかかるタイミング制御装置の構成について説明する。

図９に示したように、本発明の第３の実施形態にかかるタイミング制御装置３００は、制御信号生成部３１０と、遅延制御部３２０と、スプリッタ３５０と、タイミング差検出装置３４０とを含んで構成される。

タイミング差検出装置３４０は、光信号と基準クロックを入力し、両信号の位相の差に応じた直流電流信号が出力される。タイミング差検出装置３４０は、本発明の第１の実施形態にかかるタイミング差検出装置１００と同一の内部構成を有するため、ここでは各部の説明及び動作の説明は省略する。ここでは、制御信号生成部３１０と、遅延制御部３２０と、スプリッタ３５０の説明を行う。

制御信号生成部３１０は、基準クロックと、タイミング差検出装置３４０から出力された直流電流信号を入力し、制御信号を生成するものである。制御信号生成部３１０は、加算器３１２と、増幅器３１４と、低域通過フィルタ３１６とを含んで構成される。

遅延制御部３２０は、光信号を遅延させて、光信号と基準クロックの位相を合わせるものである。遅延制御部３２０は、モータ駆動回路３２２、モータ３２４、移動ステージ３２６、プリズム３３０、３３２を含んで構成され、移動ステージ３２６はプリズム３２８を含んで構成される。

スプリッタ３５０は、光信号の一部を分岐させるものである。分岐された光信号はタイミング差検出装置３４０に入力される。

以上、図９を用いて本発明の第３の実施形態にかかるタイミング制御装置の構成について説明した。続いて、本発明の第３の実施形態にかかるタイミング制御装置の動作について説明する。

タイミング制御装置３００に入力された光信号は、スプリッタ３５０でその一部が分岐される。分岐された光信号は、基準クロックとともにタイミング差検出装置３４０に入力される。タイミング差検出装置３４０は、光信号と基準クロックの位相差に応じた直流電流信号を出力する。タイミング差検出装置３４０の動作の説明は省略する。

タイミング差検出装置３４０から出力された直流電流信号は、制御信号生成部３１０に入力される。制御信号生成部３１０は、遅延制御部３２０を制御させるための制御信号を出力する。

制御信号生成部３１０の動作を詳細に説明する。タイミング差検出装置３４０から出力された直流電流信号は、まず加算器３１２に入力される。加算器３１２では、基準値と、タイミング差検出装置３４０から出力された直流電流信号を加算して出力し、加算器３１２からの出力信号は、増幅器３１４に入力され、さらに低域通過フィルタ３１６を通過させることで、制御信号となる。低域通過フィルタ３１６の通過性能はタイミング制御装置３００の性能に合わせて最適に設計されることが望ましいが、通過性能は特に所定の周波数帯に限定されるものではない。

制御信号生成部３１０で生成された制御信号は、遅延制御部３２０に入力される。遅延制御部３２０では、入力された制御信号に応じて光信号の位相を遅延させる。

遅延制御部３２０の動作を詳細に説明する。制御信号生成部３１０で生成された制御信号は、モータ駆動回路３２２に入力される。モータ駆動回路３２２は、制御信号に応じてモータ２２４を駆動させる。モータ３２４が駆動すると、モータ３２４の駆動と連動して、基準クロックと位相が一致するように、移動ステージ３２６が光信号の光路に並行に移動する。移動ステージ３２６が移動することによって、光信号の伝送距離が変化するため、光信号と基準クロックの位相を一致させることができる。

以上、本発明の第３の実施形態にかかるタイミング制御装置の動作について説明した。

以上説明したように、本発明の第３の実施形態にかかるタイミング制御装置は、光信号と基準クロックの位相差に応じた制御信号を生成し、生成した制御信号に応じて光信号の位相を基準クロックの位相と一致するように調整する。光信号の位相を調整して基準クロックの位相と一致させることで、符号誤りの発生を抑え、送信信号の劣化を防ぐことができる。また、本発明の第３の実施形態にかかるタイミング制御装置は、フィードフォワード制御を行っているため、光信号と基準クロックとの間に位相のずれが生じた場合、位相のずれが生じてから短時間で光信号と基準クロックとの位相を一致させることができる。

（第４の実施形態）
本発明の第２の実施形態および第３の実施形態では、本発明の第１の実施形態で説明したタイミング差検出装置を用いて、フィードバックまたはフィードフォワードによって光信号の位相を基準クロックの位相と一致するように調整するタイミング制御装置について説明した。本発明の第４の実施形態では、本発明の第２の実施形態および第３の実施形態にかかるタイミング制御装置を用いて信号の送受信を行う、送信器および受信器について説明する。

図１０は、本発明の第４の実施形態にかかる送信器の構成について説明する説明図であり、図１１は本発明の第４の実施形態にかかる受信器の構成について説明する説明図である。以下、図１０および図１１を用いて、本発明の第４の実施形態にかかる送信器及び受信器の構成について説明する。

図１０に示したように、本発明の第４の実施形態にかかる送信器４００は、レーザーダイオード４０２と、第１のＥＡ変調器４０４と、第１のＥＤＦＡ４０６と、第１のタイミング制御装置４０８と、第２のＥＡ変調器４１０と、第２のＥＤＦＡ４１２と、第２のタイミング制御装置４１４と、変調器４１６と、第１の変調器ドライバ４１８と、クロック源４２０と、信号源４２２と、６ｄＢスプリッタ４２４と、スプリッタ４２６と、２逓倍器４２８と、多重器４３０と、第１の４逓倍器４３２と、第２の逓倍器４３４と、第２の変調器ドライバ４３６と、第３の変調器ドライバ４３８と、を含んで構成される。

また、図１１に示したように、本発明の第４の実施形態にかかる受信器４５０は、光スプリッタ４５２と、ＤｅＭＵＸ（Ｄｅｍｕｌｔｉｐｌｅｘｅｒ；分離器）４５４と、ＥＤＦＡ４５６と、タイミング制御装置４５８と、Ｏ／Ｅ（Ｏｐｔｉｃａｌ ｔｏ Ｅｌｅｃｔｒｉｃ）変換器４６０と、等化増幅器４６２と、識別再生器４６４と、変調器ドライバ４６８と、クロック再生器（ＣＲ）４７０と、スプリッタ４７２と、を含んで構成される。

以上、本発明の第４の実施形態にかかる送信器及び受信器の構成について説明した。次に、本発明の第４の実施形態にかかる送信器および受信器の動作について説明する。

まず送信器４００の動作について説明する。送信器４００では、クロック源４２０で基準クロックが生成される。本実施形態においては、クロック源４２０で生成されるクロックの周波数は１０ＧＨｚである。クロック源で生成された基準クロックは信号源４２２に入力される。信号源４２２は、４つの１０Ｇｂｉｔ／ｓ信号と２系統の基準クロックを出力する。

２系統の基準クロックのうち、１系統は６ｄｂスプリッタ４２４で２つに分岐される。分岐された信号のうち、１つは第１の４逓倍器４３２で４逓倍されて、第１の変調器ドライバ４１８に入力される。もう１系統の信号は、スプリッタ４２６でさらに一部が分岐される。一部は第２の４逓倍器４３４で４逓倍された後に第２の変調器ドライバ４３６に入力され、残りは第１のタイミング制御装置４０８に入力される。

一方、レーザーダイオード４０２で生成されたＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ；連続波）光は、第１のＥＡ変調器４０４で変調を受ける。第１のＥＡ変調器４０４は、第１の変調器ドライバ４１８によって４０ＧＨｚで駆動される。従って第１のＥＡ変調器の出力は、４０ＧＨｚの光短パルス列となる。

第１のＥＡ変調器４０４から出力された光短パルス列は、第１のＥＤＦＡ４０６で増幅される。第１のＥＤＦＡ４０６を通過する間に、光短パルス列の繰返し周期の位相が変動し、基準クロックである１０ＧＨｚのクロックと位相の差が生じる。第１のタイミング制御装置４０８でその位相差を無くし、光短パルス列と基準クロックの位相を同調させる。

１０ＧＨｚの基準クロックと同調した光短パルス列は、第２のＥＡ変調器４１０に入力され、第２の変調器ドライバ４３６によって供給される４０ＧＨｚの信号にとって変調を受ける。変調を受けた第２のＥＡ変調器４１０の出力信号は、第２のＥＤＦＡ４１２に入力され、信号が増幅される。第２のＥＡ変調器４１０から出力される光短パルス列は再び１０ＧＨｚの基準クロックと位相差が生じている。そのため、第２のＥＡ変調器４１０から出力される光短パルス列を第２のタイミング制御装置に入力し、１０ＧＨｚの基準クロックと位相を同調させる。

再び基準クロックと同調した光短パルス列は、４つに分岐されて変調器４１６に入力される。変調器４１６は、第３の変調器ドライバ４３８によって供給される４０Ｇｂｉｔ／ｓの信号によってコーディングされ、４０Ｇｂｉｔ／ｓの光信号となる。生成された４０Ｇｂｉｔ／ｓの光信号は、多重器４４０で多重化されて、１６０Ｇｂｉｔ／ｓの光信号となる。

以上、送信器４００の動作について説明した。続いて受信器４５０の動作について説明する。

１６０Ｇｂｉｔ／ｓの光信号を受信した受信器４５０は、スプリッタ４５２で一部が分岐され、クロック抽出器４７０で４０ＧＨｚの基準クロックが再生される。そして、変調器ドライバ４６８によってＤｅＭＵＸ４５４にその４０ＧＨｚの基準クロックを供給する。ＤｅＭＵＸ４５４は１６０Ｇｂｉｔ／ｓの光信号を４０Ｇｂｉｔ／ｓの光信号に時分割分離する。

分離された４０Ｇｂｉｔ／ｓの光信号は、ＥＤＦＡ４５６で増幅される。ＥＤＦＡ４５６を通過することで、光信号は４０ＧＨｚの基準クロックと位相がずれてしまい、同調状態が失われてしまう。

そのため、４０Ｇｂｉｔ／ｓの光信号と４０ＧＨｚの基準クロックとをタイミング制御装置４５８に入力し、４０Ｇｂｉｔ／ｓの光信号を４０ＧＨｚの基準クロックに同調させる。４０Ｇｂｉｔ／ｓの光信号を４０ＧＨｚの基準クロックに同調させることで、符号誤りの発生を抑えることができる。

その後、４０ＧＨｚの基準クロックと同調した光信号は、Ｏ／Ｅ変換器４６０で光信号から電気信号に変換され、等化増幅器４６２によって等価増幅が行われ、識別再生器４６４によって、４０ＧＨｚの基準クロックを識別タイミングとして識別再生される。

以上、受信器４５０の動作について説明した。

以上説明したように、本発明の第４の実施形態にかかる送信器および受信器によれば、タイミング調整装置を組み込むことで、１０ＧＨｚと４０ＧＨｚの基準クロックを有する送受信系において、変調や識別のタイミングがずれることによって生じる信号劣化を起こすことなく、信号の送受信が可能となる。信号劣化が起こらないので、信号の伝送効率の向上に寄与することとなる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記実施形態では、複数の周波数が含まれる信号を周波数帯ごとに分離して、４０ＧＨｚの周波数に統一して信号の強度を測定したが、本発明はかかる例に限定されず、その他の周波数で統一するようにしてもよい。

また、上記実施形態では、送信器及び受信器において、信号のビットレートが４０ＧＢｉｔ／ｓおよび４０ＧＢｉｔ／ｓの信号を４重化した１６０ＧＢｉｔ／ｓの場合について説明したが、信号のビットレートや多重数はかかる例に限定されず、その他のビットレートや多重数であってもよい。

また、上記実施形態では、光信号と基準クロックとの位相差を検出し、光信号の位相を基準クロックの位相に合わせていたが、本発明はこれに限られず、他の種類の信号の位相差の検出および位相の同期に用いてもよい。また位相を同期させる信号の数は２つに限られず、３つ以上の信号の位相の同期を行うように構成してもよい。

また、上記実施形態では、２つの信号の位相差の検出にダブルバランスドミキサを用いたが、本発明はこれに限られず、他の種類のミキサを用いてもよく、またミキサ以外で２つの信号の位相差の検出を行うようにしてもよい。

本発明の第１の実施形態にかかるタイミング差検出装置のブロック構成について説明する説明図である。 本発明の第１の実施形態にかかる２逓倍器の構成について説明する説明図である。 本発明の第１の実施形態にかかる強度検出器の構成について説明する説明図である。 本発明の第１の実施形態にかかるコンパレータの構成について説明する説明図である。 本発明の第１の実施形態にかかるスイッチの構成について説明する説明図である。 本発明の第１の実施形態にかかるミキサの構成について説明する説明図である 本発明の第１の実施形態にかかる、信号の位相のずれと、ミキサが出力する電流との関係を示す説明図である。 本発明の第２の実施形態にかかるタイミング差検出装置を用いたタイミング制御装置について説明する説明図である。 本発明の第３の実施形態にかかる本発明の第３の実施形態にかかるタイミング差検出装置を用いたタイミング制御装置について説明する説明図である。 本発明の第４の実施形態にかかる送信器の構成について説明する説明図である。 本発明の第４の実施形態にかかる受信器の構成について説明する説明図である。

符号の説明

１００、２４０、３４０ タイミング差検出装置
１１０ 光信号クロック検出系
１１２ フォトダイオード
１１３ クロック信号分離部
１１４、１１６、１１８ 帯域通過フィルタ
１１９ 周波数統一部
１２０ ４逓倍器
１２２ ２逓倍器
１２４ 増幅器
１２６ａ、１２６ｂ、１２６ｃ 強度検出器
１２８ コンパレータ
１３０ スイッチ
１４０ 第１のアンプ
１４２ 帯域通過フィルタ
１４４ 第２のアンプ
１５０ ダイオード
１５２ 負荷抵抗
１５４ａ、１５４ｂ、１５４ｃ Ａ／Ｄ変換器
１５６ プロセッサ
１６０ａ、１６０ｂ ＳＰＤＴスイッチ
１７０ 基準クロック検出系
１８０ ミキサ
２００、３００ タイミング制御装置
２１０、３１０ 制御信号生成部
２２０、３２０ 遅延制御部
４００ 送信器
４５０ 受信器

Claims (8)

1. 少なくとも２つの入力信号のタイミング差を検出するタイミング差検出装置であって：
   前記入力信号がそれぞれ入力される少なくとも２つの信号検出部を備え、
   各前記信号検出部は、
   複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離部と；
   前記クロック信号分離部で分離した前記複数のクロック信号の周波数を統一する周波数統一部と；
   前記周波数統一部を通過した複数の信号の強度をそれぞれ検出する強度検出部と；
   前記強度検出部での検出の結果、前記周波数統一部を通過した信号の中で最大の強度の信号を選択する最大信号選択部と；
   を含み、さらに、
   少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出するタイミング差検出部を含むことを特徴とする、タイミング差検出装置。
2. 前記タイミング差検出部は、ダブルバランスドミキサであることを特徴とする、請求項１に記載のタイミング差検出装置。
3. 前記強度検出部は、強度検出を行うダイオードを含むことを特徴とする、請求項１に記載のタイミング差検出装置。
4. 少なくとも２つの入力信号のタイミング差を検出してタイミング差検出信号を出力するタイミング差検出装置と；
   前記タイミング差検出装置が出力するタイミング差検出信号を負帰還させて制御信号を生成する制御信号生成部と；
   前記制御信号によって前記少なくとも２つの入力信号の内の１つの位相を遅延させる遅延制御部と；
   を含み、前記タイミング差検出装置は、前記入力信号がそれぞれ入力される少なくとも２つの信号検出部を備え、
   各前記信号検出部は、
   複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離部と；
   前記クロック信号分離部で分離した前記複数のクロック信号の周波数を統一する周波数統一部と；
   前記周波数統一部を通過した複数の信号の強度をそれぞれ検出する強度検出部と；
   前記強度検出部での検出の結果、前記周波数統一部を通過した信号の中で最大の強度の信号を選択する最大信号選択部と；
   を含み、さらに前記タイミング差検出装置は、
   少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出して、検出結果を前記制御信号生成部に入力するタイミング差検出部を含むことを特徴とする、タイミング制御装置。
5. 少なくとも２つの入力信号のタイミング差を検出するタイミング差検出装置と；
   前記タイミング差検出装置が出力するタイミング差検出信号をフィードフォワードさせて制御信号を生成する制御信号生成部と；
   前記制御信号によって前記少なくとも２つの入力信号の内の１つの位相を遅延させる遅延制御部と；
   を含み、前記タイミング差検出装置は、前記入力信号がそれぞれ入力される少なくとも２つの信号検出部を備え、
   各前記信号検出部は、
   複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離部と；
   前記クロック信号分離部で分離した前記複数のクロック信号の周波数を統一する周波数統一部と；
   前記周波数統一部を通過した複数の信号の強度をそれぞれ検出する強度検出部と；
   前記強度検出部での検出の結果、前記周波数統一部を通過した信号の内、最大の強度の信号を選択する最大信号選択部と；
   を含み、さらに前記タイミング差検出装置は、
   少なくとも２つの最大信号選択部から出力された信号のタイミング差を検出して、検出結果を前記制御信号生成部に入力するタイミング差検出部を含むことを特徴とする、タイミング制御装置。
6. 請求項４または５に記載のタイミング制御装置を含むことを特徴とする、送信器。
7. 請求項４または５に記載のタイミング制御装置を含むことを特徴とする、受信器。
8. 少なくとも２つの入力信号のタイミング差を検出するタイミング差検出方法であって：
   それぞれの前記入力信号に対し、
   複数の周波数が混在するクロック信号を所定の周波数帯が含まれる複数のクロック信号に分離するクロック信号分離ステップと；
   前記クロック信号分離ステップで分離した前記複数のクロック信号の周波数を統一する周波数統一ステップと；
   前記周波数統一ステップで通過した複数の信号の強度をそれぞれ検出する強度検出ステップと；
   前記強度検出ステップでの検出の結果、前記周波数統一ステップで周波数を統一した信号の中で最大の強度の信号を選択する最大信号選択ステップと；
   を含み、さらに前記最大信号選択ステップで選択した少なくとも２つの信号のタイミング差を検出するタイミング差検出ステップを含むことを特徴とする、タイミング差検出方法。

Images