JP2000031671A - 基板ラック - Google Patents
基板ラックInfo
- Publication number
- JP2000031671A JP2000031671A JP10199984A JP19998498A JP2000031671A JP 2000031671 A JP2000031671 A JP 2000031671A JP 10199984 A JP10199984 A JP 10199984A JP 19998498 A JP19998498 A JP 19998498A JP 2000031671 A JP2000031671 A JP 2000031671A
- Authority
- JP
- Japan
- Prior art keywords
- motherboard
- front side
- substrate
- semiconductor substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【課題】 特定の半導体基板について信号波形を確認し
て基板調整を可能とする基板ラックにおいて、実動作状
態において正しく信号波形を確認して基板調整を可能と
する。 【解決手段】 マザーボード１２のコネクタ１３を、半
導体基板４を前面側から接続できると共に後面側からも
接続可能に接続部を両面に設け、且つその接続部の位置
を前面側と後面側とで左右反転して配置したものであ
る。これにより、半導体基板４をマザーボード１２の後
面側に対し前面側からの接続と全く同じ状態に接続する
ことができ、マザーボード１２の前面側と後面側とで信
号経路の長さは全く変わらない。したがって、対象の特
定の半導体基板４をマザーボード１２の後面側に接続し
た状態で、基板ラック１０内に挿入した実動作状態にお
いて正しく信号波形を確認して基板調整を可能とするこ
とができる。
て基板調整を可能とする基板ラックにおいて、実動作状
態において正しく信号波形を確認して基板調整を可能と
する。 【解決手段】 マザーボード１２のコネクタ１３を、半
導体基板４を前面側から接続できると共に後面側からも
接続可能に接続部を両面に設け、且つその接続部の位置
を前面側と後面側とで左右反転して配置したものであ
る。これにより、半導体基板４をマザーボード１２の後
面側に対し前面側からの接続と全く同じ状態に接続する
ことができ、マザーボード１２の前面側と後面側とで信
号経路の長さは全く変わらない。したがって、対象の特
定の半導体基板４をマザーボード１２の後面側に接続し
た状態で、基板ラック１０内に挿入した実動作状態にお
いて正しく信号波形を確認して基板調整を可能とするこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＣ又はＬ
ＳＩ等の集積回路が実装された半導体基板が複数枚並列
に挿入された状態で特定の半導体基板について信号波形
を確認して基板調整を可能とする基板ラックに関し、特
に、実動作状態において正しく信号波形を確認して基板
調整を可能とすることができる基板ラックに関する。
ＳＩ等の集積回路が実装された半導体基板が複数枚並列
に挿入された状態で特定の半導体基板について信号波形
を確認して基板調整を可能とする基板ラックに関し、特
に、実動作状態において正しく信号波形を確認して基板
調整を可能とすることができる基板ラックに関する。
【０００２】
【従来の技術】従来のこの種の基板ラック１は、図４に
示すように、前面側の開口部２から集積回路３が実装さ
れた半導体基板４を複数枚並列に挿入し（図４において
は代表的に１枚だけ図示している）、後面側に設けられ
たマザーボード５のコネクタ６に上記各半導体基板４の
後端部に設けられたコネクタ７の接続ピンを挿入して接
続するようになっていた。
示すように、前面側の開口部２から集積回路３が実装さ
れた半導体基板４を複数枚並列に挿入し（図４において
は代表的に１枚だけ図示している）、後面側に設けられ
たマザーボード５のコネクタ６に上記各半導体基板４の
後端部に設けられたコネクタ７の接続ピンを挿入して接
続するようになっていた。
【０００３】そして、ある特定の半導体基板４について
信号波形を確認して基板調整を行うには、その特定の半
導体基板４を上記基板ラック１の開口部２から前面側へ
抜き出し、その代わりに上記特定の半導体基板４と同じ
寸法の引出し基板８を挿入し、この引出し基板８を上記
マザーボード５のコネクタ６に接続し、この引出し基板
８の前端部に上記基板調整の対象となる特定の半導体基
板４を接続して、この前面側に引き出された状態の半導
体基板４の集積回路３に図示外のオシロスコープからケ
ーブルで延びたプローブを接触させ、信号波形を確認し
ていた。
信号波形を確認して基板調整を行うには、その特定の半
導体基板４を上記基板ラック１の開口部２から前面側へ
抜き出し、その代わりに上記特定の半導体基板４と同じ
寸法の引出し基板８を挿入し、この引出し基板８を上記
マザーボード５のコネクタ６に接続し、この引出し基板
８の前端部に上記基板調整の対象となる特定の半導体基
板４を接続して、この前面側に引き出された状態の半導
体基板４の集積回路３に図示外のオシロスコープからケ
ーブルで延びたプローブを接触させ、信号波形を確認し
ていた。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来の基板ラック１においては、上記基板調整の対象とな
る特定の半導体基板４に引出し基板８を接続し、この引
出し基板８を介してマザーボード５のコネクタ６に接続
していたので、上記半導体基板４の基板ラック１内に挿
入接続された実動作時に比べてマザーボード５までの信
号経路が引出し基板８の分だけ長くなるものであった。
したがって、対象の半導体基板４の動作時の信号波形に
おいて波形タイミングが引出し基板８の分だけ遅い方へ
ずれることがあった。このことから、正しく信号波形を
確認して基板調整をすることができないことがあった。
或いは、波形タイミングが遅い方へずれることを考慮し
て、基板調整をしなければならず煩雑であった。また、
他の半導体基板４との間で信号のやりとりがあると動作
しないことがあった。
来の基板ラック１においては、上記基板調整の対象とな
る特定の半導体基板４に引出し基板８を接続し、この引
出し基板８を介してマザーボード５のコネクタ６に接続
していたので、上記半導体基板４の基板ラック１内に挿
入接続された実動作時に比べてマザーボード５までの信
号経路が引出し基板８の分だけ長くなるものであった。
したがって、対象の半導体基板４の動作時の信号波形に
おいて波形タイミングが引出し基板８の分だけ遅い方へ
ずれることがあった。このことから、正しく信号波形を
確認して基板調整をすることができないことがあった。
或いは、波形タイミングが遅い方へずれることを考慮し
て、基板調整をしなければならず煩雑であった。また、
他の半導体基板４との間で信号のやりとりがあると動作
しないことがあった。
【０００５】そこで、本発明は、このような問題点に対
処し、実動作状態において正しく信号波形を確認して基
板調整を可能とすることができる基板ラックを提供する
ことを目的とする。
処し、実動作状態において正しく信号波形を確認して基
板調整を可能とすることができる基板ラックを提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明による基板ラックは、前面側の開口部から集
積回路が実装された半導体基板を複数枚並列に挿入し、
後面側に設けられたマザーボードのコネクタに上記各半
導体基板の後端部に設けられたコネクタの接続ピンを挿
入して接続する基板ラックにおいて、上記マザーボード
のコネクタは、半導体基板を前面側から接続できると共
に後面側からも接続可能に接続部を両面に設け、且つそ
の接続部の位置を前面側と後面側とで左右反転して配置
したものである。
に、本発明による基板ラックは、前面側の開口部から集
積回路が実装された半導体基板を複数枚並列に挿入し、
後面側に設けられたマザーボードのコネクタに上記各半
導体基板の後端部に設けられたコネクタの接続ピンを挿
入して接続する基板ラックにおいて、上記マザーボード
のコネクタは、半導体基板を前面側から接続できると共
に後面側からも接続可能に接続部を両面に設け、且つそ
の接続部の位置を前面側と後面側とで左右反転して配置
したものである。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１は本発明による基
板ラックの実施の形態を示す斜視説明図である。この基
板ラック１０は、例えばＩＣ又はＬＳＩ等の集積回路が
実装された半導体基板が複数枚並列に挿入された状態で
特定の半導体基板について信号波形を確認して基板調整
を可能とするもので、全体として箱状に形成され、前面
側に開口部１１が形成されると共に、後面側にマザーボ
ード１２が設けられている。
図面に基づいて詳細に説明する。図１は本発明による基
板ラックの実施の形態を示す斜視説明図である。この基
板ラック１０は、例えばＩＣ又はＬＳＩ等の集積回路が
実装された半導体基板が複数枚並列に挿入された状態で
特定の半導体基板について信号波形を確認して基板調整
を可能とするもので、全体として箱状に形成され、前面
側に開口部１１が形成されると共に、後面側にマザーボ
ード１２が設けられている。
【０００８】上記開口部１１は、図４に示すと同様に板
面に集積回路３が実装された半導体基板４を前面側から
複数枚並列に挿入するためのもので、基板ラック１０の
前面側の縦幅方向及び横幅方向に一杯に形成されてい
る。
面に集積回路３が実装された半導体基板４を前面側から
複数枚並列に挿入するためのもので、基板ラック１０の
前面側の縦幅方向及び横幅方向に一杯に形成されてい
る。
【０００９】上記基板ラック１０の後面側には、マザー
ボード１２が設けられている。このマザーボード１２
は、上記開口部１１から複数枚並列に挿入された半導体
基板４（図１においては開口部１１に前面側から挿入さ
れたものは図を簡単にするため省略している）の各基板
信号を結ぶためのもので、各半導体基板４の後端部に設
けられたコネクタ７（図４参照）の接続ピンを挿入して
接続するコネクタが複数個並列に設けられている。
ボード１２が設けられている。このマザーボード１２
は、上記開口部１１から複数枚並列に挿入された半導体
基板４（図１においては開口部１１に前面側から挿入さ
れたものは図を簡単にするため省略している）の各基板
信号を結ぶためのもので、各半導体基板４の後端部に設
けられたコネクタ７（図４参照）の接続ピンを挿入して
接続するコネクタが複数個並列に設けられている。
【００１０】ここで、本発明においては、上記マザーボ
ード１２のコネクタ１３は、半導体基板４を前面側から
接続できると共に後面側からも接続可能に接続部を両面
に設け、且つその接続部の位置を前面側と後面側とで左
右反転して配置されている。すなわち、図２に示すよう
に、マザーボード１２のコネクタ１３は、前面側の接続
部１３ａと後面側の接続部１３ｂとを合わせて構成され
ており、それぞれの接続部１３ａ，１３ｂには半導体基
板４の接続ピンを挿入する接続用のピン孔Ａ1〜Ａｎ，
Ｂ1〜Ｂｎが設けられている。
ード１２のコネクタ１３は、半導体基板４を前面側から
接続できると共に後面側からも接続可能に接続部を両面
に設け、且つその接続部の位置を前面側と後面側とで左
右反転して配置されている。すなわち、図２に示すよう
に、マザーボード１２のコネクタ１３は、前面側の接続
部１３ａと後面側の接続部１３ｂとを合わせて構成され
ており、それぞれの接続部１３ａ，１３ｂには半導体基
板４の接続ピンを挿入する接続用のピン孔Ａ1〜Ａｎ，
Ｂ1〜Ｂｎが設けられている。
【００１１】そして、図３に示すように、上記コネクタ
１３の前面側の接続部１３ａと後面側の接続部１３ｂと
では、ピン孔Ａ1〜Ａｎ，Ｂ1〜Ｂｎの配置が前面側と後
面側とで左右反転されており、例えば前面側のピン孔Ａ
1と後面側のピン孔Ａ1’とがクロスした信号線で接続さ
れてマザーボード１２に接続され、前面側のピン孔Ｂ 1
と後面側のピン孔Ｂ1’とがクロスした信号線で接続さ
れてマザーボード１２に接続されている。
１３の前面側の接続部１３ａと後面側の接続部１３ｂと
では、ピン孔Ａ1〜Ａｎ，Ｂ1〜Ｂｎの配置が前面側と後
面側とで左右反転されており、例えば前面側のピン孔Ａ
1と後面側のピン孔Ａ1’とがクロスした信号線で接続さ
れてマザーボード１２に接続され、前面側のピン孔Ｂ 1
と後面側のピン孔Ｂ1’とがクロスした信号線で接続さ
れてマザーボード１２に接続されている。
【００１２】コネクタ１３をこのような構成にすること
により、前面側のピン孔Ａ1に接続される半導体基板４
のコネクタ７の接続ピンａ1と、後面側のピン孔Ａ1’に
接続される半導体基板４’の接続ピンａ1とは、マザー
ボード１２の同一信号部に接続される。したがって、図
３において、マザーボード１２の前面側（即ち、基板ラ
ック１０の前面側）に接続した半導体基板４を矢印Ｃの
ように前面側に抜き出し、符号４’で示すようにマザー
ボード１２の後面側（即ち、基板ラック１０の後面側）
に移動して１８０度反転した状態に向け、このまま矢印
Ｄのように押してマザーボード１２のコネクタ１３に接
続することにより、マザーボード１２に対して半導体基
板４を前面側からでも後面側からでも全く同じ状態にそ
の信号部に接続することができる。
により、前面側のピン孔Ａ1に接続される半導体基板４
のコネクタ７の接続ピンａ1と、後面側のピン孔Ａ1’に
接続される半導体基板４’の接続ピンａ1とは、マザー
ボード１２の同一信号部に接続される。したがって、図
３において、マザーボード１２の前面側（即ち、基板ラ
ック１０の前面側）に接続した半導体基板４を矢印Ｃの
ように前面側に抜き出し、符号４’で示すようにマザー
ボード１２の後面側（即ち、基板ラック１０の後面側）
に移動して１８０度反転した状態に向け、このまま矢印
Ｄのように押してマザーボード１２のコネクタ１３に接
続することにより、マザーボード１２に対して半導体基
板４を前面側からでも後面側からでも全く同じ状態にそ
の信号部に接続することができる。
【００１３】このように構成された基板ラック１０にお
いて、ある特定の半導体基板４について信号波形を確認
して基板調整を行うには、その特定の半導体基板４を上
記基板ラック１０の開口部１１から前面側へ抜き出し、
図１に示すように該半導体基板４を基板ラック１０の後
面側に移動して１８０度反転した状態に向け、図３に示
すようにそのまま矢印Ｄのように押してマザーボード１
２のコネクタ１３の後面側の接続部１３ｂに接続すれば
よい。これにより、いままでマザーボード１２の前面側
にてコネクタ１３のピン孔Ａ1，Ｂ1に接続されていた接
続ピンａ1，ｂ1は、マザーボード１２の後面側にて上記
ピン孔Ａ1，Ｂ1に一対一で接続されたピン孔Ａ1’，
Ｂ1’に接続され、前面側からの接続と全く同じ状態に
接続される。
いて、ある特定の半導体基板４について信号波形を確認
して基板調整を行うには、その特定の半導体基板４を上
記基板ラック１０の開口部１１から前面側へ抜き出し、
図１に示すように該半導体基板４を基板ラック１０の後
面側に移動して１８０度反転した状態に向け、図３に示
すようにそのまま矢印Ｄのように押してマザーボード１
２のコネクタ１３の後面側の接続部１３ｂに接続すれば
よい。これにより、いままでマザーボード１２の前面側
にてコネクタ１３のピン孔Ａ1，Ｂ1に接続されていた接
続ピンａ1，ｂ1は、マザーボード１２の後面側にて上記
ピン孔Ａ1，Ｂ1に一対一で接続されたピン孔Ａ1’，
Ｂ1’に接続され、前面側からの接続と全く同じ状態に
接続される。
【００１４】この状態で、対象の特定の半導体基板４
は、図１に示すように、基板ラック１０の外部に露出し
た形でマザーボード１２に接続されているので、この後
面側に接続された状態の半導体基板４の集積回路３に図
示外のオシロスコープからケーブルで延びたプローブを
接触させ、信号波形を確認すればよい。このとき、マザ
ーボード１２の前面側と後面側とで信号経路の長さは全
く変わらない。
は、図１に示すように、基板ラック１０の外部に露出し
た形でマザーボード１２に接続されているので、この後
面側に接続された状態の半導体基板４の集積回路３に図
示外のオシロスコープからケーブルで延びたプローブを
接触させ、信号波形を確認すればよい。このとき、マザ
ーボード１２の前面側と後面側とで信号経路の長さは全
く変わらない。
【００１５】
【発明の効果】本発明は以上のように構成されたので、
マザーボードのコネクタを、半導体基板を前面側から接
続できると共に後面側からも接続可能に接続部を両面に
設け、且つその接続部の位置を前面側と後面側とで左右
反転して配置したことにより、半導体基板をマザーボー
ドの後面側に対し前面側からの接続と全く同じ状態に接
続することができる。このとき、マザーボードの前面側
と後面側とで信号経路の長さは全く変わらない。したが
って、対象の特定の半導体基板をマザーボードの後面側
に接続した状態で、基板ラック内に挿入した実動作状態
において正しく信号波形を確認して基板調整を可能とす
ることができる。
マザーボードのコネクタを、半導体基板を前面側から接
続できると共に後面側からも接続可能に接続部を両面に
設け、且つその接続部の位置を前面側と後面側とで左右
反転して配置したことにより、半導体基板をマザーボー
ドの後面側に対し前面側からの接続と全く同じ状態に接
続することができる。このとき、マザーボードの前面側
と後面側とで信号経路の長さは全く変わらない。したが
って、対象の特定の半導体基板をマザーボードの後面側
に接続した状態で、基板ラック内に挿入した実動作状態
において正しく信号波形を確認して基板調整を可能とす
ることができる。
【図１】本発明による基板ラックの実施の形態を示す斜
視説明図である。
視説明図である。
【図２】マザーボードのコネクタを示す部分拡大説明図
である。
である。
【図３】上記マザーボードのコネクタに対する前面側又
は後面側からの半導体基板の接続状態示す説明図であ
る。
は後面側からの半導体基板の接続状態示す説明図であ
る。
【図４】従来の基板ラックを示す斜視説明図である。
３…集積回路 ４…半導体基板 ７…半導体基板のコネクタ １０…基板ラック １１…開口部 １２…マザーボード １３…マザーボードのコネクタ １３ａ…前面側の接続部 １３ｂ…後面側の接続部
Claims (1)
- 【請求項１】 前面側の開口部から集積回路が実装され
た半導体基板を複数枚並列に挿入し、後面側に設けられ
たマザーボードのコネクタに上記各半導体基板の後端部
に設けられたコネクタの接続ピンを挿入して接続する基
板ラックにおいて、上記マザーボードのコネクタは、半
導体基板を前面側から接続できると共に後面側からも接
続可能に接続部を両面に設け、且つその接続部の位置を
前面側と後面側とで左右反転して配置したことを特徴と
する基板ラック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199984A JP2000031671A (ja) | 1998-07-15 | 1998-07-15 | 基板ラック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199984A JP2000031671A (ja) | 1998-07-15 | 1998-07-15 | 基板ラック |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031671A true JP2000031671A (ja) | 2000-01-28 |
Family
ID=16416863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10199984A Pending JP2000031671A (ja) | 1998-07-15 | 1998-07-15 | 基板ラック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031671A (ja) |
-
1998
- 1998-07-15 JP JP10199984A patent/JP2000031671A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001100B1 (ko) | 개인용 컴퓨터 시스템 유닛 | |
| JP2005504970A5 (ja) | ||
| JPH04502834A (ja) | プラグ接触装置 | |
| TW201334293A (zh) | 連接部件 | |
| US7256594B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| JP3420584B2 (ja) | 高密度相互接続技術 | |
| JP2008098176A (ja) | 電気機器または電子機器および電子装置ケーシング | |
| JP2000031671A (ja) | 基板ラック | |
| JP3446643B2 (ja) | バーンインボード及びバーンインテスト装置 | |
| JP2004335650A (ja) | プラグインユニットの挿入ガイド機構 | |
| CN110174606B (zh) | 机箱背板连接器与功能模块测试工装 | |
| JPH1130644A (ja) | Ｉｃ試験装置のテストヘッドと試料との接続機構 | |
| JP2009085888A (ja) | 差動インピーダンス測定端子選択装置、差動インピーダンス測定方法、及び、光ディスク装置 | |
| JP3829395B2 (ja) | 電子回路接続装置 | |
| US6605952B2 (en) | Zero connection for on-chip testing | |
| KR20070050592A (ko) | 전자부품 실장 테스트용 접속장치 | |
| KR200274849Y1 (ko) | 디바이스를 테스트하기 위한 디유티의 소켓결합구조 | |
| JPH0439994A (ja) | プリント板ユニット接続装置 | |
| JP2594048Y2 (ja) | Ｌｓｉテスタ | |
| JPH0886835A (ja) | シェルフ実装プリント配線板の試験装置 | |
| JPH04340797A (ja) | 基板の調整方法および接続装置 | |
| JPH073799B2 (ja) | Ｉｃテスト装置 | |
| JP2008147286A (ja) | 電子機器 | |
| JP2004020236A (ja) | コネクタ、半導体部品取付装置、及び試験装置 | |
| JP2003152360A (ja) | スロットの分割構造、及び該構造に用いる分割用ガイド板 |