JP2000031156A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000031156A5 JP2000031156A5 JP1999156070A JP15607099A JP2000031156A5 JP 2000031156 A5 JP2000031156 A5 JP 2000031156A5 JP 1999156070 A JP1999156070 A JP 1999156070A JP 15607099 A JP15607099 A JP 15607099A JP 2000031156 A5 JP2000031156 A5 JP 2000031156A5
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- silicon nitride
- window
- initial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- -1 silicon-germanium Chemical compound 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Description
【特許請求の範囲】
【請求項１】たて形バイポーラトランジスタのシリコン−ゲルマニウムのヘテロ接合ベースを生成するための方法であって、
サイド絶縁領域(5)によりその上部を囲まれた真性コレクタ領域(4)を有する半導体ブロック上に、窒化シリコンの初期層(17)を形成するステップであって、該窒化シリコンの初期層により、該真性コレクタの表面上にウィンドウを形成することを含む、ステップと、
前記ウィンドウにある前記真性コレクタ領域の表面上および前記窒化シリコンの初期層上に、シリコンおよびシリコン−ゲルマニウムのスタック層を非選択エピタキシャル成長させるステップと、
を含む、方法。
【請求項２】前記窒化シリコンの初期層を形成する前記ステップは、さらに、
前記半導体ブロック上に二酸化シリコン層を成長させるステップと、
前記窒化シリコンの初期層を堆積するステップと、
前記二酸化シリコン層上まで前記窒化シリコン層をエッチングすることにより、前記ウィンドウを定義するステップと、
前記ウィンドウにある前記二酸化シリコン層の一部を、化学的に脱酸するステップと、
を含む、請求項１に記載の方法。
【請求項３】シリコン−ゲルマニウムのヘテロ接合ベースを備えるたて形バイポーラトランジスタであって、
該ヘテロ接合ベースは、窒化シリコンの初期層に形成されるウィンドウの内側にある真性コレクタの表面上、および、該真性コレクタの上部を囲むサイド絶縁領域上に広がる前記窒化シリコンの初期層上、に存在するシリコンおよびシリコン−ゲルマニウムのスタック層から形成される、
たて形バイポーラトランジスタ。
【請求項１】たて形バイポーラトランジスタのシリコン−ゲルマニウムのヘテロ接合ベースを生成するための方法であって、
サイド絶縁領域(5)によりその上部を囲まれた真性コレクタ領域(4)を有する半導体ブロック上に、窒化シリコンの初期層(17)を形成するステップであって、該窒化シリコンの初期層により、該真性コレクタの表面上にウィンドウを形成することを含む、ステップと、
前記ウィンドウにある前記真性コレクタ領域の表面上および前記窒化シリコンの初期層上に、シリコンおよびシリコン−ゲルマニウムのスタック層を非選択エピタキシャル成長させるステップと、
を含む、方法。
【請求項２】前記窒化シリコンの初期層を形成する前記ステップは、さらに、
前記半導体ブロック上に二酸化シリコン層を成長させるステップと、
前記窒化シリコンの初期層を堆積するステップと、
前記二酸化シリコン層上まで前記窒化シリコン層をエッチングすることにより、前記ウィンドウを定義するステップと、
前記ウィンドウにある前記二酸化シリコン層の一部を、化学的に脱酸するステップと、
を含む、請求項１に記載の方法。
【請求項３】シリコン−ゲルマニウムのヘテロ接合ベースを備えるたて形バイポーラトランジスタであって、
該ヘテロ接合ベースは、窒化シリコンの初期層に形成されるウィンドウの内側にある真性コレクタの表面上、および、該真性コレクタの上部を囲むサイド絶縁領域上に広がる前記窒化シリコンの初期層上、に存在するシリコンおよびシリコン−ゲルマニウムのスタック層から形成される、
たて形バイポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9807061 | 1998-06-05 | ||
| FR9807061A FR2779573B1 (fr) | 1998-06-05 | 1998-06-05 | Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031156A JP2000031156A (ja) | 2000-01-28 |
| JP2000031156A5 true JP2000031156A5 (ja) | 2006-07-20 |
Family
ID=9527039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11156070A Pending JP2000031156A (ja) | 1998-06-05 | 1999-06-03 | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6316818B1 (ja) |
| EP (1) | EP0962985A1 (ja) |
| JP (1) | JP2000031156A (ja) |
| FR (1) | FR2779573B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2799048B1 (fr) * | 1999-09-23 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire vertical auto-aligne |
| IT1316871B1 (it) * | 2000-03-31 | 2003-05-12 | St Microelectronics Srl | Dispositivo elettronico integrato monoliticamente e relativo processodi fabbricazione |
| SE518710C2 (sv) * | 2000-06-26 | 2002-11-12 | Ericsson Telefon Ab L M | Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets |
| US6552406B1 (en) * | 2000-10-03 | 2003-04-22 | International Business Machines Corporation | SiGe transistor, varactor and p-i-n velocity saturated ballasting element for BiCMOS peripheral circuits and ESD networks |
| EP1403929A4 (en) * | 2001-06-05 | 2008-06-04 | Sony Corp | SEMICONDUCTOR SURFACE AND TRAINING METHOD THEREFOR AND SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURING THEREOF |
| US6597022B1 (en) * | 2002-02-04 | 2003-07-22 | Newport Fab, Llc | Method for controlling critical dimension in an HBT emitter and related structure |
| US6617619B1 (en) * | 2002-02-04 | 2003-09-09 | Newport Fab, Llc | Structure for a selective epitaxial HBT emitter |
| US6943426B2 (en) * | 2002-08-14 | 2005-09-13 | Advanced Analogic Technologies, Inc. | Complementary analog bipolar transistors with trench-constrained isolation diffusion |
| US6699765B1 (en) | 2002-08-29 | 2004-03-02 | Micrel, Inc. | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer |
| KR100486265B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| KR100486304B1 (ko) * | 2003-02-07 | 2005-04-29 | 삼성전자주식회사 | 자기정렬을 이용한 바이씨모스 제조방법 |
| DE10316531A1 (de) * | 2003-04-10 | 2004-07-08 | Infineon Technologies Ag | Bipolar-Transistor |
| TWI250640B (en) * | 2003-06-19 | 2006-03-01 | Samsung Electronics Co Ltd | Bipolar junction transistors and methods of manufacturing the same |
| KR100498503B1 (ko) * | 2003-06-19 | 2005-07-01 | 삼성전자주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
| US7038298B2 (en) * | 2003-06-24 | 2006-05-02 | International Business Machines Corporation | High fT and fmax bipolar transistor and method of making same |
| US7361183B2 (en) * | 2003-10-17 | 2008-04-22 | Ensure Medical, Inc. | Locator and delivery device and method of use |
| US6965133B2 (en) * | 2004-03-13 | 2005-11-15 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
| DE102004013478B4 (de) * | 2004-03-18 | 2010-04-01 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss |
| US6911681B1 (en) | 2004-04-14 | 2005-06-28 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
| KR20070006852A (ko) * | 2004-04-23 | 2007-01-11 | 에이에스엠 아메리카, 인코포레이티드 | 인-시츄 도핑된 에피택셜 막 |
| US8926654B2 (en) * | 2005-05-04 | 2015-01-06 | Cordis Corporation | Locator and closure device and method of use |
| US8088144B2 (en) * | 2005-05-04 | 2012-01-03 | Ensure Medical, Inc. | Locator and closure device and method of use |
| JP2009503884A (ja) * | 2005-08-03 | 2009-01-29 | エヌエックスピー ビー ヴィ | 半導体デバイス及びそのデバイスの製造方法 |
| JP3985829B2 (ja) * | 2005-09-26 | 2007-10-03 | ソナック株式会社 | プロセッサ |
| WO2007078802A2 (en) * | 2005-12-22 | 2007-07-12 | Asm America, Inc. | Epitaxial deposition of doped semiconductor materials |
| US9389839B2 (en) | 2008-06-26 | 2016-07-12 | Microsoft Technology Licensing, Llc | Safe code for signature updates in an intrusion prevention system |
| DE102010014761B4 (de) | 2010-04-13 | 2018-09-27 | Drägerwerk AG & Co. KGaA | Verfahren zur Bestimmung von Vital-Parametern |
| US9064796B2 (en) | 2012-08-13 | 2015-06-23 | Infineon Technologies Ag | Semiconductor device and method of making the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539677A (en) * | 1978-09-14 | 1980-03-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacturing |
| FR2616591B1 (fr) * | 1987-06-12 | 1991-03-01 | Thomson Hybrides Microondes | Transistor bipolaire a frequence de coupure elevee |
| US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
| US5132765A (en) * | 1989-09-11 | 1992-07-21 | Blouse Jeffrey L | Narrow base transistor and method of fabricating same |
| US5187109A (en) * | 1991-07-19 | 1993-02-16 | International Business Machines Corporation | Lateral bipolar transistor and method of making the same |
| JP2582519B2 (ja) * | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
| JP2626535B2 (ja) * | 1993-12-28 | 1997-07-02 | 日本電気株式会社 | 半導体装置 |
| US5834800A (en) * | 1995-04-10 | 1998-11-10 | Lucent Technologies Inc. | Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions |
| KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
| FR2756104B1 (fr) * | 1996-11-19 | 1999-01-29 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos |
| FR2778022B1 (fr) * | 1998-04-22 | 2001-07-13 | France Telecom | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
-
1998
- 1998-06-05 FR FR9807061A patent/FR2779573B1/fr not_active Expired - Fee Related
-
1999
- 1999-06-01 US US09/323,357 patent/US6316818B1/en not_active Expired - Lifetime
- 1999-06-03 JP JP11156070A patent/JP2000031156A/ja active Pending
- 1999-06-03 EP EP99401339A patent/EP0962985A1/fr not_active Withdrawn
-
2001
- 2001-08-15 US US09/930,084 patent/US6723610B2/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000031156A5 (ja) | ||
| JP2000031155A5 (ja) | ||
| EP1132954A3 (en) | Process for forming a silicon-germanium base of a heterojunction bipolar transistor | |
| US5326718A (en) | Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor | |
| US7005359B2 (en) | Bipolar junction transistor with improved extrinsic base region and method of fabrication | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| DE60332344D1 (de) | Verfahren zur herstellung eines sige heteroübergang-bipolartransistors | |
| US5484737A (en) | Method for fabricating bipolar transistor | |
| TW200520092A (en) | Semiconductor device with a toroidal-like junction | |
| JP2001332563A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7935606B2 (en) | Transistor manufacture | |
| JP3353778B2 (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| US8431966B2 (en) | Method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby | |
| US6844225B2 (en) | Self-aligned mask formed utilizing differential oxidation rates of materials | |
| ATE496393T1 (de) | Verfahren zur herstellung eines halbleiterbauelements und mit einem solchen verfahren erhaltenes halbleiterbauelement | |
| WO2003050881A3 (en) | Super self-aligned collector device for mono-and hetero bipolar junction transistors, and method of making same | |
| ATE332573T1 (de) | Verfahren zur herstellung eines bipolartransistors | |
| JP3910473B2 (ja) | ヘテロ接合バイポーラ・トランジスタ及びその製造方法 | |
| JP2008507125A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| WO2004107410B1 (en) | Self-aligned bipolar transistor having recessed spacers and method for fabricating same | |
| KR960026917A (ko) | 임시 에미터 전극과 폴리이미드 측벽막을 이용한 자기정렬형 이종접합 바이폴라 트랜지스터의 제작방법 | |
| US8525233B1 (en) | SiGe heterojunction bipolar transistor with a shallow out-diffused P+ emitter region | |
| JPH05291391A (ja) | 半導体装置における素子分離構造の形成方法 |