JP2000031123A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2000031123A
JP2000031123A JP10197743A JP19774398A JP2000031123A JP 2000031123 A JP2000031123 A JP 2000031123A JP 10197743 A JP10197743 A JP 10197743A JP 19774398 A JP19774398 A JP 19774398A JP 2000031123 A JP2000031123 A JP 2000031123A
Authority
JP
Japan
Prior art keywords
film
gas
plasma etching
anisotropic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10197743A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Watanabe
禎之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10197743A priority Critical patent/JP2000031123A/en
Publication of JP2000031123A publication Critical patent/JP2000031123A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To decrease the reaction product made of a polymer and to form superior polyimide film at the opening of a passivation film, comprising two layers of an SiO2 film and an SiN film. SOLUTION: A patterned photosensitive polyimide film 7 is set as the mask. CF4 gas is used, and under the conditions of RF power and pressure, which can cause a plasma, isotropic plasma etching is performed for an SiN film 4 at a flow rate of 100SCCM or higher. When an SiO2 film 3 is exposed, the etching conditions are changed, and the main etching gas is set as CF4. Anisotropic plasma etching is performed on the SiO2 film by the gas, wherein the gas of the anisotropic component is mixed with CHF3 or C2Cl2F4 and moreover Ar and O2 and so on are mixed at a constant rate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特にパッシベーション膜の開口に関するも
のである。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an opening in a passivation film.

【0002】[0002]

【従来の技術】一般に、ウエハ上の半導体装置は種々の
素子を形成した後、最上層のアルミ配線層をパッシベー
ション膜で保護して完成される。その後、パッケージン
グのためにウエハはチップに分割され、アセンブリが行
われるのであるが、パッケージングのためにパッシベー
ション膜を開口しておく必要がある。
2. Description of the Related Art In general, a semiconductor device on a wafer is completed by forming various elements and then protecting an uppermost aluminum wiring layer with a passivation film. After that, the wafer is divided into chips for packaging and assembly is performed, but it is necessary to open a passivation film for packaging.

【0003】図3は従来の半導体装置の製造方法を示す
工程図である。図3において、1は基板および基板上に
形成された種々の素子、2は最上層のアルミ配線層、3
はSiO2膜、4はSiN膜、6はレジストパターンで
あり、SiO2膜3とSiN膜4との2層でパッシベー
ション膜5を構成している。
FIG. 3 is a process chart showing a conventional method for manufacturing a semiconductor device. In FIG. 3, 1 is a substrate and various elements formed on the substrate, 2 is an uppermost aluminum wiring layer, 3
Denotes a SiO 2 film, 4 denotes a SiN film, and 6 denotes a resist pattern. The passivation film 5 is constituted by two layers of the SiO 2 film 3 and the SiN film 4.

【0004】まず、図3(a)において、レジストパタ
ーン6をマスクとして、CHF3/CF4/Ar/O2
混合ガスを用い、異方性プラズマエッチングを行ってS
iO2膜3とSiN膜4との2層をエッチングする。そ
の結果、図3(b)に示すように、アルミ配線層2上の
パッシベーション膜5を開口する。
First, in FIG. 3A, anisotropic plasma etching is performed by using a resist gas 6 as a mask and using a mixed gas of CHF 3 / CF 4 / Ar / O 2.
Two layers of the iO 2 film 3 and the SiN film 4 are etched. As a result, as shown in FIG. 3B, the passivation film 5 on the aluminum wiring layer 2 is opened.

【0005】また、半導体装置によっては耐湿性や傷等
に対して更なる保護を必要とするものについてはパッシ
ベーション膜5上にポリイミド膜を形成するものがあ
る。この場合、図3におけるレジストパターン6の代わ
りにパターニングされたポリイミド膜をマスクとしてC
HF3/CF4/Ar/O2の混合ガスを用い、異方性プ
ラズマエッチングを行って、パッシベーション膜5を開
口する。
Some semiconductor devices require further protection against moisture resistance, scratches, etc., in which a polyimide film is formed on the passivation film 5. In this case, using a patterned polyimide film as a mask instead of the resist pattern 6 in FIG.
Anisotropic plasma etching is performed using a mixed gas of HF 3 / CF 4 / Ar / O 2 to open the passivation film 5.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のようであり、図3に示すように、SiO
2膜3とSiN膜4との2層からなるパッシベーション
膜5を一度のエッチングで開口しているので、CHF3
/CF4/Ar/O2の混合ガスを用いて長時間の異方性
エッチングを行わなければならない。
The conventional method of manufacturing a semiconductor device is as described above. As shown in FIG.
Since the passivation film 5 composed of two layers of the two films 3 and the SiN film 4 is opened by one etching, CHF 3
Anisotropic etching must be performed for a long time using a mixed gas of / CF 4 / Ar / O 2 .

【0007】そのため、CHF3/CF4/Ar/O2
混合ガスとSiO2膜3とSiN膜4との2層からなる
パッシベーション膜5とが反応して主にC,Hを含んだ
ポリマーからなる反応生成物が発生する。このポリマー
はマスクであるレジストパターン6の除去工程において
も完全に除去することが困難であり、異物として残存し
歩留まり低下の要因となるという問題点があった。
Therefore, a mixed gas of CHF 3 / CF 4 / Ar / O 2 reacts with the passivation film 5 composed of two layers of the SiO 2 film 3 and the SiN film 4, and the polymer mainly containing C and H reacts. A reaction product consisting of It is difficult to completely remove this polymer even in the step of removing the resist pattern 6 serving as a mask, and there is a problem that the polymer remains as a foreign substance and causes a reduction in yield.

【0008】また、パッシベーション膜5上にポリイミ
ド膜を有する半導体装置の場合には、マスクとしてポリ
イミド膜を用いるためにマスク除去工程を必要としな
い。このため、ポリマーからなる反応生成物はレジスト
パターン6をマスクとした場合よりも残存し易くなると
いう問題点があった。
Further, in the case of a semiconductor device having a polyimide film on the passivation film 5, a mask removing step is not required because the polyimide film is used as a mask. For this reason, there is a problem that the reaction product made of the polymer is more likely to remain than when the resist pattern 6 is used as a mask.

【0009】また、CHF3/CF4/Ar/O2の混合
ガス中のO2がポリイミド膜をエッチングし、ポリイミ
ド膜の膜厚の減少が起こるという問題点もあった。更
に、長時間の異方性エッチングを行うことからポリイミ
ド膜がプラズマや高温雰囲気に長時間さらされることに
なり、ポリイミド膜の収縮やポリイミド膜とSiN膜4
との密着性低下が起こりポリイミド膜が剥離してしまう
という問題点もあった。
Further, O 2 in the mixed gas of CHF 3 / CF 4 / Ar / O 2 is a polyimide film is etched, there is a problem of reduced thickness of the polyimide film occurs. Further, since the anisotropic etching is performed for a long time, the polyimide film is exposed to the plasma or the high-temperature atmosphere for a long time, so that the polyimide film contracts and the polyimide film and the SiN film 4 are not exposed.
There is also a problem that the adhesion to the film is reduced and the polyimide film is peeled off.

【0010】この発明は上記のような問題点を解消する
ためになされたもので、ポリマーからなる反応生成物を
低減でき、良好なポリイミド膜を形成することのできる
半導体体装置の製造方法を提供することを目的としてい
る。
The present invention has been made in order to solve the above problems, and provides a method of manufacturing a semiconductor device capable of reducing a reaction product composed of a polymer and forming a good polyimide film. It is intended to be.

【0011】[0011]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置の製造方法は、基板上に下層がSiO
2膜,上層がSiN膜の2層からなるパッシベーション
膜を形成する工程と、レジストパターンをマスクとして
上記SiN膜には等方性プラズマエッチングを、上記S
iO2膜には異方性プラズマエッチングを施すことによ
って上記パッシベーション膜を開口する工程と、を備え
たものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising:
2 film, a step of the upper layer is a passivation film composed of two layers of SiN film, an isotropic plasma etch in the SiN film using the resist pattern as a mask, the S
opening the passivation film by performing anisotropic plasma etching on the iO 2 film.

【0012】この発明の請求項2に係る半導体装置の製
造方法は、パッシベーション膜の開口に用いられるマス
クが、ポリイミド膜であるようにしたものである。
In the method of manufacturing a semiconductor device according to a second aspect of the present invention, the mask used for opening the passivation film is a polyimide film.

【0013】この発明の請求項3に係る半導体装置の製
造方法は、等方性プラズマエッチングが主としてCF4
ガスを用いて行われ、異方性プラズマエッチングがCF
4ガスをメインとして、異方性成分のガスをCHF3又は
2Cl24とし、さらにArとO2などを一定比率で混
合したガスを用いて行われるようにしたものである。
According to a third aspect of the present invention, in a method of manufacturing a semiconductor device, isotropic plasma etching is mainly performed by using CF 4.
Gas is used, and anisotropic plasma etching is performed using CF.
The process is mainly performed using four gases, CHF 3 or C 2 Cl 2 F 4 as an anisotropic component gas, and a gas obtained by mixing Ar and O 2 at a fixed ratio.

【0014】[0014]

【発明の実施の形態】実施の形態1.図1はこの発明の
半導体装置の製造方法を示す工程図である。図1におい
て、1は基板および基板上に形成された種々の素子、2
は最上層のアルミ配線層、3はSiO2膜、4はSiN
膜、6はレジストパターンであり、SiO2膜3とSi
N膜4との2層でパッシベーション膜5を構成してい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a process chart showing a method for manufacturing a semiconductor device according to the present invention. In FIG. 1, reference numeral 1 denotes a substrate and various elements formed on the substrate;
Is the uppermost aluminum wiring layer, 3 is a SiO 2 film, 4 is SiN
Reference numeral 6 denotes a resist pattern, and the SiO 2 film 3 and Si
The passivation film 5 is composed of two layers including the N film 4.

【0015】まず、図1(a)において、レジストパタ
ーン6をマスクとして、CF4ガスを用いて流量100
SCCM以上で,プラズマをおこすことのできるRFパワー
と圧力、例えばRFパワー150W,圧力550mmH
gの条件でSiN膜4に等方性プラズマエッチングを施
す。
[0015] First, in FIG. 1 (a), the resist pattern 6 as a mask, the flow 100 using a CF 4 gas
RF power and pressure capable of generating plasma at SCCM or higher, for example, RF power 150 W, pressure 550 mmH
The isotropic plasma etching is performed on the SiN film 4 under the condition of g.

【0016】次に、図1(b)に示すように、SiN膜
4のエッチングが終了し、SiO2膜3が露出したとこ
ろでエッチング条件を変え、メインのエッチングガスを
CF4とし、異方性成分のガスをCHF3又はC2Cl2
4、その他にArやO2などを一定比率で混合したガス
で、例えば、ガス流量比がCHF3又はC2Cl24/C
4/Ar/O2=55/65/800/8で,プラズマ
をおこすことのできるRFパワーと圧力、例えばRFパ
ワー500W,圧力500mmHgの条件でSiO2
3に異方性プラズマエエッチングを施す。
Next, as shown in FIG. 1B, when the etching of the SiN film 4 is completed and the SiO 2 film 3 is exposed, the etching conditions are changed, the main etching gas is CF 4 , and the anisotropic Component gas is CHF 3 or C 2 Cl 2 F
4 , a gas obtained by mixing Ar, O 2, and the like at a constant ratio, for example, having a gas flow ratio of CHF 3 or C 2 Cl 2 F 4 / C
Anisotropic plasma etching is performed on the SiO 2 film 3 under the conditions of F 4 / Ar / O 2 = 55/65/800/8 and RF power and pressure capable of generating plasma, for example, RF power of 500 W and pressure of 500 mmHg. Apply.

【0017】その結果、図1(c)に示すように、パッ
シベーション膜5が開口される。その後、図1(d)に
示すように、レジストパターン6を除去する。
As a result, the passivation film 5 is opened as shown in FIG. After that, as shown in FIG. 1D, the resist pattern 6 is removed.

【0018】この様にパッシベーション膜5を等方性プ
ラズマエッチングと異方性プラズマエッチングとの2段
階でエッチングするので、長時間異方性エッチングに晒
されることがなく、ポリマーからなる反応生成物を低減
することができる。
As described above, the passivation film 5 is etched in two stages, ie, isotropic plasma etching and anisotropic plasma etching. Can be reduced.

【0019】実施の形態2.ここではパッシベーション
膜上にポリイミド膜を設けた場合について説明する。図
2はこの発明の半導体装置の製造方法を示す工程図であ
る。図2において、1は基板および基板上に形成された
種々の素子、2は最上層のアルミ配線層、3はSiO2
膜、4はSiN膜、6はレジストパターン、7はポリイ
ミド膜であり、SiO2膜3とSiN膜4との2層でパ
ッシベーション膜5を構成している。
Embodiment 2 Here, a case where a polyimide film is provided over a passivation film will be described. FIG. 2 is a process chart showing a method for manufacturing a semiconductor device according to the present invention. In FIG. 2, reference numeral 1 denotes a substrate and various elements formed on the substrate, 2 denotes an uppermost aluminum wiring layer, and 3 denotes SiO 2.
The film 4, 4 are SiN films, 6 is a resist pattern, 7 is a polyimide film, and the passivation film 5 is composed of two layers of the SiO 2 film 3 and the SiN film 4.

【0020】まず、図2(a)に示すように、パッシベ
ーション膜5上に感光性のポリイミド膜7を形成してパ
ターニングする。次に、図2(b)において、パターニ
ングされた感光性のポリイミド膜7をマスクとして、C
4ガスを用いて流量100SCCM以上で,プラズマをお
こすことのできるRFパワーと圧力、例えばRFパワー
150W,圧力550mmHgの条件でSiN膜4に等
方性プラズマエッチングを施す。
First, as shown in FIG. 2A, a photosensitive polyimide film 7 is formed on the passivation film 5 and patterned. Next, in FIG. 2B, using the patterned photosensitive polyimide film 7 as a mask, C
The SiN film 4 is subjected to isotropic plasma etching under the conditions of RF power and pressure capable of generating plasma, for example, RF power of 150 W and pressure of 550 mmHg at a flow rate of 100 SCCM or more using F 4 gas.

【0021】次に、図2(c)に示すように、SiN膜
4のエッチングが終了し、SiO2膜3が露出したとこ
ろでエッチング条件を変え、メインのエッチングガスを
CF4とし、異方性成分のガスをCHF3又はC2Cl2
4、その他にArやO2などを一定比率で混合したガス
で、例えばガス流量比がCHF3又はC2Cl24/CF
4/Ar/O2=55/65/800/8で,プラズマを
おこすことのできるRFパワーと圧力、例えばRFパワ
ー500W,圧力500mmHgの条件でSiO2膜3
に異方性プラズマエエッチングを施す。その結果、図2
(d)に示すように、パッシベーション膜5が開口され
る。
Next, as shown in FIG. 2C, when the etching of the SiN film 4 is completed and the SiO 2 film 3 is exposed, the etching conditions are changed, the main etching gas is CF 4 and the anisotropic Component gas is CHF 3 or C 2 Cl 2 F
4 , a gas in which Ar, O 2, etc. are mixed at a constant ratio, for example, a gas flow ratio of CHF 3 or C 2 Cl 2 F 4 / CF
4 / Ar / O 2 = 55 /65 / at 800/8, RF power and pressure that can cause plasma, for example, RF power 500 W, SiO 2 film 3 under a pressure of 500mmHg
Is subjected to anisotropic plasma etching. As a result, FIG.
As shown in (d), the passivation film 5 is opened.

【0022】この様にパッシベーション膜5を等方性プ
ラズマエッチングと異方性プラズマエッチングとの2段
階でエッチングするので、長時間異方性プラズマエッチ
ングに晒されることがなく、ポリマーからなる反応生成
物を低減することができ、ポリイミド膜7の収縮等によ
る密着性低下およびO2によるポリイミド膜7の膜厚の
減少も防止することができ、良好なポリイミド膜を維持
することができる。
As described above, since the passivation film 5 is etched in two stages of isotropic plasma etching and anisotropic plasma etching, the passivation film 5 is not exposed to the anisotropic plasma etching for a long time, and the reaction product of polymer Of the polyimide film 7 and a decrease in the film thickness of the polyimide film 7 due to O 2 can be prevented, and a favorable polyimide film can be maintained.

【0023】[0023]

【発明の効果】以上のようにこの発明によれば、基板上
に下層がSiO2膜,上層がSiN膜の2層からなるパ
ッシベーション膜を形成する工程と、レジストパターン
をマスクとして上記SiN膜には等方性プラズマエッチ
ングを、上記SiO2膜には異方性プラズマエッチング
を施すことによって上記パッシベーション膜を開口する
工程と、を備えたので、長時間異方性プラズマエッチン
グに晒されることがなく、ポリマーからなる反応生成物
を低減することができる。
As described above, according to the present invention, a step of forming a passivation film having a lower layer of SiO 2 film and an upper layer of SiN film on a substrate, and forming the passivation film on the SiN film using a resist pattern as a mask. A step of opening the passivation film by performing isotropic plasma etching on the SiO 2 film and anisotropic plasma etching on the SiO 2 film. In addition, a reaction product composed of a polymer can be reduced.

【0024】また、パッシベーション膜の開口に用いら
れるマスクが、ポリイミド膜であるようにしたので、ポ
リイミド膜が長時間異方性プラズマエッチングに晒され
ることがなく、ポリイミド膜の収縮等による密着性低下
およびO2によるポリイミド膜の膜厚の減少も防止する
ことができ、良好なポリイミド膜を維持することができ
る。
Further, since the mask used for opening the passivation film is a polyimide film, the polyimide film is not exposed to anisotropic plasma etching for a long time, and the adhesion is reduced due to shrinkage of the polyimide film. Also, a decrease in the thickness of the polyimide film due to O 2 and O 2 can be prevented, and a good polyimide film can be maintained.

【0025】また、等方性プラズマエッチングが主とし
てCF4ガスを用いて行われ、異方性プラズマエッチン
グがCF4ガスをメインとして、異方性成分のガスをC
HF3又はC2Cl24とし、さらにArとO2などを一
定比率で混合したガスを用いて行われるようにしたの
で、パッシベーション膜の開口が良好に行われる。
The isotropic plasma etching is mainly performed by using CF 4 gas, and the anisotropic plasma etching is mainly performed by using CF 4 gas as the main component and using an anisotropic component gas of C 4 gas.
Since the process is performed using HF 3 or C 2 Cl 2 F 4 and a gas in which Ar and O 2 are mixed at a fixed ratio, the opening of the passivation film can be satisfactorily performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1の半導体装置の製造
方法を示す工程図である。
FIG. 1 is a process chart showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】 この発明の実施の形態2の半導体装置の製造
方法を示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】 従来の半導体装置の製造方法を示す工程図で
ある。
FIG. 3 is a process chart showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 基板、3 SiO2膜、4 SiN膜、5 パッシ
ベーション膜、6 レジストパターン、7 ポリイミド
膜。
1 substrate, 3 SiO 2 film, 4 SiN film, 5 passivation film, 6 resist pattern, 7 polyimide film.

フロントページの続き Fターム(参考) 5F004 DA01 DA08 DA16 DA23 DA26 DA30 DB03 DB07 EA29 EB01 EB03 5F040 DA29 EH08 EJ08 EL01 EL02 EL06 FC21 FC23 5F058 AA02 AA08 AC02 AD10 AD11 AF04 AG04 AH03 BC02 BC08 BD01 BD04 BD10 BH12 BJ02Continued on front page F term (reference) 5F004 DA01 DA08 DA16 DA23 DA26 DA30 DB03 DB07 EA29 EB01 EB03 5F040 DA29 EH08 EJ08 EL01 EL02 EL06 FC21 FC23 5F058 AA02 AA08 AC02 AD10 AD11 AF04 AG04 AH03 BC02 BC08 BD01 BD04 BD10 BHJ B

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に下層がSiO2膜,上層がSi
N膜の2層からなるパッシベーション膜を形成する工程
と、レジストパターンをマスクとして上記SiN膜には
等方性プラズマエッチングを、上記SiO2膜には異方
性プラズマエッチングを施すことによって上記パッシベ
ーション膜を開口する工程と、を備えた半導体装置の製
造方法。
A lower layer is a SiO 2 film and an upper layer is a Si layer on a substrate.
Forming a two-layer passivation film of an N film, and performing isotropic plasma etching on the SiN film and anisotropic plasma etching on the SiO 2 film using a resist pattern as a mask; Forming a semiconductor device.
【請求項2】 パッシベーション膜の開口に用いられる
マスクが、ポリイミド膜であることを特徴とする請求項
1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the mask used for opening the passivation film is a polyimide film.
【請求項3】 等方性プラズマエッチングが主としてC
4ガスを用いて行われ、異方性プラズマエッチングが
CF4ガスをメインとして、異方性成分のガスをCHF3
又はC2Cl24とし、さらにArとO2などを一定比率
で混合したガスを用いて行われることを特徴とする請求
項1または2記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the isotropic plasma etching mainly comprises C
Performed using F 4 gas, as a main anisotropic plasma etching of CF 4 gas, the gas of the anisotropic component CHF 3
3. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed by using C 2 Cl 2 F 4 and a gas in which Ar and O 2 are mixed at a fixed ratio.
JP10197743A 1998-07-13 1998-07-13 Manufacture of semiconductor device Pending JP2000031123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10197743A JP2000031123A (en) 1998-07-13 1998-07-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10197743A JP2000031123A (en) 1998-07-13 1998-07-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000031123A true JP2000031123A (en) 2000-01-28

Family

ID=16379614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10197743A Pending JP2000031123A (en) 1998-07-13 1998-07-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000031123A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422353B1 (en) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 A method for fabricating semiconductor device
JP2014209668A (en) * 2014-08-11 2014-11-06 株式会社東芝 Semiconductor light-emitting element
US8921189B2 (en) * 2006-12-27 2014-12-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US9105810B2 (en) 2011-10-11 2015-08-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN105281705A (en) * 2014-07-25 2016-01-27 精工爱普生株式会社 Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422353B1 (en) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 A method for fabricating semiconductor device
US8921189B2 (en) * 2006-12-27 2014-12-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US9105810B2 (en) 2011-10-11 2015-08-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN105281705A (en) * 2014-07-25 2016-01-27 精工爱普生株式会社 Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object
JP2016029773A (en) * 2014-07-25 2016-03-03 セイコーエプソン株式会社 Vibration element, method for manufacturing vibration element, vibrator, electronic apparatus and mobile body
US10418967B2 (en) 2014-07-25 2019-09-17 Seiko Epson Corporation Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object
JP2014209668A (en) * 2014-08-11 2014-11-06 株式会社東芝 Semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
USRE39273E1 (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
JP2003092287A (en) Ashing method
JPH04251925A (en) Manufacture of semiconductor device
JP3282314B2 (en) Method of forming aluminum-based metal pattern
JP2000031123A (en) Manufacture of semiconductor device
JPH11145278A (en) Manufacture of semiconductor device
JP2003031660A (en) Method of forming dual damascene wiring
JP2001230233A (en) Method for manufacturing semiconductor device
JP2002217285A (en) Manufacturing method of semiconductor device
JP3906037B2 (en) Manufacturing method of semiconductor device
JP2002110641A (en) Manufacturing method of semiconductor device
JP2004363371A (en) Method of manufacturing electronic device
JP2001196377A (en) Producing method for semiconductor device
JPH09293727A (en) Manufacture of semiconductor device
JPH0428231A (en) Manufacture of semiconductor device
JPH05109702A (en) Manufacture of semiconductor device
JPH098078A (en) Forming method of pad for lead-out
JP2873759B2 (en) Pretreatment method for wet etching of semiconductor device
JPH1065000A (en) Formation of contact hole of semiconductor device
JPH0669169A (en) Manufacture of semiconductor device
JP2002141328A (en) Semiconductor device and its manufacturing method
JP3109506B2 (en) Pattern formation method
JP2001351974A (en) Manufacturing method of semiconductor device
JPH05283378A (en) Manufacture of semiconductor device
JPH05267246A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070404

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701