JP2000031086A - 半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法 - Google Patents
半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法Info
- Publication number
- JP2000031086A JP2000031086A JP11177449A JP17744999A JP2000031086A JP 2000031086 A JP2000031086 A JP 2000031086A JP 11177449 A JP11177449 A JP 11177449A JP 17744999 A JP17744999 A JP 17744999A JP 2000031086 A JP2000031086 A JP 2000031086A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- etching
- depositing
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 3
- 230000008021 deposition Effects 0.000 claims description 13
- -1 spacer nitride Chemical class 0.000 claims description 13
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229940057857 capsin Drugs 0.000 description 1
- JBFKSLZFABCEAI-UHFFFAOYSA-N capsin Natural products CC(C)(O)C1CCC(C)(O1)C2CCC3(CO)C2C(O)CC4C5(C)CCC(OC6OC(CO)C(O)C(O)C6O)C(C)(C)C5CCC34C JBFKSLZFABCEAI-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002420 orchard Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 製造された半導体デバイスにおける電気的フ
ェールの可能性を減少させる改良ＳＡＣプロセスを提供
する。 【解決手段】 ＳＡＣプロセスフローの改良方法は、Ｃ
Ｂライナーのエッチング後に絶縁スペーサをゲートスタ
ック上に堆積させることおよび従来行われていた窒化物
スペーサの堆積とエッチングを排除することを含む。次
ぎに、絶縁スペーサをスタックの間でエッチングして、
ビット線接点を挿入ポリ（接点）から十分に絶縁分離さ
せる。標準的なＣＢ窒化物ライナーエッチングの後に絶
縁スペーサを堆積させることで、製造された構造体にお
ける完全性がさらに達成される。
ェールの可能性を減少させる改良ＳＡＣプロセスを提供
する。 【解決手段】 ＳＡＣプロセスフローの改良方法は、Ｃ
Ｂライナーのエッチング後に絶縁スペーサをゲートスタ
ック上に堆積させることおよび従来行われていた窒化物
スペーサの堆積とエッチングを排除することを含む。次
ぎに、絶縁スペーサをスタックの間でエッチングして、
ビット線接点を挿入ポリ（接点）から十分に絶縁分離さ
せる。標準的なＣＢ窒化物ライナーエッチングの後に絶
縁スペーサを堆積させることで、製造された構造体にお
ける完全性がさらに達成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体の製造プロセ
スに関し、より詳細には半導体製造時におけるＳＡＣプ
ロセスフローを改良するための方法に関する。
スに関し、より詳細には半導体製造時におけるＳＡＣプ
ロセスフローを改良するための方法に関する。
【０００２】
【従来の技術】小型半導体デバイス製造の要望が増加す
るに伴って、多くの製造業者は自己整合法を用いてい
る。たとえば、半導体デバイス製造のための自己整合接
点（ＳＡＣ）エッチングプロセスはトランジスタ構成に
必要な領域を減少することができる。一般に、とりわけ
ＳＡＣプロセスは、ゲートスタック形成後のスペーサ窒
化物堆積、窒化物堆積後のスペーサ窒化物エッチングの
工程を含む。しかしながら、このプロセスを用いる半導
体製造では電気的欠陥（フェール）が発生するのが普通
である。これら電気的フェールはＣＢ短絡またはＣＢ開
放と呼ばれる。
るに伴って、多くの製造業者は自己整合法を用いてい
る。たとえば、半導体デバイス製造のための自己整合接
点（ＳＡＣ）エッチングプロセスはトランジスタ構成に
必要な領域を減少することができる。一般に、とりわけ
ＳＡＣプロセスは、ゲートスタック形成後のスペーサ窒
化物堆積、窒化物堆積後のスペーサ窒化物エッチングの
工程を含む。しかしながら、このプロセスを用いる半導
体製造では電気的欠陥（フェール）が発生するのが普通
である。これら電気的フェールはＣＢ短絡またはＣＢ開
放と呼ばれる。
【０００３】図１は窒化物層の不十分なエッチングによ
るＣＢ開放状態の一例である。この様に残留する窒化物
薄層（Ａで示す）によりポリ（ｐｏｌｙ）が拡散域に接
触するのが阻害され、回路の開放を招く。ＣＢ開放はＳ
ＡＣエッチングまたはＣＢライナーエッチングのいずれ
かの不完全から起こりうる。ＳＡＣエッチングの場合、
ウェーハ全体に渡るＣＭＰ／ＢＰＳＧの不均一のため、
４０％のオーバーエッチングが必要である。その結果の
ＣＢ短絡状態の例を図２に示す。この場合、窒化物層の
オーバーエッチングによって層が極端に薄くなり、ポリ
とＷＳｉ層との間の短絡を引き起こす（Ｂで示す）。
るＣＢ開放状態の一例である。この様に残留する窒化物
薄層（Ａで示す）によりポリ（ｐｏｌｙ）が拡散域に接
触するのが阻害され、回路の開放を招く。ＣＢ開放はＳ
ＡＣエッチングまたはＣＢライナーエッチングのいずれ
かの不完全から起こりうる。ＳＡＣエッチングの場合、
ウェーハ全体に渡るＣＭＰ／ＢＰＳＧの不均一のため、
４０％のオーバーエッチングが必要である。その結果の
ＣＢ短絡状態の例を図２に示す。この場合、窒化物層の
オーバーエッチングによって層が極端に薄くなり、ポリ
とＷＳｉ層との間の短絡を引き起こす（Ｂで示す）。
【０００４】現在、ＳＡＣエッチングプロセスはＴＥＬ
８５ＤＲＭ酸化室で行われる。ＴＥＬツールは十分な窒
化物コーナー選択性（２０：１）、したがって良好な電
気的結果に導く唯一のツールであった。他のツール（た
とえば、ＡＭＥ ＭｘＰ+）が実証したコーナー選択性
および電気的フェールはよくなかった。
８５ＤＲＭ酸化室で行われる。ＴＥＬツールは十分な窒
化物コーナー選択性（２０：１）、したがって良好な電
気的結果に導く唯一のツールであった。他のツール（た
とえば、ＡＭＥ ＭｘＰ+）が実証したコーナー選択性
および電気的フェールはよくなかった。
【０００５】上述した点に鑑み、半導体製造プロセスに
おけるＣＢ短絡およびＣＢ開放の可能性を減少させ、で
きれば排除するためにＳＡＣプロセスを改良する必要が
ある。
おけるＣＢ短絡およびＣＢ開放の可能性を減少させ、で
きれば排除するためにＳＡＣプロセスを改良する必要が
ある。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
課題は製造された半導体デバイスにおける電気的フェー
ルの可能性を減少させる改良ＳＡＣプロセスを提供する
ことにある。
課題は製造された半導体デバイスにおける電気的フェー
ルの可能性を減少させる改良ＳＡＣプロセスを提供する
ことにある。
【０００７】
【課題を解決するための手段】前記課題は、特許請求の
範囲の請求項１、５および８記載の方法により解決され
る。
範囲の請求項１、５および８記載の方法により解決され
る。
【０００８】本発明の実施態様に拠ると、従来実施され
たスペーサ窒化物堆積およびスペーサ窒化物エッチング
の工程がＳＡＣプロセスから排除され、かつＣＢ（ビッ
ト線接点）窒化物ライナーのエッチング工程の後に、構
成されたトランジスタ要素上に絶縁スペーサを堆積させ
る工程と、それに続き絶縁スペーサをエッチングして拡
散領域との接点を維持しながらトランジスタ部品間の十
分な絶縁を提供する工程が付加される。絶縁層は窒化
物、酸化物または酸窒化物の層でよい。
たスペーサ窒化物堆積およびスペーサ窒化物エッチング
の工程がＳＡＣプロセスから排除され、かつＣＢ（ビッ
ト線接点）窒化物ライナーのエッチング工程の後に、構
成されたトランジスタ要素上に絶縁スペーサを堆積させ
る工程と、それに続き絶縁スペーサをエッチングして拡
散領域との接点を維持しながらトランジスタ部品間の十
分な絶縁を提供する工程が付加される。絶縁層は窒化
物、酸化物または酸窒化物の層でよい。
【０００９】
【実施例】本発明のより完全な理解ならびに本発明に付
随する多くの利点は、添付の図面とあわせて以下の詳細
な説明を参照することにより理解され、明らかになろ
う。
随する多くの利点は、添付の図面とあわせて以下の詳細
な説明を参照することにより理解され、明らかになろ
う。
【００１０】なお、類似の参照符号は、同じか又は類似
の構成成分を示す。
の構成成分を示す。
【００１１】表１は本発明によるＳＡＣプロセスと標準
ＳＡＣプロセス（ステータスヤヌス(Status Janus)）と
の比較を示す。新規プロセスでは標準ＳＡＣプロセスの
スペーサ窒化物堆積およびスペーサ窒化物エッチングの
工程が除かれ、代わりに別のアプローチがＣＢ窒化物ラ
イナーのエッチング工程の後に取り入れられた。
ＳＡＣプロセス（ステータスヤヌス(Status Janus)）と
の比較を示す。新規プロセスでは標準ＳＡＣプロセスの
スペーサ窒化物堆積およびスペーサ窒化物エッチングの
工程が除かれ、代わりに別のアプローチがＣＢ窒化物ラ
イナーのエッチング工程の後に取り入れられた。
【００１２】
【表１】
【００１３】代わりのアプローチでは、窒化物、酸化物
または酸窒化物のスペーサ層をＣＢ（ビット線接点）窒
化物ライナーのエッチング後に堆積させ、これが絶縁層
として作用する。絶縁窒化物、酸化物または酸窒化物の
スペーサ層は次ぎにエッチングされてトランジスタ要素
からの十分な絶縁を提供し、一方で拡散領域との接点を
提供してＣＢ開放を阻止する。
または酸窒化物のスペーサ層をＣＢ（ビット線接点）窒
化物ライナーのエッチング後に堆積させ、これが絶縁層
として作用する。絶縁窒化物、酸化物または酸窒化物の
スペーサ層は次ぎにエッチングされてトランジスタ要素
からの十分な絶縁を提供し、一方で拡散領域との接点を
提供してＣＢ開放を阻止する。
【００１４】図３に示すように、ＳＡＣプロセスのゲー
トスタック形成工程は通常どおりゲート酸化物層（拡散
領域）上で行われる。次ぎに、ゲートスタック上にＳｉ
ＮまたはＳｉＯＮの堆積が行われ、ＢＰＳＧ（燐酸硼素
珪酸ガラス）およびＴＥＯＳの堆積がこれに続く（図
４）。ＢＰＳＧの堆積後で、かつＴＥＯＳ堆積の前に化
学的機械的研磨（ＣＭＰ）が行われる。
トスタック形成工程は通常どおりゲート酸化物層（拡散
領域）上で行われる。次ぎに、ゲートスタック上にＳｉ
ＮまたはＳｉＯＮの堆積が行われ、ＢＰＳＧ（燐酸硼素
珪酸ガラス）およびＴＥＯＳの堆積がこれに続く（図
４）。ＢＰＳＧの堆積後で、かつＴＥＯＳ堆積の前に化
学的機械的研磨（ＣＭＰ）が行われる。
【００１５】図５は次に続く工程群、特に、ＣＢマスキ
ング、ＳＡＣエッチング、レジストストリッピング、Ｓ
／Ｐ洗浄およびライナーエッチングを行った後に得られ
る構造体を示す。従来技術による製造方法では、窒化物
ライナーのエッチングは少なすぎるまたはオーバーエッ
チングにより電気的フェール（すなわち、ＣＢ短絡また
はＣＢ開放）の原因となりえる重要な工程である。スペ
ーサ窒化物の堆積およびエッチングがＣＢ窒化物ライナ
ーのエッチング後に行われるため（図６および７）、最
悪の場合でも窒化物ライナーは完全にエッチングされ
（図５中にＣで示す）、通常オーバーエッチングが原因
で起きるＣＢ短絡の可能性を心配する必要はない。
ング、ＳＡＣエッチング、レジストストリッピング、Ｓ
／Ｐ洗浄およびライナーエッチングを行った後に得られ
る構造体を示す。従来技術による製造方法では、窒化物
ライナーのエッチングは少なすぎるまたはオーバーエッ
チングにより電気的フェール（すなわち、ＣＢ短絡また
はＣＢ開放）の原因となりえる重要な工程である。スペ
ーサ窒化物の堆積およびエッチングがＣＢ窒化物ライナ
ーのエッチング後に行われるため（図６および７）、最
悪の場合でも窒化物ライナーは完全にエッチングされ
（図５中にＣで示す）、通常オーバーエッチングが原因
で起きるＣＢ短絡の可能性を心配する必要はない。
【００１６】図６は従来のＣＢ窒化物ライナーのエッチ
ング工程後のスペーサ窒化物、酸化物または酸窒化物の
堆積を示す。スペーサ窒化物はそのＳＡＣ構造体におけ
る縦横比の高さ故に、プラズマ強化気相成長法（ＰＥＣ
ＶＤ）を用いて堆積されるのが好ましい。次に、スペー
サをドライエッチングして、図７に示す構造体を得る。
ドライエッチングによってプロセスに必要な異方性が与
えられる。装置の性能に与える衝撃を避けるために、シ
リコン内部のオーバーエッチングは３０ｎｍ未満とすべ
きである。ここに示すように、スペーサはエッチングさ
れて拡散領域との接点を提供し、結果的にＣＢ開放の可
能性を排除してエッチングされたＳｉＮ、ゲートキャッ
プＳｉＮ（Gate Cap SiN）、ＷＳｉおよびポリ層でＣＢ
短絡を防止する空間を提供する。また、窒化物スペーサ
はそれぞれの層を中心ポリ層および拡散領域から絶縁す
る絶縁スペーサとして作用する。
ング工程後のスペーサ窒化物、酸化物または酸窒化物の
堆積を示す。スペーサ窒化物はそのＳＡＣ構造体におけ
る縦横比の高さ故に、プラズマ強化気相成長法（ＰＥＣ
ＶＤ）を用いて堆積されるのが好ましい。次に、スペー
サをドライエッチングして、図７に示す構造体を得る。
ドライエッチングによってプロセスに必要な異方性が与
えられる。装置の性能に与える衝撃を避けるために、シ
リコン内部のオーバーエッチングは３０ｎｍ未満とすべ
きである。ここに示すように、スペーサはエッチングさ
れて拡散領域との接点を提供し、結果的にＣＢ開放の可
能性を排除してエッチングされたＳｉＮ、ゲートキャッ
プＳｉＮ（Gate Cap SiN）、ＷＳｉおよびポリ層でＣＢ
短絡を防止する空間を提供する。また、窒化物スペーサ
はそれぞれの層を中心ポリ層および拡散領域から絶縁す
る絶縁スペーサとして作用する。
【００１７】本発明は、本発明を実施するための最良の
形態としてここに開示された特定の実施例と限定される
ものではなく、むしろ請求の範囲に規定されるものを除
き、本明細書に記載される特定の実施例に限定されな
い。
形態としてここに開示された特定の実施例と限定される
ものではなく、むしろ請求の範囲に規定されるものを除
き、本明細書に記載される特定の実施例に限定されな
い。
【図１】従来技術の製造方法で起きる開放を示す模式図
である。
である。
【図２】従来技術の製造方法で起きる短絡を示す模式図
である。
である。
【図３】本発明の実施例によるＳＡＣプロセスのゲート
スタック形成を示す模式図である。
スタック形成を示す模式図である。
【図４】本発明の実施例によるＳＡＣプロセスのＳｉＯ
Ｎ、ＢＰＳＧおよびＴＥＯＳ堆積を示す模式図である。
Ｎ、ＢＰＳＧおよびＴＥＯＳ堆積を示す模式図である。
【図５】本発明の実施例によるＳＡＣプロセスのＣＢマ
スキング、ＳＡＣエッチングおよびライナーエッチング
をを示す模式図である。
スキング、ＳＡＣエッチングおよびライナーエッチング
をを示す模式図である。
【図６】本発明の実施例によるＳＡＣプロセスのスペー
サ窒化物堆積を示す模式図である。
サ窒化物堆積を示す模式図である。
【図７】本発明の実施例によるＳＡＣプロセスのスペー
サエッチングを示す模式図である。
サエッチングを示す模式図である。
フロントページの続き (71)出願人 594145404 インターナショナル ビジネス マシーン ズ コーポレーション アメリカ合衆国ニューヨーク州 10504 ニューヨーク アーモンク オールド オ ーチャード ロード （番地なし) (72)発明者 ユルゲン ヴィットマン アメリカ合衆国 ニューヨーク フィッシ ュキル スプルース コート ７ (72)発明者 ブルーノ シュプラー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ フィールドストーン ブールバード 66 (72)発明者 デイヴ ドブジンスキー アメリカ合衆国 ニューヨーク ホープウ エル ジャンクション シェナンドー ロ ード 29 (72)発明者 ヴォルフガング ベルクナー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タウン ヴュー ド ライヴ 137
Claims (11)
- 【請求項１】 半導体製造における自己整合接点（ＳＡ
Ｃ）プロセスを改良するための方法において、 製造時に形成されたゲートスタック上に絶縁層を堆積さ
せる工程、および絶縁層をエッチングして接点域からゲ
ートスタックを絶縁分離するスペーサを形成させる工程
からなることを特徴とする、半導体製造における自己整
合接点プロセスの改良方法。 - 【請求項２】 堆積される絶縁層が窒化物層、酸化物層
および酸窒化物層からなる群から選択されるものであ
る、請求項１記載の方法。 - 【請求項３】 前記の堆積工程をＣＢ窒化物ライナーの
エッチングを行った後に行う、請求項１記載の方法。 - 【請求項４】 前記の堆積工程をプラズマ強化気相成長
法を用いて行う、請求項１記載の方法。 - 【請求項５】 標準の自己整合接点（ＳＡＣ）半導体製
造プロセス（ステータスヤヌス）を改良するための方法
において、 標準ＳＡＣプロセスからスペーサ窒化物の堆積工程およ
びスペーサ窒化物のエッチング工程を排除する工程、こ
の際排除された前記スペーサ窒化物堆積工程およびエッ
チングの工程はゲートスタック形成後に実施する、 標準プロセスにおけるＣＢ窒化物ライナーのエッチング
工程後に形成されたゲートスタック上に絶縁層を堆積さ
せる工程、および絶縁層をエッチングして接点領域から
スタックゲートを絶縁分離するスペーサを形成させる工
程からなることを特徴とする、半導体製造における標準
の自己整合接点半導体製造プロセスの改良方法。 - 【請求項６】 堆積される絶縁層が窒化物層、酸化物層
および酸窒化物層からなる群から選択されるものであ
る、請求項５記載の方法。 - 【請求項７】 前記絶縁層堆積工程をプラズマ強化気相
成長法を用いて行う、請求項５記載の方法。 - 【請求項８】 自己整合接点（ＳＡＣ）半導体製造のた
めの方法において、 基板上にゲートスタックを形成させる工程、 形成されたゲートスタック上にライナーを堆積させる工
程、 ライナー上にＢＰＳＧ層を堆積させる工程、 ＢＰＳＧ層上にＴＥＯＳ層を堆積させる工程、 ビット線接点をマスキングする工程、 ビット線接点をＳＡＣエッチングする工程、 ビット線接点をレジストストリップする工程、 ビット線接点を洗浄する工程、 ビット線接点のライナーをエッチングする工程、 前記ライナーエッチング工程の後に絶縁層を半導体デバ
イス上に堆積させる工程、 絶縁層をエッチングして接点領域からゲートスタックを
絶縁分離するスペーサを形成する工程、からなることを
特徴とする、自己整合接点半導体製造方法。 - 【請求項９】 堆積される絶縁層が窒化物層、酸化物層
および酸窒化物の層からなる群から選択されるものであ
る、請求項８記載の方法。 - 【請求項１０】 前記ＴＥＯＳ層を堆積する工程の前
に、堆積したＢＰＳＧ層を化学的機械的に研磨する工程
を更に有する、請求項８記載の方法。 - 【請求項１１】 前記絶縁層堆積工程をプラズマ強化気
相成長法を用いて行う、請求項８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10522898A | 1998-06-25 | 1998-06-25 | |
| US09/105228 | 1998-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031086A true JP2000031086A (ja) | 2000-01-28 |
Family
ID=22304695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11177449A Pending JP2000031086A (ja) | 1998-06-25 | 1999-06-23 | 半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0967640A3 (ja) |
| JP (1) | JP2000031086A (ja) |
| KR (1) | KR20000006316A (ja) |
| CN (1) | CN1146033C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467023B1 (ko) * | 2002-10-31 | 2005-01-24 | 삼성전자주식회사 | 자기 정렬 접촉 구조 및 그 형성 방법 |
| KR100539578B1 (ko) * | 2004-06-18 | 2005-12-29 | 동부아남반도체 주식회사 | 반도체 소자 제조 방법 |
| CN1327490C (zh) * | 2003-10-27 | 2007-07-18 | 上海宏力半导体制造有限公司 | 用于制造自行对准接触窗结构的方法 |
| US7316972B2 (en) | 2002-08-30 | 2008-01-08 | Matsushita Electric Industrial Co., Ltd. | Contact hole formation method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486015B1 (en) * | 2000-04-25 | 2002-11-26 | Infineon Technologies Ag | Low temperature carbon rich oxy-nitride for improved RIE selectivity |
| US8530971B2 (en) | 2009-11-12 | 2013-09-10 | International Business Machines Corporation | Borderless contacts for semiconductor devices |
| CN103177946B (zh) * | 2011-12-21 | 2017-03-08 | 中国科学院微电子研究所 | 后栅工艺中假栅的制造方法 |
| US10347749B2 (en) | 2017-03-24 | 2019-07-09 | International Business Machines Corporation | Reducing bending in parallel structures in semiconductor fabrication |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970009617B1 (en) * | 1993-12-31 | 1997-06-14 | Hyundai Electronics Ind | Contact forming method of semiconductor device |
| JP2663900B2 (ja) * | 1995-02-28 | 1997-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5723381A (en) * | 1995-09-27 | 1998-03-03 | Siemens Aktiengesellschaft | Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud |
| FR2752644B1 (fr) * | 1996-08-21 | 1998-10-02 | Commissariat Energie Atomique | Procede de realisation d'un transistor a contacts auto-alignes |
| US5766992A (en) * | 1997-04-11 | 1998-06-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure |
-
1999
- 1999-06-18 EP EP99304771A patent/EP0967640A3/en not_active Withdrawn
- 1999-06-21 KR KR1019990023202A patent/KR20000006316A/ko not_active Application Discontinuation
- 1999-06-23 JP JP11177449A patent/JP2000031086A/ja active Pending
- 1999-06-25 CN CNB991085884A patent/CN1146033C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7316972B2 (en) | 2002-08-30 | 2008-01-08 | Matsushita Electric Industrial Co., Ltd. | Contact hole formation method |
| KR100467023B1 (ko) * | 2002-10-31 | 2005-01-24 | 삼성전자주식회사 | 자기 정렬 접촉 구조 및 그 형성 방법 |
| CN1327490C (zh) * | 2003-10-27 | 2007-07-18 | 上海宏力半导体制造有限公司 | 用于制造自行对准接触窗结构的方法 |
| KR100539578B1 (ko) * | 2004-06-18 | 2005-12-29 | 동부아남반도체 주식회사 | 반도체 소자 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1241026A (zh) | 2000-01-12 |
| CN1146033C (zh) | 2004-04-14 |
| KR20000006316A (ko) | 2000-01-25 |
| EP0967640A2 (en) | 1999-12-29 |
| EP0967640A3 (en) | 2000-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037228A (en) | Method of fabricating self-aligned contact window which includes forming a undoped polysilicon spacer that extends into a recess of the gate structure | |
| US6884736B2 (en) | Method of forming contact plug on silicide structure | |
| JP2002353443A (ja) | 半導体装置の製造方法 | |
| JP2000031086A (ja) | 半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法 | |
| US6184113B1 (en) | Method of manufacturing a gate electrode in a semiconductor device | |
| KR100668843B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| US20010034136A1 (en) | Method for improving contact resistance of silicide layer in a semiconductor device | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| JPH10214794A (ja) | 半導体装置の製造方法 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100321693B1 (ko) | 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법 | |
| KR20120098300A (ko) | 반도체장치 제조방법 | |
| KR100367403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100844935B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR20030059444A (ko) | 반도체 소자의 제조방법 | |
| KR100956597B1 (ko) | 반도체장치의 제조방법 | |
| KR20010077743A (ko) | 비트 라인 및 그 제조 방법 | |
| KR100564120B1 (ko) | 반도체 소자의 버팅 콘택 형성방법 | |
| KR100639216B1 (ko) | 반도체 소자의 제조방법 | |
| KR100487643B1 (ko) | 반도체소자의 플러그 평탄화방법 | |
| CN114141770A (zh) | 半导体元件及其制造方法 | |
| KR20040045977A (ko) | 반도체 소자의 제조방법 | |
| KR19990057869A (ko) | 반도체소자 제조방법 | |
| KR20020091679A (ko) | 반도체장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091218 |