JP2000022672A - 通信装置及び通信システム - Google Patents

Abstract

(57)【要約】 【課題】誤り検出用ＣＲＣ符号をもつ通信フォーマット
においてＣＲＣ検出回路が正しくエラーを検出できるこ
とを確認できるハードウエアを持たせる仕組みを提供す
ることである。 【解決手段】送信すべきデータを格納する送信バッファ
と、この送信バッファに格納されているデータに任意の
値を埋め込むデータ注入回路と、このデータ注入回路に
よって生成されたデータから冗長符号を生成する符号生
成回路と、少なくとも、送信すべきデータ，冗長符号に
基づいて送信するデータを生成する制御装置とを通信装
置が有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】誤り検出用冗長符号を持った
通信装置における誤り検出回路の検証手段に関する。

【０００２】

【従来の技術】通信とは、通信回線を使って遠隔にある
装置間を結ぶものである。装置内には、通信の行い方、
すなわち通信方法が規定されている。一般的にデータの
区切り等を示すフレームという予め定められたフォーマ
ットをもとに送信局と受信局で通信を行う。

【０００３】代表的なＨＤＬＣでの通信フレームの例で
は、伝送しようとするビット列順にスタートビット，ア
ドレス，制御情報，送信したいデータ，ＣＲＣから構成
されるフレームを単位として伝送が行われる。ＣＲＣと
は、巡回符号方式とよばれ、通信回線での雑音などの妨
害を受けて誤った符号を受信するいわゆる符号誤りが発
生した場合その誤りを検出する冗長符号の一種である。
この方式は、送るべきデータ列を高次の多項式とみな
し、予め定められた生成多項式で割り、その余りをデー
タの後に付加して（ＣＲＣデータ）送信し、受信側で
は、同じ生成多項式を用いて割算を行い、余りがなけれ
ば伝送されたデータは正しいと判断する。

【０００４】さて、ＣＲＣデータをハードウエアで生成
して所定のファーマットに付加するためのハードウエア
がＣＲＣ生成発生回路で、受信側で所定のフォーマット
を受信して誤り検出を行うのがＣＲＣ検出回路である。

【０００５】受信局がＣＲＣ検出により誤りを検出した
場合、受信側のＣＰＵに割り込みを発生させてエラーが
あったことを知らせると共になんらかの方法により再伝
送を行わせる。

【０００６】

【発明が解決しようとする課題】ＣＲＣエラーが発生す
る原因は、（１）通信回線上の雑音、（２）送信側のＣ
ＲＣ発生回路の故障、（３）受信検出回路の故障が考え
られる。現在の通信装置は、これらのどれかの障害が発
生したことは認識できるが、どの要因で発生したかを分
析する手段をもたない。

【０００７】例えば、ＣＲＣ検出回路が故障している場
合、誤ったデータを送信しても、常に誤りを検出できず
に正常と判定する可能性があるため、ＣＲＣの検出機能
が正しく動作しているかチェックする仕掛けが必要であ
る。

【０００８】本発明は誤り検出用ＣＲＣ符号をもつ通信
フォーマットにおいてＣＲＣ検出回路が正しくエラーを
検出できることを確認できる通信装置及び通信システム
を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、送信すべきデータを格納する送信バッ
ファと、この送信バッファに格納されているデータに任
意の値を埋め込むデータ注入回路と、このデータ注入回
路によって生成されたデータから冗長符号を生成する符
号生成回路と、少なくとも、送信すべきデータ，冗長符
号に基づいて送信するデータを生成する制御装置とを通
信装置が有するようにしている。

【００１０】誤り検出回路が故障しているか否か検証す
るために、（１）データ注入回路からのデータ埋め込み
を行わなように制御して、正常にデータ転送ができるこ
と、（２）データ注入回路から予想するデータと反対の
データを埋め込むように制御して、誤り検出回路が誤り
を検出できることを確認することで、誤り検出回路自身
が故障していないことを検証できる。

【００１１】

【発明の実施の形態】第１の実施例を示す。

【００１２】図１は、１対１シリアル通信における送信
装置１０１と伝送路１０３と受信装置１０２を示す。送
信装置１０１は、送信バッファ１１０，パラレルシリア
ル変換１１１，ＣＲＣ発生回路１１２，プロトコル制御
１１３，セレクタ１１６，注入回路１１５からなり、ま
た、受信装置１０２は、受信バッファ１２０，シリアル
パラレル変換１２１，ＣＲＣ検出回路１２２，プロトコ
ル制御１２３，フラグ検出回路１２７，ＣＲＣエラーレ
ジスタ１２８より構成する。図２に本通信装置のフレー
ムフォーマットを示す。フレームは、スタートフラグ８
ビット，通信したいデータ１２８バイト，誤り検出用Ｃ
ＲＣ符号８ビット，エンドフラグ８ビットからなる。こ
の通信フォーマットによる通信方式の動作を図１を使っ
て説明する。

【００１３】送信要求指示により、プロトコル制御１１
３はセレクタ１１６の１を８通信サイクル分だけ選択
し、スタートフラグとして８ビット“０１１１１１１
０”分送信する。この部分がフレームフォーマットのス
タートに相当する。続いて、プロトコル制御１１３はセ
レクタ１１６の２を１０２４通信サイクル分だけ選択す
る。データは送信バッファ１１０にあり、３２ビット単
位にパラレルシリアル変換１１１に入力する。パラレル
シリアル変換１１１はシフトレジスタ回路で構成されて
おり、１通信サイクルごとに１ビットシフトするように
動作する。この動作がフレームフォーマットのデータ部
に相当する。このデータ処理期間に、上記動作と並行し
て、１通信サイクルごとのデータはＣＲＣ発生回路１１
２に入力され、ＣＲＣ符号を生成するための演算を繰り
返す。続いて、プロトコル制御１１３はセレクタ１１６
の３を８通信サイクル分だけ選択すると、ＣＲＣ発生回
路112は生成したＣＲＣ符号を１通信サイクルごとにシ
リアルに出力する。最後に、プロトコル制御１１３は、
セレクタ１１６の１を８通信サイクル分だけ選択して
“０１１１１１１０”を送信する。これによって、送信
装置は、予め定められた通信フォーマットを生成し、出
力する。

【００１４】一方、受信装置１０２は、常に伝送路１０
３から送られてくるデータを監視している。フラグ検出
回路１２７は常に伝送路１０３から送られてくる信号が
“０１１１１１１０”の符号ビットかどうかチェックし
ており、もし、符号ビットであることを検出すると、プ
ロトコル制御１２３に対しフラグを検出したことを通知
する。プロトコル制御１２３は、引き続き伝送路１０３
から送られてくる信号はデータであることを認識し、次
の通信サイクルから１０２４通信サイクル間、シリアル
パラレル変換１２１にシフト動作を要求する。シリアル
パラレル変換１２１はシリアルデータをシフトレジスタ
によりシフトし３２ビット貯まったところで受信バッフ
ァにデータを書き込む。このデータ処理期間に、上記動
作と並行して、１通信サイクルごとのデータはＣＲＣ検
出回路１２２に入力され、ＣＲＣ符号の検出のための演
算を繰り返す。

【００１５】続いて、プロトコル制御１２３はＣＲＣ検
出回路１２２に対しさらに８通信サイクル分だけ演算す
るように指示を出す。８通信サイクルが終了した時点
で、ＣＲＣ検出回路１２２は、受け取ったデータとＣＲ
Ｃが正常であったかどうかを検出し、その結果をＣＲＣ
エラーレジスタ１２８に反映する。もし、ＣＲＣエラー
レジスタに１がかかれると、受信装置のＣＰＵ(図では
省略)に割込みを発生させてＣＲＣ通信エラーがあった
ことを知らせる。最後に、フラグ検出回路１２７は、そ
の後の８ビットでフラグパターンを検出するので、プロ
トコル制御はエンドフラグと判定する。

【００１６】以上、送信バッファに送付したいデータを
格納した後、ＣＰＵから通信要求指示を出すと、図２で
示したフレームの形で送信装置１０１が信号を伝送路１
０３に出力し、受信装置１０３がフレームの形で受信し
て必要なデータだけを受信バッファ１２０に転送する一
連の動作をすることでデータの受け渡しを行う。

【００１７】本実施例の通信装置は、また、受信装置１
０２のＣＲＣ検出装置１２２の故障がないかどうかを検
証できる機能をもつ。この機能は、例えば、ＣＲＣ検出
回路１２２が故障してしまい、ＣＲＣエラーレジスタ１
２８への検出信号が常に“正常”になるように故障した
とする。本来、このような故障がおこってもＣＲＣエラ
ーレジスタが“０”のままであるから、受信装置の受信
データが誤っていてもＣＰＵに割込みを知らせることは
なく、異常と判定せずに誤ったデータを受信バッファに
格納し利用してしまう。高信頼コントローラの場合、コ
ントローラがダウンしている時間を短くする、または、
動作中に定期的に故障が発生していないか検証すること
でタフネス性の向上とダウン時間の短縮が必要となる。
従って通信装置においてもＣＲＣ検出回路１２２の故障
を定期的に検証したり、動作がおかしいときに異常な回
路を短時間で検索することが求められる。本実施例で
は、ＣＲＣエラー注入機能を内蔵し、送信する１０２４
ビットの任意の１ビットのデータについて送信するデー
タとＣＲＣ発生回路１１２に入力するデータを異なるよ
うにすることで、伝送路上でみると、１フレームのデー
タと誤り検出用ＣＲＣ符号ではなく誤ったＣＲＣ符号を
付けて送信するものである。つまり、フレーム中のデー
タとＣＲＣの一貫性を崩すことで受信装置１０２のＣＲ
Ｃ検出回路122が必ずＣＲＣエラーを検出するようにす
る方式である。本機能を使ってＣＲＣエラーを検出すれ
ば、ＣＲＣ検出回路１２２は正常に動作していると判断
可能であるが、ＣＲＣエラーを検出しなければ、送信装
置１０１のＣＲＣ発生回路１１２か受信装置のＣＲＣ検
出回路１２２が故障していると判断できる。

【００１８】この方式を実現するため、本発明の送信装
置１０１は注入回路１１５とデータ変換回路１１７とを
有している。注入回路１１５は、注入ビット制御レジス
タ１３０と注入ビット位置比較回路１３１と、注入デー
タを有効にするかしないかを決めるマスク回路１３２で
構成されている。注入ビット制御レジスタ１３０の詳細
仕様は、図３に示すように１０２４ビットデータの位置
を指示するための注入ビット位置設定レジスタとＣＲＣ
注入機能をオン／オフするＣＲＣ注入イネーブルレジス
タからなる。注入ビット位置比較回路１３１は、プロト
コル制御113内の現在データの何ビット目を送信中か示
すカウンタの値と、注入ビット制御レジスタ１３０の注
入ビット位置設定レジスタの値とを比較し、一致した時
に１になるように動作する。出力データとＣＲＣ注入イ
ネーブルレジスタの出力は、マスク回路１３２で論理積
をとる。これによってＣＲＣ注入イネーブルレジスタの
値が“０”のときは、マスク回路１３２の出力は常に
“０”になり、一方、イネーブルレジスタの値が“１”
の時は、マスク回路１３２の出力は注入ビット位置比較
回路１３１が一致したときのみ“１”になる。

【００１９】マスク出力信号は、“０”のとき、データ
注入は行わず、“１”のとき、データ注入つまりＣＲＣ
の入力データを反転するように動作するのがデータ変換
回路１１７である。この回路はＥＯＲ論理回路で実現す
る。

【００２０】つまり、エラー注入機能を使用する場合
は、注入ビット制御レジスタ１３０内の注入ビット位置
設定レジスタに値を設定し、ＣＲＣ注入ビットイネーブ
ルレジスタを“１”にすることでエラー注入機能が動作
する。例として、データのＩビット目のデータを注入し
た場合について図４を使って説明する。図４は、フレー
ムのＩビット目付近のデータを拡大したもので、「正し
いデータ」が送信したいデータである。実際の送信する
データもこのデータである。一方、「注入後のデータ」
は、図１のＣＲＣ発生回路１１２の入力データでありＩ
ビットだけが正しいデータと反転のデータとなる。ＣＲ
Ｃ発生回路１１２はこのデータをもとにＣＲＣ符号を発
生させ、この符号を伝送路１０３を通して送信する。こ
のように、送信データと、そのデータとは異なるＣＲＣ
符号から生成した一貫性のないフレームを容易に生成で
きる。

【００２１】以上、本方式は、１０２４ビットのデータ
の任意の１ビットのデータを反転することができる。

【００２２】フレーム全体を複数のレジスタで構成しシ
フトレジスタで送信することも可能であるがゲート数が
大幅に増加する。一方、本実施例は注入回路を追加する
だけでよく小型に構成できる特徴がある。

【００２３】図５は、本実施例を使った３つの装置間を
結ぶ通信システムを示す。９０１，９１１，９２１はそ
れぞれ通信局を示しており、それらは伝送路１０３を通
して接続されている。各通信局は、図１で説明した送信
装置１０１，受信装置１０２，出力ドライバ９０３，セ
レクタ９０２で構成される。送信は、時分割で一定時間
単位に順番に送信される。あるタイミングで通信局９０
１が送信状態のときは９０１内の出力ドライバ９０３は
ＯＮして伝送路１０３に信号を出力する。一方、送信局
９１１，９２１は受信状態であり、それぞれの出力バッ
ファはＯＦＦ状態を保つ。このケースは、通信局９０１
の送信装置１０１から伝送路を通して通信局９１１，９
２１の受信装置１０２にブロードキャストしている状態
で、その動作は図１で示したフレーム方式でデータを転
送する。

【００２４】さて、本発明のポイントであるＣＲＣ検出
回路１２２の検証について通信システムレベルで説明す
る。始めにスイッチ９０２について説明する。スイッチ
902は受信データを自局の送信装置１０１から入力する
か伝送路１０３から入力するかを切り替えるスイッチで
ある。通信システムでは、自己検証のため自局の送信装
置から受信装置に送信して行う。このテストを図５では
自系テストとして表示する。このテストは、伝送路１０
３の影響をまったく受けないでテスト可能である。この
テストにおいて、ＣＲＣ検出回路１２２の検証のため、
注入回路１１５を使うことができる。続いて、伝送路１
０３を含めたテストは、他系テストとして表示したパス
で行う。自己テストでＯＫでも他系テストでＮＧの場
合、伝送路１０３の不良が考えられる。このように、送
信装置１０１と受信装置１０２はペアで使われるので、
受信装置１０２のＣＲＣ検出回路１２２を検証する場合
でも送信装置１０１に工夫することが可能になる。

【００２５】続いて、本実施例の改良を示す。図６に送
信装置の第１の改良を示す。図１の送信装置１０１との
違いは、データ変換回路５１７が伝送路にデータを出す
パスに挿入されている点である。送信バッファ１１０に
あるデータの内、注入回路１１５で示されたビット位置
のデータだけを反転するように送信する。一方、ＣＲＣ
発生回路１１２は、送信バッファ１１０のデータから正
しいＣＲＣ符号を生成する。しかしながら、フレームと
してみるとフレーム中のデータとＣＲＣは一貫性がな
く、そのフレームを受信した受信装置ではＣＲＣ検出回
路が誤りを検出することができる。

【００２６】図７に、送信装置１０１の第２の改良を示
す。図１の送信回路との違いは、データ変換回路６１７
がＣＲＣ発生回路１１２の出力についている点である。
プロトコル制御１１３はＣＲＣ符号送信カウンタの値を
注入回路１１５に知らせ、レジスタ１３０と一致した位
置でＣＲＣ発生回路１１２で生成したＣＲＣ符号のデー
タを反転するように動作する。これによって、フレーム
としてみるとフレーム中のデータとＣＲＣは一貫性がな
く、そのフレームを受信した受信装置１０２ではＣＲＣ
検出回路１２２が誤りを検出することができる。

【００２７】続いて、図８に受信装置１０２の第１の改
良を示す。図１の受信装置１０２との違いは、受信装置
７０２そのものに注入回路７１５を設ける点である。注
入回路７１５の構成は、図１の送信回路と同等機能であ
り、レジスタにセットされた注入ビット位置設定レジス
タの内容とプロトコル制御１２３の受信データのカウン
タの値が一致したとき、マスク回路１３２の出力が
“１”になる。データ変換回路７１７は、ＣＲＣ検出回
路の入力に接続され、受信したデータのＣＲＣ入力デー
タを誤ったデータに変換する。その後のＣＲＣ符号と一
貫性がとれないためＣＲＣ検出回路１２２は誤りを検出
しＣＲＣエラーレジスタ１２８に“１”をセットするよ
うに動作する。

【００２８】図９は、受信装置１０２の第２の改良を示
す。図８との違いは、データ変換回路８１７を伝送路か
ら受信したデータを直接注入する点である。注入回路７
１５の構成は、図１の送信回路１０１と同等機能であ
り、レジスタにセットされた注入ビット位置設定レジス
タの内容とプロトコル制御１２３の受信データのカウン
タの値が一致したとき、マスク回路１３２の出力が
“１”になる。データ変換回路７１７は、受信バッファ
に入るデータとＣＲＣ検出回路１２２に入力するデータ
の両方のデータを誤ったデータに変換する。その後送ら
れてくるＣＲＣ符号と一貫性がとれないためＣＲＣ検出
回路１２２は誤りを検出しＣＲＣエラーレジスタ１２８
に“１”をセットするように動作する。

【００２９】図１０は、送信装置の注入回路の改良を示
す。図１との違いは、挿入データレジスタ１０１０，デ
ータ変換セレクタ回路１０１１の部分である。挿入デー
タレジスタ１０１０は、任意のデータを設定できるよう
にレジスタで構成する。通常、データ変換セレクタ回路
１０１１は伝送路１０３のデータをＣＲＣ検出回路１１
２の入力になるように選択されているが、注入回路が注
入位置で１３２の出力を“１”にすると、データ挿入レ
ジスタ１０１０が選択される。これによって、挿入デー
タレジスタの値が受信データとは独立にＣＲＣ検出回路
１２２に入力することが可能であり、送信フォーマット
においてデータとＣＲＣの一貫性のとれないフレームを
生成することができる。本改良では、１ビットの任意の
データの挿入であるが、複数ビット挿入することも容易
に考えることができる。また、注入方式は図６から図９
での改良にも適用できる。

【００３０】以上図６から図１０に送信装置，受信装置
のデータ変換回路の挿入位置のインプリメンテーション
の例を示したが、本質的には、受信装置のＣＲＣ検出回
路に入る通信フォーマット上のデータとＣＲＣの一貫性
を意図的に崩してＣＲＣ検出回路が正しくエラーを検出
できることを確認できるハードウエアを持たせる仕組み
を提供することである。

【００３１】

【発明の効果】以上説明したように、本発明によればＣ
ＲＣ検出回路そのものの故障かどうかを検出する仕掛け
を提供するもので、自己チェック手法として有効であ
る。このような機能を小型に組込むことによりシステム
の信頼性向上，システムのタフネス性の向上，システム
ダウン時間の短縮などの効果がある。

【図面の簡単な説明】

【図１】本発明の概要を示す構成ブロック図。

【図２】本実施例のフレームフォーマット。

【図３】注入ビット制御レジスタの構成。

【図４】タイムチャート。

【図５】本実施例のシステム構成。

【図６】送信装置の第１の改良。

【図７】送信装置の第２の改良。

【図８】受信装置の第１の改良。

【図９】受信装置の第２の改良。

【図１０】注入回路の第１の改良。

【符号の説明】

１０１…送信装置、１０２…受信装置、１０３…伝送
路、１１０…送信バッファ、１１１…パラレルシリアル
変換、１１２…ＣＲＣ発生回路、１１３…プロトコル制
御、１１５…注入回路、１１７…データ変換回路、１２
０…受信バッファ、１２１…シリアルパラレル変換、１
２２…ＣＲＣ検出回路、１２３…プロトコル制御、１２
７…フラグ検出回路、１２８…ＣＲＣエラーレジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大辻 信也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小林 英二 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 藤沢 貴子 茨城県ひたちなか市大字市毛882番地 株 式会社日立製作所計測器事業部内 (72)発明者 吉田 昌司 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5K014 AA01 AA05 BA00 BA06 EA01 5K035 AA03 BB01 CC05 CC08 DD01 EE07 GG02 HH07 JJ05

Claims (6)

【特許請求の範囲】
1. 【請求項１】送信すべきデータを格納する送信バッファ
   と、 前記送信バッファに格納されている前記データに任意の
   値を埋め込むデータ注入回路と、 前記データ注入回路によって生成されたデータから冗長
   符号を生成する符号生成回路と、 少なくとも前記送信すべきデータ及び前記冗長符号に基
   づいて送信するデータを生成する制御装置とを有する通
   信装置。
2. 【請求項２】請求項１において、前記データ注入回路
   は、注入ビット制御レジスタと注入ビット位置比較回路
   とを有し、前記注入ビット位置比較回路によって、現在
   のビット位置と前記注入ビット制御レジスタとの値を比
   較し、一致した場合に別のデータを埋め込む通信装置。
3. 【請求項３】請求項１において、前記データ注入回路
   は、前記誤りを検出する検出回路の動作確認を行う場合
   に、データの埋め込みを行う通信装置。
4. 【請求項４】複数の通信装置が信号線で接続された通信
   システムであって、 前記通信装置は、送信すべきデータを格納する送信バッ
   ファと前記送信バッファに格納されている前記データに
   任意の値を埋め込むデータ注入回路と、前記データ注入
   回路によって生成されたデータから冗長符号を生成する
   符号生成回路と、少なくとも前記送信すべきデータ及び
   前記冗長符号に基づいて送信するデータを生成する制御
   装置とを有する送信部と、 受信したデータに含まれる冗長符号からデータの誤りを
   検出する検出回路と、受信したデータを格納する受信バ
   ッファとを有する受信部とを有する通信システム。
5. 【請求項５】請求項４において、前記データ注入回路
   は、注入ビット制御レジスタと注入ビット位置比較回路
   とを有し、前記注入ビット位置比較回路によって、現在
   のビット位置と前記注入ビット制御レジスタとの値を比
   較し、一致した場合に別のデータを埋め込む通信システ
   ム。
6. 【請求項６】請求項４において、前記データ注入回路
   は、前記誤りを検出する検出回路の動作確認を行う場合
   に、データの埋め込みを行うデータ通信システム。