JP2000022506A - 台形波形出力機能を有する非反転増幅回路 - Google Patents
台形波形出力機能を有する非反転増幅回路Info
- Publication number
- JP2000022506A JP2000022506A JP10191131A JP19113198A JP2000022506A JP 2000022506 A JP2000022506 A JP 2000022506A JP 10191131 A JP10191131 A JP 10191131A JP 19113198 A JP19113198 A JP 19113198A JP 2000022506 A JP2000022506 A JP 2000022506A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Feedback Control In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 直線勾配の出力波形が得られ、且つ飽和電圧
まで出力が上昇しない安価なアナログ制御回路として台
形波形出力処理を実現する。 【解決手段】 制御信号２０と入力信号Vｉｎとの差で
ある第１の信号Vｉ１を増幅して第１の出力信号Ｖｏを
出力する為の比較部１と、前記比較部１からの前記第１
の出力信号Ｖｏを時間に関して積分し、出力信号として
前記制御信号２０を出力する為の積分部２とを具備し、
前記制御信号２０が前記入力信号Ｖｉｎと実質的に等し
い時に、前記比較部１が前記入力信号Ｖｉｎの変化に応
答して前記第１の信号Ｖｉ１を増幅して前記第１の出力
信号Ｖｏを出力し、前記積分部２が前記第１の出力信号
Ｖｏを受けて前記出力信号Ｖｏｕｔを出力する事を特徴
とする。
まで出力が上昇しない安価なアナログ制御回路として台
形波形出力処理を実現する。 【解決手段】 制御信号２０と入力信号Vｉｎとの差で
ある第１の信号Vｉ１を増幅して第１の出力信号Ｖｏを
出力する為の比較部１と、前記比較部１からの前記第１
の出力信号Ｖｏを時間に関して積分し、出力信号として
前記制御信号２０を出力する為の積分部２とを具備し、
前記制御信号２０が前記入力信号Ｖｉｎと実質的に等し
い時に、前記比較部１が前記入力信号Ｖｉｎの変化に応
答して前記第１の信号Ｖｉ１を増幅して前記第１の出力
信号Ｖｏを出力し、前記積分部２が前記第１の出力信号
Ｖｏを受けて前記出力信号Ｖｏｕｔを出力する事を特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は台形波形出力機能を
有する非反転増幅回路に関し、特に加減速処理機能を持
たないモータドライブの駆動回路に簡単なアナログ回路
を付加して実質的に勾配機能を持たせ台形波形出力を行
う為の非反転増幅回路に関する。
有する非反転増幅回路に関し、特に加減速処理機能を持
たないモータドライブの駆動回路に簡単なアナログ回路
を付加して実質的に勾配機能を持たせ台形波形出力を行
う為の非反転増幅回路に関する。
【０００２】
【従来の技術】モータを駆動する為のモータドライバで
あるモータ駆動回路は、矩形波電圧を出力する。加減速
機能を持たないこのようなモータドライバには、勾配を
持ったアナログ指令を与える必要がある。
あるモータ駆動回路は、矩形波電圧を出力する。加減速
機能を持たないこのようなモータドライバには、勾配を
持ったアナログ指令を与える必要がある。
【０００３】このようなアナログ指令を与える機能を安
価に実現する為の手段として、上位コントローラのソフ
トウエアにより勾配を与えることが考えられる。この考
えに基づくソフトウエアは、処理の負担がかかり、プロ
グラムのスキャン毎のデータ更新を含むことになり、勾
配を与えるべき指令電圧が直線でなくて階段状になりア
ナログ性が失われる。
価に実現する為の手段として、上位コントローラのソフ
トウエアにより勾配を与えることが考えられる。この考
えに基づくソフトウエアは、処理の負担がかかり、プロ
グラムのスキャン毎のデータ更新を含むことになり、勾
配を与えるべき指令電圧が直線でなくて階段状になりア
ナログ性が失われる。
【０００４】アナログ回路で勾配を持たせる為の手段と
して、図４（ａ）及び（ｂ）に示す一次遅れ回路、又図
５（ａ）及び（ｂ）に示す積分回路が知られている。
して、図４（ａ）及び（ｂ）に示す一次遅れ回路、又図
５（ａ）及び（ｂ）に示す積分回路が知られている。
【０００５】
【発明が解決しようとする課題】一次遅れ回路を用いる
場合は、電圧変化が自然対数曲線を描くことになり、積
分回路を用いる場合には直線勾配出力を得ることができ
るが、出力をモニタしながら指令を変化させなければ飽
和電圧までその出力が振り切れてしまう。
場合は、電圧変化が自然対数曲線を描くことになり、積
分回路を用いる場合には直線勾配出力を得ることができ
るが、出力をモニタしながら指令を変化させなければ飽
和電圧までその出力が振り切れてしまう。
【０００６】直線勾配の出力が得られ、且つ飽和電圧ま
で出力が上昇しない安価なアナログ制御回路、特にモー
タドライバ用の直線勾配制御駆動回路、即ち台形処理機
能を有する非反転増幅回路が求められている。
で出力が上昇しない安価なアナログ制御回路、特にモー
タドライバ用の直線勾配制御駆動回路、即ち台形処理機
能を有する非反転増幅回路が求められている。
【０００７】本発明の目的は、直線勾配の出力が得ら
れ、且つ飽和電圧まで出力が上昇しない安価なアナログ
制御回路として台形処理を行う非反転増幅回路を提供す
ることにある。又直線勾配の出力が得られ、飽和電圧ま
で出力が上昇しない安価なアナログ制御回路であり、そ
の出力勾配を変化可能な台形処理を行う非反転増幅回路
を提供することにある。
れ、且つ飽和電圧まで出力が上昇しない安価なアナログ
制御回路として台形処理を行う非反転増幅回路を提供す
ることにある。又直線勾配の出力が得られ、飽和電圧ま
で出力が上昇しない安価なアナログ制御回路であり、そ
の出力勾配を変化可能な台形処理を行う非反転増幅回路
を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決する為
に、本発明の台形波形出力機能を有する非反転増幅回路
は、制御信号と入力信号との差である第１の信号を増幅
して第１の出力信号を出力する為の比較部と、前記比較
部からの前記第１の出力信号を時間に関して積分し、出
力信号として前記制御信号を出力する為の積分部とを具
備し、前記制御信号が前記入力信号と実質的に等しくな
った時に、前記比較部が前記入力信号の変化に応答して
前記第１の信号を増幅して前記第１の出力信号を出力
し、前記積分部が前記第１の出力信号を受けて前記出力
信号を出力する事を特徴とする。
に、本発明の台形波形出力機能を有する非反転増幅回路
は、制御信号と入力信号との差である第１の信号を増幅
して第１の出力信号を出力する為の比較部と、前記比較
部からの前記第１の出力信号を時間に関して積分し、出
力信号として前記制御信号を出力する為の積分部とを具
備し、前記制御信号が前記入力信号と実質的に等しくな
った時に、前記比較部が前記入力信号の変化に応答して
前記第１の信号を増幅して前記第１の出力信号を出力
し、前記積分部が前記第１の出力信号を受けて前記出力
信号を出力する事を特徴とする。
【０００９】又、前記比較部は演算増幅器を具備し、前
記制御信号は前記演算増幅器の非反転入力端子に入力さ
れ、前記入力信号は前記演算増幅器の反転入力端子に入
力されている事を特徴とする。
記制御信号は前記演算増幅器の非反転入力端子に入力さ
れ、前記入力信号は前記演算増幅器の反転入力端子に入
力されている事を特徴とする。
【００１０】更に、前記比較部は演算増幅器と前記出力
信号の電圧増幅率に変化を与える為の可変増幅率抵抗部
とを具備し、前記可変増幅率抵抗部は縦続接続された第
１の抵抗素子と第２の抵抗素子から成り、前記第１の抵
抗素子は接地され、前記第２の抵抗素子は前記制御信号
に接続され、前記第１の抵抗素子と前記第２の抵抗素子
の接続点が前記反転入力端子に接続されており、前記入
力信号は前記演算増幅器の前記反転入力端子に入力され
ている事を特徴とする。
信号の電圧増幅率に変化を与える為の可変増幅率抵抗部
とを具備し、前記可変増幅率抵抗部は縦続接続された第
１の抵抗素子と第２の抵抗素子から成り、前記第１の抵
抗素子は接地され、前記第２の抵抗素子は前記制御信号
に接続され、前記第１の抵抗素子と前記第２の抵抗素子
の接続点が前記反転入力端子に接続されており、前記入
力信号は前記演算増幅器の前記反転入力端子に入力され
ている事を特徴とする。
【００１１】更に、前記積分部は演算増幅器と、前記出
力信号の勾配に変化を与える抵抗素子及び容量素子から
成る積分回路であり、前記抵抗素子は前記第１の出力信
号に接続され、前記容量素子は前記制御信号に接続さ
れ、前記抵抗素子と前記容量素子の接続点は前記演算増
幅器の反転入力端子に接続されている事を特徴とする。
力信号の勾配に変化を与える抵抗素子及び容量素子から
成る積分回路であり、前記抵抗素子は前記第１の出力信
号に接続され、前記容量素子は前記制御信号に接続さ
れ、前記抵抗素子と前記容量素子の接続点は前記演算増
幅器の反転入力端子に接続されている事を特徴とする。
【００１２】
【発明の実施の形態】次に本発明の台形処理機能を有す
る非反転増幅回路について、添付図面を参照して詳細に
説明する。最初に本発明の第一の実施の形態に係る台形
処理機能を有する非反転増幅回路について説明する。図
１を参照して、本構成は比較回路である比較部１と積分
回路である積分部２とから成る。
る非反転増幅回路について、添付図面を参照して詳細に
説明する。最初に本発明の第一の実施の形態に係る台形
処理機能を有する非反転増幅回路について説明する。図
１を参照して、本構成は比較回路である比較部１と積分
回路である積分部２とから成る。
【００１３】比較部１は、演算増幅器（以下 比較回路
のオペアンプ３と呼ぶ）を備えている。比較回路のオペ
アンプ３における非反転入力端子４には、後述する積分
回路の出力端子１２に接続されており、出力信号である
制御信号２０が入力される。又比較回路のオペアンプ３
における反転入力端子５とアース端子である基準電圧端
子６との間には、指令電圧（入力信号）として入力電圧
Ｖｉｎが印加される。比較回路の出力端子７には、非反
転入力端子４と、反転入力端子５とから入力される電圧
の電圧差（第１の信号Ｖｉ１）を増幅した電圧（第１の
出力信号Ｖｏ）が出力される。
のオペアンプ３と呼ぶ）を備えている。比較回路のオペ
アンプ３における非反転入力端子４には、後述する積分
回路の出力端子１２に接続されており、出力信号である
制御信号２０が入力される。又比較回路のオペアンプ３
における反転入力端子５とアース端子である基準電圧端
子６との間には、指令電圧（入力信号）として入力電圧
Ｖｉｎが印加される。比較回路の出力端子７には、非反
転入力端子４と、反転入力端子５とから入力される電圧
の電圧差（第１の信号Ｖｉ１）を増幅した電圧（第１の
出力信号Ｖｏ）が出力される。
【００１４】積分部２は、演算増幅器（以下 積分回路
のオペアンプ８と呼ぶ）と、抵抗９及びコンデンサ１１
とを備えている。積分部２は、第１の出力信号Ｖｏを時
間に関して積分し、出力信号として制御信号２０を出力
する。本実施の形態では抵抗素子９は１２０ｋΩ、コン
デンサ（容量素子）１１は１０μＦと選択している。積
分回路のオペアンプ８における非反転入力端子１５は、
基準電圧端子６に接続されており、又積分回路のオペア
ンプ８における反転入力端子１４は、抵抗９とコンデン
サ１１との間の基準電圧点１７に接続されている。抵抗
９の、コンデンサ１１に接続されていない端子は比較回
路の出力端子７に接続されており、又コンデンサ１１
の、抵抗９に接続されていない端子は積分回路の出力端
子１２に接続されている。
のオペアンプ８と呼ぶ）と、抵抗９及びコンデンサ１１
とを備えている。積分部２は、第１の出力信号Ｖｏを時
間に関して積分し、出力信号として制御信号２０を出力
する。本実施の形態では抵抗素子９は１２０ｋΩ、コン
デンサ（容量素子）１１は１０μＦと選択している。積
分回路のオペアンプ８における非反転入力端子１５は、
基準電圧端子６に接続されており、又積分回路のオペア
ンプ８における反転入力端子１４は、抵抗９とコンデン
サ１１との間の基準電圧点１７に接続されている。抵抗
９の、コンデンサ１１に接続されていない端子は比較回
路の出力端子７に接続されており、又コンデンサ１１
の、抵抗９に接続されていない端子は積分回路の出力端
子１２に接続されている。
【００１５】上述のように、比較回路の非反転入力端子
４は積分回路の出力端子１２と接続されており、更に積
分回路は基準電圧点１７と積分回路８の出力端子１２と
の間に負帰還増幅回路を形成している。
４は積分回路の出力端子１２と接続されており、更に積
分回路は基準電圧点１７と積分回路８の出力端子１２と
の間に負帰還増幅回路を形成している。
【００１６】上記負帰還増幅回路について、積分回路の
オペアンプ８の出力端子は積分回路の出力側端子１２に
一致し、積分回路の反転入力端子１４が基準電圧点１７
に一致し、積分回路の非反転入力端子１５が基準電圧点
１７の基準電圧に一致するように、その負帰還が作用す
る。ここで基準電圧点１７における基準電圧を基準電圧
端子６のアース電圧に一致させることで、積分回路の反
転入力端子１４と積分回路の非反転入力端子１５間の電
圧は、零Ｖになるようにその負帰還回路が形成される。
オペアンプ８の出力端子は積分回路の出力側端子１２に
一致し、積分回路の反転入力端子１４が基準電圧点１７
に一致し、積分回路の非反転入力端子１５が基準電圧点
１７の基準電圧に一致するように、その負帰還が作用す
る。ここで基準電圧点１７における基準電圧を基準電圧
端子６のアース電圧に一致させることで、積分回路の反
転入力端子１４と積分回路の非反転入力端子１５間の電
圧は、零Ｖになるようにその負帰還回路が形成される。
【００１７】次に、本発明の第一の実施の形態に係る台
形波形出力機能を有する非反転増幅回路の動作について
図２に示すタイミングチャートを参照して詳細に説明す
る。
形波形出力機能を有する非反転増幅回路の動作について
図２に示すタイミングチャートを参照して詳細に説明す
る。
【００１８】基準電圧端子６に印加される指令電圧Ｖｉ
ｎは、図２に示すように、０Ｖ→＋５Ｖ→０Ｖ→−５Ｖ
→０Ｖの矩形波である。比較回路の出力電圧Ｖｏは、図
２に示すように、その飽和電圧として±１２Ｖである。
ｎは、図２に示すように、０Ｖ→＋５Ｖ→０Ｖ→−５Ｖ
→０Ｖの矩形波である。比較回路の出力電圧Ｖｏは、図
２に示すように、その飽和電圧として±１２Ｖである。
【００１９】積分回路は積分回路のオペアンプ８を介し
て負帰還回路を形成している為、積分回路のオペアンプ
８への入力電圧Ｖｉ２（積分回路の非反転入力端子１５
からの入力電圧と積分回路の反転入力端子１４からの入
力電圧との電位差、第２の信号とする）が、常に０Ｖに
近づくように、積分回路２の出力電圧（出力信号）Ｖｏ
ｕｔを変化させる（以下、平衡則と呼ぶ）。入力電圧Ｖ
ｉ２が常に０Ｖに近づいているので、図１における充電
電流Ｉｃは、出力電圧Ｖｏを抵抗９の抵抗値で割った値
である。
て負帰還回路を形成している為、積分回路のオペアンプ
８への入力電圧Ｖｉ２（積分回路の非反転入力端子１５
からの入力電圧と積分回路の反転入力端子１４からの入
力電圧との電位差、第２の信号とする）が、常に０Ｖに
近づくように、積分回路２の出力電圧（出力信号）Ｖｏ
ｕｔを変化させる（以下、平衡則と呼ぶ）。入力電圧Ｖ
ｉ２が常に０Ｖに近づいているので、図１における充電
電流Ｉｃは、出力電圧Ｖｏを抵抗９の抵抗値で割った値
である。
【００２０】図２に示すように、指令電圧Ｖｉｎが０Ｖ
の状態から＋５Ｖの状態に変化すると（図2において、
時間区間（１３）から（１４）への変化時）、比較器の
オペアンプ３に対する入力電圧Ｖｉ１が０Ｖから−５Ｖ
に転じ、その出力電圧Ｖｏは、負の飽和出力電圧−１２
Ｖになる。充電電流Ｉｃは、−０．１ｍＡ（＝−１２Ｖ
／１２０ｋΩ）となり、コンデンサ１１に流入する。
の状態から＋５Ｖの状態に変化すると（図2において、
時間区間（１３）から（１４）への変化時）、比較器の
オペアンプ３に対する入力電圧Ｖｉ１が０Ｖから−５Ｖ
に転じ、その出力電圧Ｖｏは、負の飽和出力電圧−１２
Ｖになる。充電電流Ｉｃは、−０．１ｍＡ（＝−１２Ｖ
／１２０ｋΩ）となり、コンデンサ１１に流入する。
【００２１】積分回路の出力端子１２における出力電圧
Ｖｏｕｔは上記平衡則に従い、１０Ｖ／秒の勾配で電圧
が上昇する。これは以下の式 −１２Ｖ／１２０ｋΩ → Ｉｃ ｔ＝ＣＶ → Ｖ／
ｔ＝Ｉｃ／Ｃ→ Ｖ／ｔ＝０．１ｍＡ／１０μＦ＝１０
Ｖ に基づく。
Ｖｏｕｔは上記平衡則に従い、１０Ｖ／秒の勾配で電圧
が上昇する。これは以下の式 −１２Ｖ／１２０ｋΩ → Ｉｃ ｔ＝ＣＶ → Ｖ／
ｔ＝Ｉｃ／Ｃ→ Ｖ／ｔ＝０．１ｍＡ／１０μＦ＝１０
Ｖ に基づく。
【００２２】積分回路の出力端子１２における出力電圧
Ｖｏｕｔが０．５秒後に＋５Ｖに達すると、比較回路の
オペアンプ３に対する入力電圧Ｖｉ１が０Ｖになり、出
力電圧Ｖｏも０Ｖになる。出力電圧Ｖｏが０Ｖになる
と、充電電流Ｉｃが０Ａになり、出力電圧Ｖｏｕｔは変
化しなくなり、＋５Ｖで安定する。
Ｖｏｕｔが０．５秒後に＋５Ｖに達すると、比較回路の
オペアンプ３に対する入力電圧Ｖｉ１が０Ｖになり、出
力電圧Ｖｏも０Ｖになる。出力電圧Ｖｏが０Ｖになる
と、充電電流Ｉｃが０Ａになり、出力電圧Ｖｏｕｔは変
化しなくなり、＋５Ｖで安定する。
【００２３】指令電圧Ｖｉｎが５Ｖの状態から０Ｖの状
態に変化すると（図2において、時間区間（１４）から
（１５）への変化時）、比較回路のオペアンプ３に対す
る入力電圧Ｖｉ１が０Ｖから＋５Ｖに転じ、その出力電
圧Ｖｏは、正の飽和出力電圧＋１２Ｖになる。充電電流
Ｉｃは、＋０．１ｍＡ（＝＋１２Ｖ／１２０ｋΩ）とな
り、コンデンサ１１に先程とは逆方向に流入する。
態に変化すると（図2において、時間区間（１４）から
（１５）への変化時）、比較回路のオペアンプ３に対す
る入力電圧Ｖｉ１が０Ｖから＋５Ｖに転じ、その出力電
圧Ｖｏは、正の飽和出力電圧＋１２Ｖになる。充電電流
Ｉｃは、＋０．１ｍＡ（＝＋１２Ｖ／１２０ｋΩ）とな
り、コンデンサ１１に先程とは逆方向に流入する。
【００２４】積分回路の出力端子１２における出力電圧
Ｖｏｕｔは、前記とは逆に、１０Ｖ／秒の勾配で電圧が
下降する。積分回路の出力端子１２における出力電圧Ｖ
ｏｕｔが０．５秒後に０Ｖに達すると、入力電圧Ｖｉ１
が０Ｖになり、比較回路の出力端子７における出力電圧
Ｖｏも０Ｖになる。出力電圧Ｖｏが０Ｖになると、充電
電流Ｉｃが０Ａになり、出力電圧Ｖｏｕｔは変化しなく
なり、０Ｖで安定する。
Ｖｏｕｔは、前記とは逆に、１０Ｖ／秒の勾配で電圧が
下降する。積分回路の出力端子１２における出力電圧Ｖ
ｏｕｔが０．５秒後に０Ｖに達すると、入力電圧Ｖｉ１
が０Ｖになり、比較回路の出力端子７における出力電圧
Ｖｏも０Ｖになる。出力電圧Ｖｏが０Ｖになると、充電
電流Ｉｃが０Ａになり、出力電圧Ｖｏｕｔは変化しなく
なり、０Ｖで安定する。
【００２５】指令電圧Ｖｉｎが０Ｖの状態から−５Ｖの
状態に変化すると（図2において、時間区間（１５）か
ら（１６）への変化時）、比較回路のオペアンプ３に対
する入力電圧Ｖｉ１が０Ｖから＋５Ｖに転じ、その出力
電圧Ｖｏは、正の飽和出力電圧＋１２Ｖになる。充電電
流Ｉｃは、＋０．１ｍＡとなり、コンデンサ１１に流入
する。
状態に変化すると（図2において、時間区間（１５）か
ら（１６）への変化時）、比較回路のオペアンプ３に対
する入力電圧Ｖｉ１が０Ｖから＋５Ｖに転じ、その出力
電圧Ｖｏは、正の飽和出力電圧＋１２Ｖになる。充電電
流Ｉｃは、＋０．１ｍＡとなり、コンデンサ１１に流入
する。
【００２６】積分回路の出力端子１２における出力電圧
Ｖｏｕｔは、前記と同様に１０Ｖ／秒の勾配で電圧が下
降する。出力電圧Ｖｏｕｔが０．５秒後に−５Ｖに達す
ると、入力電圧Ｖｉ１が０Ｖになり、出力電圧Ｖｏも０
Ｖになる。比較回路の出力端子７における出力電圧Ｖｏ
が０Ｖになると、充電電流Ｉｃは０Ａになり、積分回路
の出力端子１２における出力電圧Ｖｏｕｔは変化しなく
なり、−５Ｖで安定する。
Ｖｏｕｔは、前記と同様に１０Ｖ／秒の勾配で電圧が下
降する。出力電圧Ｖｏｕｔが０．５秒後に−５Ｖに達す
ると、入力電圧Ｖｉ１が０Ｖになり、出力電圧Ｖｏも０
Ｖになる。比較回路の出力端子７における出力電圧Ｖｏ
が０Ｖになると、充電電流Ｉｃは０Ａになり、積分回路
の出力端子１２における出力電圧Ｖｏｕｔは変化しなく
なり、−５Ｖで安定する。
【００２７】指令電圧Ｖｉｎが−５Ｖの状態から０Ｖの
状態に変化すると、比較回路の反転入力端子５における
入力電圧Ｖｉ１が０Ｖから−５Ｖに転じ、その比較回路
の出力端子７における出力電圧Ｖｏは、負の飽和出力電
圧−１２Ｖになる。充電電流Ｉｃは、−０．１ｍＡとな
り、コンデンサ１１に逆方向に流入する。
状態に変化すると、比較回路の反転入力端子５における
入力電圧Ｖｉ１が０Ｖから−５Ｖに転じ、その比較回路
の出力端子７における出力電圧Ｖｏは、負の飽和出力電
圧−１２Ｖになる。充電電流Ｉｃは、−０．１ｍＡとな
り、コンデンサ１１に逆方向に流入する。
【００２８】積分回路の出力端子１２における出力電圧
Ｖｏｕｔは、前記と同様に、１０Ｖ／秒の勾配で電圧が
下降する。出力電圧Ｖｏｕｔが０．５秒後に０Ｖに達す
ると、比較回路の反転入力端子５における入力電圧Ｖｉ
１が０Ｖになり、比較回路の出力端子にける出力電圧Ｖ
ｏも０Ｖになる。出力電圧Ｖｏが０Ｖになると、充電電
流Ｉｃが０Ａになり、出力電圧Ｖｏｕｔは変化しなくな
り０Ｖで安定する。
Ｖｏｕｔは、前記と同様に、１０Ｖ／秒の勾配で電圧が
下降する。出力電圧Ｖｏｕｔが０．５秒後に０Ｖに達す
ると、比較回路の反転入力端子５における入力電圧Ｖｉ
１が０Ｖになり、比較回路の出力端子にける出力電圧Ｖ
ｏも０Ｖになる。出力電圧Ｖｏが０Ｖになると、充電電
流Ｉｃが０Ａになり、出力電圧Ｖｏｕｔは変化しなくな
り０Ｖで安定する。
【００２９】以上述べたように、本発明の台形処理機能
を有する非反転増幅回路の動作は図２から明確なように
時間区間の変化（（１３）→（１４）、（１４）→（１
５）、（１５）→（１６）、（１６）→（１７））の４
つのステップにより実現できることが分かる。これは、
制御信号２０と入力電圧Ｖｉｎが実質的に等しい時に、
比較部１が入力電圧Ｖｉｎの変化に応答して第１の信号
Ｖｉ１を増幅して第１の出力信号Ｖｏを出力し、積分部
２が第１の出力信号Ｖｏに応答して出力信号Ｖｏｕｔを
出力する事による。本第一の実施の形態では抵抗９の抵
抗値とコンデンサ１１の値を設定しているが、各々の値
を変化させることにより、その勾配を変えることができ
る。
を有する非反転増幅回路の動作は図２から明確なように
時間区間の変化（（１３）→（１４）、（１４）→（１
５）、（１５）→（１６）、（１６）→（１７））の４
つのステップにより実現できることが分かる。これは、
制御信号２０と入力電圧Ｖｉｎが実質的に等しい時に、
比較部１が入力電圧Ｖｉｎの変化に応答して第１の信号
Ｖｉ１を増幅して第１の出力信号Ｖｏを出力し、積分部
２が第１の出力信号Ｖｏに応答して出力信号Ｖｏｕｔを
出力する事による。本第一の実施の形態では抵抗９の抵
抗値とコンデンサ１１の値を設定しているが、各々の値
を変化させることにより、その勾配を変えることができ
る。
【００３０】次に、本発明の第二の実施の形態に係る台
形処理機能を有する非反転増幅回路について説明する。
図３を参照して、本構成は比較回路である比較部１と積
分回路である積分部２とから成る。
形処理機能を有する非反転増幅回路について説明する。
図３を参照して、本構成は比較回路である比較部１と積
分回路である積分部２とから成る。
【００３１】前述した第一の実施の形態と比較して、本
構成では可変増幅率抵抗部２１が設けられている。可変
増幅率抵抗部２１は第１の抵抗素子Ｒ１と第２の抵抗素
子Ｒ２から成る。積分回路の出力端子１２と比較回路の
反転入力端子４との間には第１の抵抗素子Ｒ１が介設さ
れ、又基準電圧端子６と比較回路入力側一端子４との間
には第２の抵抗素子Ｒ２が介設されている。第１の抵抗
素子Ｒ１及び第２の抵抗素子Ｒ２の各々の値を変更する
ことにより、その積分回路の出力端子１２における出力
電圧を分圧して変更することが可能となる。又第一の実
施の形態同様に、抵抗９の抵抗値とコンデンサ１１の値
を変化させることにより、その勾配を変えることができ
る。
構成では可変増幅率抵抗部２１が設けられている。可変
増幅率抵抗部２１は第１の抵抗素子Ｒ１と第２の抵抗素
子Ｒ２から成る。積分回路の出力端子１２と比較回路の
反転入力端子４との間には第１の抵抗素子Ｒ１が介設さ
れ、又基準電圧端子６と比較回路入力側一端子４との間
には第２の抵抗素子Ｒ２が介設されている。第１の抵抗
素子Ｒ１及び第２の抵抗素子Ｒ２の各々の値を変更する
ことにより、その積分回路の出力端子１２における出力
電圧を分圧して変更することが可能となる。又第一の実
施の形態同様に、抵抗９の抵抗値とコンデンサ１１の値
を変化させることにより、その勾配を変えることができ
る。
【００３２】
【発明の効果】本発明による台形処理機能を有する非反
転増幅回路は、比較部と積分部の結合である簡単な回路
構成により、台形処理が実現可能である。加減速機能を
持たないモータドライバ及び一般の回路にこのような簡
単な手段でその機能を持たせることができる。
転増幅回路は、比較部と積分部の結合である簡単な回路
構成により、台形処理が実現可能である。加減速機能を
持たないモータドライバ及び一般の回路にこのような簡
単な手段でその機能を持たせることができる。
【図１】図１は、本発明の第一の実施の形態を示す回路
図である。
図である。
【図２】図２は、各入力・出力電圧の時間フローチャー
ト図である。
ト図である。
【図３】図３は、本発明の第二の実施の形態を示す回路
図である。
図である。
【図４】図４（ａ）は、従来の勾配を与える１次遅れ回
路図であり、図４（ｂ）は、入力・出力電圧の波形図で
ある。
路図であり、図４（ｂ）は、入力・出力電圧の波形図で
ある。
【図５】図５（ａ）は、従来の勾配を与える積分回路で
あり、図５（ｂ）は、入力・出力電圧の波形図である。
あり、図５（ｂ）は、入力・出力電圧の波形図である。
１ ：比較部（比較回路） ２ ：積分部（積分回路） ３ ：比較回路のオペアンプ ４ ：比較回路の非反転入力端子 ５ ：比較回路の反転入力端子 ６ ：基準電圧端子点 ７ ：比較回路の出力端子 ８ ：積分回路のオペアンプ ９ ：積分回路の抵抗素子 １１ ：積分回路の容量素子（コンデンサ） １２ ：積分回路の出力端子 １４ ：積分回路の反転入力端子 １５ ：積分回路の非反転入力端子 １７ ：基準電圧点 ２０ ：制御信号 ２１ ：可変増幅率抵抗部 Ｖｉｎ ：入力信号 Ｖｉ１ ：第１の信号 Ｖｏ ：第１の出力信号 Ｖｉ２ ：第２の信号 Ｖｏｕｔ：出力信号 Ｒ１ ：第１の抵抗素子 Ｒ２ ：第２の抵抗素子
Claims (5)
- 【請求項１】 制御信号と入力信号との差である第１の
信号を増幅して第１の出力信号を出力する為の比較部
と、 前記比較部からの前記第１の出力信号を時間に関して積
分し、出力信号として前記制御信号を出力する為の積分
部とを具備し、 前記制御信号が前記入力信号と実質的に等しい時に、前
記比較部が前記入力信号の変化に応答して前記第１の信
号を増幅して前記第１の出力信号を出力し、前記積分部
が前記第１の出力信号を受けて前記出力信号を出力する
事を特徴とする台形波形出力機能を有する非反転増幅回
路。 - 【請求項２】 前記比較部は演算増幅器を具備し、前記
制御信号は前記演算増幅器の非反転入力端子に入力さ
れ、前記入力信号は前記演算増幅器の反転入力端子に入
力されている事を特徴とする請求項１記載の台形波形出
力機能を有する非反転増幅回路。 - 【請求項３】 前記比較部は演算増幅器と前記出力信号
の勾配に変化を与える為の可変増幅率抵抗部とを具備
し、前記可変増幅率抵抗部は縦続接続された第１の抵抗
素子と第２の抵抗素子から成り、前記第１の抵抗素子は
接地され、前記第２の抵抗素子は前記制御信号に接続さ
れ、前記第１の抵抗素子と前記第２の抵抗素子の接続点
が前記反転入力端子に接続されており、前記入力信号は
前記演算増幅器の前記反転入力端子に入力されている事
を特徴とする請求項１記載の台形波形出力機能を有する
非反転増幅回路。 - 【請求項４】 前記積分部は演算増幅器と、前記出力信
号の勾配に変化を与える抵抗素子及び容量素子から成る
積分回路であり、 前記抵抗素子は前記第１の出力信号に接続され、前記容
量素子は前記制御信号に接続され、前記抵抗素子と前記
容量素子の接続点は前記演算増幅器の反転入力端子に接
続されている事を特徴とする請求項１乃至３記載の台形
波形出力機能を有する非反転増幅回路。 - 【請求項５】 制御信号が入力信号と実質的に等しくな
った時に、前記入力信号の変化に応答して第１の信号を
増幅して第１の出力信号を出力するステップと、前記第
１の信号は前記制御信号と前記入力信号との差であり、 前記第１の出力信号を受けて、時間に関して積分し出力
信号として前記制御信号を出力するステップとから成る
事を特徴とする非反転増幅器の台形波形出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10191131A JP2000022506A (ja) | 1998-07-07 | 1998-07-07 | 台形波形出力機能を有する非反転増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10191131A JP2000022506A (ja) | 1998-07-07 | 1998-07-07 | 台形波形出力機能を有する非反転増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022506A true JP2000022506A (ja) | 2000-01-21 |
Family
ID=16269403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10191131A Withdrawn JP2000022506A (ja) | 1998-07-07 | 1998-07-07 | 台形波形出力機能を有する非反転増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022506A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141782A (ja) * | 2000-11-02 | 2002-05-17 | Denso Corp | 台形波出力回路 |
| JP2002344297A (ja) * | 2001-05-17 | 2002-11-29 | Denso Corp | 電気負荷の駆動装置 |
-
1998
- 1998-07-07 JP JP10191131A patent/JP2000022506A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141782A (ja) * | 2000-11-02 | 2002-05-17 | Denso Corp | 台形波出力回路 |
| JP2002344297A (ja) * | 2001-05-17 | 2002-11-29 | Denso Corp | 電気負荷の駆動装置 |
| JP4569040B2 (ja) * | 2001-05-17 | 2010-10-27 | 株式会社デンソー | 電気負荷の駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU731610B2 (en) | Capacitance detection system and method | |
| JP5294228B2 (ja) | 物理量センサ | |
| US8127603B2 (en) | Physical quantity sensor | |
| CN100523736C (zh) | 输出放大电路及采用该输出放大电路的传感器装置 | |
| US6577188B2 (en) | Variable gain amplifier | |
| JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
| EP0939484A1 (en) | Operational amplifier | |
| JPS6254242B2 (ja) | ||
| JP2006292469A (ja) | 容量式物理量センサ | |
| JP2003177829A (ja) | レギュレータ回路 | |
| JP2000022506A (ja) | 台形波形出力機能を有する非反転増幅回路 | |
| JP2006319388A (ja) | 自動利得制御回路及びそれを用いた正弦波発振回路 | |
| US4987320A (en) | Multiphase multiplier | |
| Haspeslagh et al. | Design techniques for fully differential amplifiers | |
| CN111510143A (zh) | 一种电容到数字量直接转换的前端电路 | |
| EP0377978B1 (en) | A PLL control apparatus | |
| US6985037B2 (en) | Amplifier arrangement, circuit and method with improved common mode rejection ratio | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JP2644774B2 (ja) | 増幅回路 | |
| US20040150477A1 (en) | Amplifier for alternating signals superimposed on a continuous signal and method for amplifying such signals | |
| JPS6133707Y2 (ja) | ||
| JPH0411379Y2 (ja) | ||
| EP1503497B1 (en) | Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal | |
| JP3164192B2 (ja) | 方形波−電圧変換回路 | |
| EP1574862B1 (en) | Charge-type and current-type sensors amplifying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |