ITTO940241A1 - Dispositivo per il riallineamento di fase di celle atm in nodi atm ottici - Google Patents

Description

Descrizione dell'invenzione avente per titolo:

"Dispositivo per il riallineamento di fase di celle ATM in nodi ATM ottici"

La presente invenzione si riferisce ai nodi di commutazione di reti a commutazione veloce di cella (o reti ATM, dall'inglese Asynchronous Transfer Mode = Modo di Trasferimento Asincrono) realizzate in tecnologia ottica, c più in particolare ha per oggetto un dispositivo per il riallineamento di fase delle celle in arrivo a uno di tali nodi.

La tecnica ATM sta assumendo importanza sempre maggiore per il trasporto e la commutazione di flussi numerici a velocità molto elevata, quali quelli presenti nelle reti numeriche a larga banda integrate nei servizi. In questa tecnica le informazioni relative ai vari servizi trattati sono organizzate in pacchetti contigui di lunghezza fissa (circa 400 bit), chiamati "celle", formate da un campo informativo e da un campo di intestazione (etichetta) che porta informazioni di servizio, tra cui quelle necessarie per l'instradamcnto attraverso la rete.

in una rete ATM, i nodi di commutazione devono svolgere due compiti fondamentali: provvedere all'indirizzamento delle celle (svolgere quindi una funzione di commutazione spaziale), ed evitare le possibili situazioni di conflitto, che accadono quando più celle che entrano contemporaneamente nel nodo da ingressi diversi devono essere indirizzate verso la stessa uscita (svolgere quindi una funzione di memorizzazione). Per soddisfare le esigenze di velocità e larghezza di banda richieste dalle moderne reti integrate nei servizi, sono stati proposti nodi di commutazione ATM basati su tecniche ottiche, nei quali cioè sia l'instradamento sia la memorizzazione sono effettuati mediante dispositivi ottici: in questo modo si può operare a frequenze di cifra molto elevate, fino ai Gbit/s. Un esempio di nodo di questo tipo è descritto per esempio nella domanda di brevetto Europeo ΕΡΆ-0411562 a nome della stessa richiedente.

In un sistema di comunicazione basato sulla tecnica ATM,i flussi di celle contenenti l'informazione emessi dalle varie stazioni trasmittenti possono arrivare al nodo di commutazione con fasi diverse. I sistemi ottici finora proposti richiedono, per funzionare correttamente, che le celle arrivino ai vari ingressi di un nodo in istanti prefissati e quindi esiste l'esigenza di un riallineamcnio di fase o sincronizzazione delle stesse. In un nodo di commutazione ottico di grandi dimensioni, realizzato con una rete a più stadi, può esistere una ulteriore esigenza di sincronizzazione, dovuta all'incertezza sulla lunghezza dei cammini ottici che le celle percorrono nel nodo. Nel primo caso il sistema di sincronizzazione tra le celle deve essere in grado di recuperare sfasamenti relativamente elevati, soprattutto all'inizio di una trasmissione (p. es. sfasamenti di durata fino a un tempo di cella o anche superiori), mentre nel secondo caso lo sfasamento da recuperare potrà essere di entità molto inferiore, dell'ordine di pochi nanosecondi.

La sincronizzazione delle celle ATM che si presentano ai diversi ingressi di un nodo di commutazione ottico monostadio è descritta nella domanda di brevetto Europeo EP-A 0411562 sopra citata. Il riallineamento temporale è effettuato mediante una memorizzazione temporanea dei segnali convertiti in forma elettrica, all'interno dei dispositivi che effettuano il trattamento dell'etichetta necessario per l'instradamento. E' anche suggerita la possibilità di operare direttamente su segnali ottici. Tuttavia non sono ancora disponibili memorie ottiche numeriche efficienti e, in ogni caso, il loro uso aumenta la complessità rcalizzativa e gestionale del sistema.

Nella domanda di brevetto Italiano N.TO 93A000950,depositata il 16. 12.

1993 a nome della stessa richiedente è descritto un procedimento e un dispositivo per la sincronizzazione fine di celle ATM, adatto per recuperare gli sfasamenti limitati che si possono avere a regime agli ingressi di un nodo o quelli dovuti alle piccole differenze di percorso all'interno di un nodo. Una cella da riallineare è inviata su uno spezzone di fibra ottica a elevata dispersione cromatica, di lunghezza prestabilita, dopo essere stata associata a una portante ottica di rifasamento avente lunghezza d'onda tale che, per effetto del transito nella fibra, la cella giunga all'ingresso di un elemento di commutazione del nodo in un istante prestabilito. Sono previsti: mezzi per prelevare una frazione del segnale ottico associato alla cella da riallineare; mezzi per riconoscere l'inizio di una cella, utilizzando detta frazione di segnale ottico, e per generare un segnale rappresentativo dcll'avvenuto riconoscimento; mezzi per ricevere e confrontare il segnale rappresentativo dcll'avvenuto riconoscimento dell'inizio della cella con un segnale rappresentativo di un istante di riferimento e per generare un segnale di errore indicativo dell'entità dello sfasamento tra i due segnali, e un convertitore di lunghezza d'onda sintonizzabile, pilotato da detto segnale di errore, per trasferire la cella da riallineare da una portante originaria, a cui c associata la cella in arrivo al dispositivo, alla portante di rifasamento.

Un procedimento e un dispositivo di questo tipo non sono in grado di recuperare lo sfasamento iniziale delle celle, che può essere alquanto elevato, inoltre, gli sfasamenti, che a regime sono dovuti essenzialmente a derive termiche, si accumulano con il tempo e quindi a un certo punto il procedimento e dispositivo noto non sono più efficaci.

Lo scopo dell'invenzione è quello di fornire un dispositivo per il riallineamento in fase di celle ATM che consenta di fornire al nodo in uno stesso istante le celle dei diversi flussi, permettendo sia di compensare gli sfasamenti iniziali sia di impedire un'eventuale variazione dello sfasamento a regime.

Il dispositivo comprende, per ogni linea di ingresso, mezzi per prelevare una frazione della potenza ottica associata a una cella in arrivo al nodo; mezzi per riconoscere l'inizio di una cella, utilizzando detta frazione di potenza ottica, e per generare un segnale di avvenuto riconoscimento; mezzi per valutare remila dello sfasamento di una cella rispetto all'istante di riferimento, i quali ricevono il segnale di avvenuto riconoscimento dell’inizio cella, Io confrontano con un segnale di riferimento locale c generano un segnale di errore legato all'entità dello sfasamento; e mezzi di compensazione dello sfasamento, pilotati dal segnale di errore. Il dispositivo è caratterizzato dal fatto che;

i mezzi di compensazione dello sfasamento comprendono una linea di ritardo ottica logaritmica, che è collegata a monte dei mezzi di prelievo ed è costituita da una catena di commutatori ottici collegati tra loro sia da un percorso diretto, che non introduce sostanzialmente ritardo sulle celle che lo percorrono, sia da un elemento di ritardo, che introduce sulle celle un ritardo fisso che diminuisce, secondo un rapporto costante, da un elemento al successivo nel senso di propagazione dei segnali lungo la linea di ritardo, l'ultimo elemento introducendo un ritardo corrispondente a un passo minimo di variazione del ritardo;

i commutatori ottici sono commutatori lenti il cui tempo di commutazione è molto superiore alla durata di una cella e sono azionati individualmente e indipendentemente l'uno dall'altro ad opera di segnali di comando ricavali dal segnale di errore per inserire sul percorso delle celle gli clementi di ritardo atti a compensare lo sfasamento rilevato;

l'ultimo elemento di ritardo e il corrispondente ultimo percorso a ritardo nullo terminano agli ingressi di un commutatore ottico veloce, con tempo di commutazione paragonabile al tempo di bit o a una frazione di tempo di bit della cella;e

i mezzi per valutare l'entità dello sfasamento generano un segnale numerico di errore in cui ogni bit è associato a un commutatore della linea di ritardo e ne determina, a seconda del suo valore logico, il posizionamento in posizione diritta o incrociata, tale segnale numerico ottenendo la compensazione degli sfasamenti da parte della linea di ritardo, in una condizione di regime, mediante l'azionamento di un solo commutatore alla volta.

L'uso di una linea di ritardo logaritmica per la sincronizzazione di due flussi di pacchetti ottici è descritto nella memoria "Time of Flight Packet Synchronizcrs" presentata da C. E. Love e H. F. Jordan alla conferenza "Oplical Computing", 16-19 Marzo 1993,Palm Springs (CA.,USA) e pubblicata in 1993 TechnicalDigestSeries,Voi.7,pagg.326 e segg.Nelsistema descritto in questa memoria ciascun commutatore della linea di ritardo inoltra sul percorso più lungo (percorso ritardato) il primo segnale che si presenta al suo ingresso c sul percorso senza ritardo il secondo segnale, e si dimezza a ogni passo lungo la linea di ritardo lo sfasamento tra i due flussi. Un sistema di questo tipo non è utilizzabile per la sincronizzazione delle celle di una pluralità di flussi ATM rispetto a un segnale di sincronismo comune: infatti, anche supponendo di assimilare il segnale di sincronismo a uno dei flussi entranti nella linea di ritardo logaritmica, non si può garantire a priori la fase dei segnali di uscita; a maggior ragione non si può garantire l'allineamento di fase con il segnale di sincronismo dei segnali presenti sulle uscite di linee di ritardo logaritmiche diverse, che oltre tutto andrebbero riallineati tra loro rendendo estremamente complicato il sistema.

A maggior chiarimento si fa riferimento al disegno allegato, in cui: la fig. 1 è uno schema a grandi blocchi di un nodo di commutazione utilizzante l'invenzione;

la fig. 2 è uno schema a grandi blocchi del dispositivo secondo l'invenzione; e

le figure 3,4 sono schemirealizzatividialcunideiblocchidifig.2.

Nei disegni le linee a tratto spesso indicano il percorso di segnali ottici e quelle a tratto sottile o doppie il percorso di segnalielettrici.

Nella fig. 1 si è indicala con NC la rete di connessione di un nodo di commutazione ATM ottico con & entrate e a uscite collegate a rispettive fibre ottiche Fcl...Fen, Ful...Fun e comprendente, nel caso più generale, un numero EL di stadi composti da elementi Eli... Elh... Eml...Emh che a puro titolo di esempio sono rappresentati come elementi a due ingressi e due uscite. La struttura del nodo e degli elementi di commutazione non ha interesse ai fini della presente invenzione. In generale, comunque, i nodi ATM ottici proposti finora presentano una rete di connessione ottica c una struttura di comando elettrica; qucst'ultima non è indicata in figura perché non è influenzata dall'invenzione. Le fibre d'ingresso Fel...Fen sono associate a dispositivi SYl...SYn che effettuano un riallineamenlo di fase delle celle, per passi discreti. Le celle riallineate in fase dai dispositivi SY sono fornite tramite fibre F'l...F’n a dispositivi di sincronizzazione fine SFl...SFn destinati a compensare in modo continuo gli sfasamenti residui. Inoltre, poiché come si vedrà meglio in seguito, i tempi di risposta dei dispositivi SY sono relativamente lunghi, i dispositivi SF hanno anche il compito di sostituirsi ai dispositivi SY, nei periodi in cui questi reagiscono all'individuazione di uno sfasamento. Per consentire la cooperazione i dispositivi SY, SF si scambieranno informazioni tramite connessioni 1-1...1-n. Dispositivi di sincronizzazione fine SFm1...SFmh sono anche associati agli ingressi degli stadi del nodo NC successivi al primo, per compensare le eventuali differenze di cammino ottico delle celle tra uno stadio e il successivo.

I dispositivi SF possono essere del tipo descritto nella domanda di brevetto Italiano già citata.

Nella Fig. 2 si e rappresentala una preferita forma di realizzazione di un dispositivo SY.Per questa realizzazione,si suppone che i flussi di celle ATM in arrivo al nodo siano flussi sostanzialmente continui, a parte un tempo di guardia tra celle successive necessario per consentire il posizionamento degli organi del nodo e il funzionamento del dispositivo di sincronizzazione, come si spiegherà meglio in seguito. A titolo di esempio, ove necessario, si farà riferimento a una trasmissione a 622 Mbit/s, con celle formate da 64 parole da 8 bit, cosicché ogni bit ha una durala di 1,6 ns. Il tempo di guardia può per esempio essere di 7 parole (quindi circa 100 ns), all'interno delle 64 totali.

Come sivede in figura,la fibra Fe è collcgata a una linea di ritardo ottica LR a ritardo variabile, in grado di ritardare il segnale in arrivo del tempo necessario per riallincare la cella con un segnale di riferimento locale (nel seguito chiamato anche "segnale di sincronismo"). La linea di ritardo LR è una cosiddetta linea di ritardo logaritmica, realizzata mediante commutatori ottici CLl...CLx a due ingressi e due uscite, che inviano i segnali o su un percorso diretto Ζ1,.,.Ζχ, il cui ritardo si può considerare nullo, o su un elemento di ritardo Rl...Rx, che ritarda i segnali che lo percorrono di un tempo fisso e progressivamente decrescente secondo un rapporto costante, in particolare pari a 2. I percorsi Zl...Zx e gli elementi Rl..,Rx sono spezzoni di fibra ottica di opportuna lunghezza. Il ritardo introdotto dall'ultimo elemento Rx della catena è una frazione del ritardo massimo compensabile dai dispositivi SF, per consentire una sovrapposizione delle operazioni dei due dispositivi. P. es., se i dispositivi SF compensano sfasamento fino a un tempo di bit (1,6 ns nell'esempio considerato), tale ritardo minimo può essere 1/4 di tempo di bit (400 ps). Il numero dei commutatori CL1...CLx, e quindi degli elementi di ritardo R1...Rx definirà ovviamente lo sfasamento massimo compensabile mediante LR. Ai fini pratici sì possono impiegare 11 elementi Rl...Rx, con ritardi compresi fra 1/2 cella (256 bit, circa 400 ns) e 1/4 di bit, cosicché si possono compensare, a passi di400 ps,ritardi compresi tra 0 e 800 ns circa (1 cella).

I commutatori ottici CL1...CLx, che sono comandabili individualmente e indipendentemente l'uno dall'altro, non hanno particolari esigenze di velocità e sono per esempio degli accoppiatori termo-ottici. Tali commutatori hanno un tempo di commutazione dell'ordine di qualche millisecondo. Il posizionamento dei commutatori CL1...CLx è comandato da segnali fomiti tramite fili 3-1...3x da circuiti di pilotaggio DR: questi portano al livello necessario per il comando dei commutatori i bit che costituiscono un segnale numerico di errore ER fornito tramite una connessione 2 da un circuito VE di determinazione dell'entità dello sfasamento. In particolare, come si vedrà meglio in seguito, ogni bit nel segnale ER è associato a uno dei commutatori CL e fa sì che questo si disponga in posizione dritta quando è p. es. a valore logico 0 e in posizione incrociata quando è a valore logico 1.

L'ultimo elemento di ritardo Rx e l'ultimo percorso diretto Zx sono collegati ai due ingressi di un ulteriore commutatore ottico (o accoppiatore a Y) CV di tipo relativamente veloce, p. es. un commutatore in LÌNB03. Commutatori di questo tipo hanno un tempo di commutazione inferiore a 1 ns. il posizionamento di CV è comandato da un segnale fornito dai circuiti di pilotaggio DR tramite un filo 4 e ottenuto da un segnale SW emesso da VE: il valore 0 di tale segnale comanda per esempio il posizionamento di CV sull'ingresso collegato al percorso Zx, mentre il valore 1 comanda il posizionamento di CV sull'ingresso collegato aH'elemento Rx. Le due posizioni di CV saranno anch'esse indicate come posizione diritta e incrociata. L'uso di commutatori come CV all'intemo della linea di ritardo non è conveniente sia perché sono molto più costosi degli accoppiatori termo-ottici, sia perché sono sensibili alla polarizzazione dei segnali ottici, il cui mantenimento lungo la linea di ritardo LR non può essere garantito usando fibre convenzionali e richiederebbe l'impiego di fibre a mantenimento di polarizzazione, molto più costose.

L'uscita di CV è collegata a un amplificatore ottico AM, che compensa le attenuazioni introdotte dalla linea di ritardo LR ed c seguito da un ripartitore di potenza asimmetrico RP1 che invia una piccola frazione (p. es. 1/10) della potenza del segnale ottico associato a una cella a un riconoscitore RIC dell'inizio cella, tramite uno spezzone di fibra fi. Lapotenza restante è inviata sull’uscita F'del dispositivo SY.

Il riconoscitore RIC può essere realizzato come descritto nella domanda di brevetto italiana citata sopra, che si basa sul riconoscimento di una parola iniziale delle celle, in particolare una parola di 4 bit. La sua struttura verrà illustrata con riferimento alla fig. 3. Il riconoscitore RIC genera un segnale IC indicativo dell'avvenuto riconoscimento, che viene inviato al circuito VE e a un circuito avente le stesse funzioni nel dispositivo SF tramite un filo la di una della rispettiva connessione 1 (1-1...1-n).

Il circuito VE determina l'entità dello sfasamento temporale tra il segnale di inizio cella IC e un segnale di riferimento locale o di sincronismo SS1, uguale per tutti i dispositivi SY, fornito dalla base tempi del nodo (non rappresentata). Per il suo funzionamento, VE riceve tramite fili Ib della connessione 1 l'informazione sull'entità dello sfasamento misurata dal dispositivo omologo di SF.Come si vedrà in seguito,il circuito VE è realizzato in modo che a regime il segnale di errore provochi la compensazione di eventuali sfasamenti mediante l'azionamento di un unico commutatore CL.

Nella fig. 3, il dispositivo RIC comprende un secondo ripartitore di potenza RP2 che suddivide la potenza presente su f1 tra quattro uscite diverse collcgate a rispettivi tratti di fibra ottica f2...f5· I quattro tratti di fibra hanno lunghezza tale che i segnali escano da f3,f4 f5 con un ritardo che supera rispettivamente di 1, 2 o 3 tempi di bit il ritardo introdotto da f2.I trattidi fibra f2-..f5 costituiscono quindi un convertitore serie/parallelo SP di tipo ottico. I quattro bit della parola iniziale vengono rivelati in parallelo in altrettanti rivelatori rappresentati all'interno del blocco RIV e, dopo esser stali convertiti in segnali logici dai circuiti di decisione a soglia DS, sono forniti a un comparatore COM che confronta la configurazione presente all'uscita di RIV con la configurazione prevista per la parola iniziale, letta in una memoria ME. In caso di esito positivo del confronto il comparatore COM emette un segnale a livello logico opportuno (p. es. a livello 1). All'uscita di COM è collegato un circuito di controllo CC che deve verificare che la parola riconosciuta dalla rete logica di confronto sia effettivamente la parola iniziale e non una configurazione identica presente tra i dati di una cella. Per esempio CC emetterà sulfilo diuscita la ilsegnale diinizio cella IC solo se COM ha emesso un segnale a 1 per un certo numero divolte prestabilito (p.es.

4) a intervalli di un tempo di cella. A questo scopo, CC dovrà ricevere il segnale di sincronismo SS1. Dispositivi come CC sono ben noti nella tecnica.

Nella fig. 4 è rappresentata una preferita forma di realizzazione del dispositivo VE. Il dispositivo comprende un contatore CN1 a x-2 bit che è avviato dal segnale di sincronismo SS1 e arrestato dal segnale di inizio cella IC (o viceversa) e conta gli impulsi di un segnale di orologio CK alla velocità di trasmissione sulla fibra Fe. Il contatore CN1 valuta quindi lo sfasamento tra i due segnali a meno di un tempo di bit. Preferibilmente CN1 è realizzato in modo che il valore binario letto all'istante di arresto del conteggio indichi l'entità del ritardo da introdurre sulla cella per ottenere il riallineamento con il segnale di sincronismo. Il valore di conteggio raggiunto da CN1 all'istante di arresto c caricato in un primo registro RG1 a x posizioni, che carica nelle due posizioni meno significative una coppia di bit fornita da un convertitore analogico-numcrico AN che converte in forma numerica il valore dello sfasamento misurato dal dispositivo SF. Con questa disposizione, ognuno degli x bit di RG1 è associato a uno degli elementi Ra...Rx e indica, quando a 1, che lo si deve inserire sul percorso dei segnali ottici. Il contenuto di RG1 è fornito a un sommatore SM dove viene sommato al valore contenuto in un secondo registro RG2, in cui è memorizzato lo sfasamento compensato fino alla cella immediatamente precedente. Il risultato della somma viene caricato in RG2 per aggiornarne il contenuto. Bit adiacenti del contenuto di RG2 sono combinati in OR esclusivo in una rete combinatoria EX per generare il segnale di errore ER, composto da x bit che vengono presentati su un primo gruppo 2a di fili della connessione 2. Il bit di peso minore del valore memorizzato nel registro RG2 verrà inoltre trasformato nel comando SW per CV, tramite porte AND Al e A2, un flip-flop di tipo set-reset FF1 (che riceve tale bit all'ingresso di set o di reset a seconda che ilvalore logico sia 1 o 0) e un flip-flop ditipo D FF2.

I bit memorizzati in RG1 sono inoltre forniti a un dispositivo di riconoscimento dello sfasamento RS, in pratica una porta logica NOR che riconosce che almeno un bit in RG1 è diverso da 0. In caso di sfasamento,RS genera un segnale che avvia il conteggio, da parte di un contatore CN2, di un tempo TI sufficiente da garantire che più del 50% della potenza ottica sia presente sull'uscita voluta dei commutatori CLl...CLx (p. es. un tempo di 3 ms). II segnale emesso da RS è fornito a CN2 dopo esser stato ritardato in un elemento di ritardo RT del tempo necessario per l'effettuazione della somma in SM e l’aggiomamcnto di RG2. Il segnale uscente da RT disabilita inoltre il contatore CN1: ciò c necessario in quanto il dispositivo SY è in grado di trattare una nuova cella solo dopo la commutazione dei commutatori CL (fig.

2). Il segnale di fine conteggio di CN2 abilita il trasferimento a FF1 del bit meno significativo di RG2 attraverso le porte Al, A2.L'effettivo segnale SW è poi emesso attraverso FF2 per abilitare la commutazione di CV in corrispondenza del tempo di guardia tra due celle consecutive, segnalato da un secondo segnale di sincronismo SS2 generato anch'esso dalla base tempi del sistema. Il segnale di fine conteggio di CN2 inoltre abilita nuovamente il contatore CN1.

Si descriverà ora il funzionamento dell'invenzione, facendo per semplicità riferimento a un esempio in cui LR comprende 5 elementi di ritardo R1...R5 che introducono ritardi da 400 ps a 6,4 ns (da 1/4 di tempo di bit a 4 tempi di bit),cosicché è in grado di compensare sfasamenti fino a 12,8 ns. Per il funzionamento si deve distinguere tra un transitorio, in corrispondenza dell’inizio di una trasmissione sulla linea considerata e durante il quale si dovranno recuperare sfasamenti anche notevoli, e una condizione di regime, in cui si suppone che gli sfasamenti siano limitati e varino lentamente: ciò è tipico per esempio degli sfasamenti dovuti a derive termiche. Fino a quando non si è compensato lo sfasamento iniziale, tutte le celle andranno perse.

Si suppone che inizialmente i commutatori CL1...CL5 siano disposti in configurazione diritta, cosicché i segnali in arrivo sulla fibra Fe sono inoltrati lungo i percorsi a ritardo nullo ΖΙ.,.Ζχ e quindi giungano immediatamente ai dispositivi di determinazione dello sfasamento. Anche CV ovviamente sarà in posizione diritta. La prima operazione da compiere è quella di agganciare il dispositivo SY al sincronismo di cella SS1. L'aggancio è ottenuto quando il circuito di controllo CC nel dispositivo RIC (fig. 3) ha riconosciuto la configurazione iniziale di bit, per il numero prefissato di volte, a intervalli corrispondenti al periodo di cella. Realizzato tale aggancio, SY è effettivamente in grado di operare. Il primo segnale IC fa partire CNI che conta gli impulsi di CK fino all'istante indicato da SS1. Si suppone che lo sfasamento sia 4,5 ns (cioè uno sfasamento compreso tra 2 e 3 bit e più precisamente fra 2-3⁄4 bit e 3 bit).Il valore letto in CNI a questo istante sarà 010 e la coppia di bit fornita da SF sarà 11: in RG1 vengono caricati questi 5 bit, che vengono riportati inalterati in RG2 e trasformati da EX nel segnale di errore 01110, che porta in posizione incrociata CL2, CL3, CL4, mentre CL1 e CL5 rimangono in posizione diritta: le celle seguono quindi il percorso ZI,R2, Z3, R4,R5 che inserisce un ritardo complessivo di4,4 ns (3,2 ns,cioè 2 bit,ad opera diR2,1/2 bit= 0,8 ns ad opera diR4 e 1/4 bit= 0,4 ns ad opera diR5). Essendosi riconosciuto uno sfasamento, viene avviato il conteggio del tempo Tl. Al termine del conteggio di TI viene trasferito sull'uscita di FF1 tramite la porta Al il bit meno significativo di RG2 per generare SW.Dato che tale bit è 1, CV si dispone in posizione incrociata, e quindi effettivamente trasferisce in uscita i segnali uscenti dall'ultimo elemento di ritardo. A partire da questo istante le celle che escono da LR sono in fase con SS1, a parte lo sfasamento residuo di 0,1 ns che viene compensato da SF,e siè raggiunta la condizione di regime.

Per la prima cella che si presenta a RIC dopo il raggiungimento di tale condizione, il registro RG1 conterrà tutti 0; il contenuto di RG2 e la posizione dei commutatori CL, CV non variano. La situazione rimane inalterata finché l'eventuale sfasamento tra i segnali IC e SS1 si mantiene inferiore a 1/4 di tempo di bit: SY non compie nessun intervento e le eventuali fluttuazioni negli istanti di arrivo delle celle sono compensate da SF. Se a un certo istante lo sfasamento raggiunge 1/4 del tempo di bit (portando lo sfasamento complessivo a 4,9 ns),ilbitdipeso inferiore fornito da AD passa a 1.In RG1 è ora presente la configurazione 00001 che, sommata a quella presente in RG2 (GIOII), dà come risultato la nuova configurazione 01100 che viene trasformata da EX nel nuovo segnale di errore 01010. Di conseguenza il commutatore CL3 passa in posizione diritta e le celle seguono ora il percorso ZI, R2, R3, Z4, Z5 che compensa uno sfasamento di 4,8 ns. Lo sfasamento residuo di0,1 ns è compensato come prima da SF.

Come si vede, nel segnale di errore ER è variato unicamente un bit rispetto alla configurazione precedente, in particolare il bit associato al terzo commutatore CL3, che si disporrà in posizione diritta in modo da inserire l'elemento di ritardo R3. Come conseguenza del cambiamento di posizione di CL3 rimarranno esclusi R4 e R5 che precedentemente erano inseriti. Inoltre il bit meno significativo di RG2 è effettivamente passato a 0, ciò che corrisponde a prelevare il segnale da ZS. Come durante il transitorio, il sommatore SM è inibito durante il tempo TI di commutazione dei commutatori CL e quindi SY non compie alcuna azione sulle celle che seguono quella considerata, fino a dopo la eventuale commutazione di CV. Tuttavia, anche durante tale tempo, una parte della potenza continua ad arrivare al ripartitore RP1 secondo il percorso precedente e viene fornita a SF, che provvede a compensare lo sfasamento riscontrato: dato che si è supposto che il cammino ottico dei segnali vari molto più lentamente rispetto al tempo di azionamento dei commutatori CL, lo sfasamento sarà senz'altro nei limiti di funzionamento per SF.

E' immediato vedere che, con la disposizione descritta, ammettendo una variazione lenta dello sfasamento, qualunque sia la configurazione assunta dai commutatori CL per compensare lo sfasamento iniziale, in condizione di regime il passaggio a 1 del bit di peso minore di RG1 provoca sempre la variazione di un solo commutatore termo-ottico. Ciò permette di ottenere il riallincamcnto di fase senza perdere informazioni, nonostante la lentezza dei commutatori CL. Se dovessero essere azionati più commutatori, si avrebbe una sovrapposizione di repliche variamente ritardate di una stessa cella, che ne renderebbe impossibile il trattamento all'interno del nodo.

E' evidente che quanto descritto è dato unicamente a titolo di esempio non limitativo e che varianti e modifiche sono possibili senza uscire dal campo di protezione dell'invenzione, in particolare per quanto riguarda la realizzazione dei circuiti elettronici.

Claims (8)

1. RIVENDICAZIONI 1. Dispositivo per il riallineamento di fase di celle ATM in un nodo di commutazione ATM ottico, per far si che celle presenti su linee diverse (Fcl...Fcn) si presentino agli ingressi del nodo in uno stesso istante di riferimento, il dispositivo comprendendo, per ogni linea di ingresso (Fel...Fcn): mezzi (RP) per prelevare una frazione della potenza ottica associata a una cella in arrivo al nodo; mezzi (RIC) per riconoscere l'inizio di una cella, utilizzando detta frazione di potenza ottica, e per generare un segnale di avvenuto riconoscimento (IC); mezzi (VE) per valutare l'entità dello sfasamento di una cella rispetto all’istante di riferimento, i quali ricevono il segnale (IC) di avvenuto riconoscimento dell'inizio cella, lo confrontano con un segnale di sincronismo (SS1) e generano un segnale di errore (ER) legato all'entità dello sfasamento; mezzi (LR) di compensazione dello sfasamento, pilotati dal segnale di errore (ER); caratterizzato dal fatto che: i mezzi di compensazione dello sfasamento comprendono una linea di ritardo ottica logaritmica (LR), che è collcgata a monte dei mezzi di prelievo (RP1) ed è costituita da una catena di commutatori ottici (CLl...CLx) collegati tra loro sia da un percorso diretto (ΖΙ.,.Ζχ), che non introduce sostanzialmente ritardo sulle celle che lo percorrono, sia da un elemento di ritardo (Rl...Rx), che introduce sulle celle un ritardo fisso che diminuisce, secondo un rapporto costante, da un elemento al successivo nel senso di propagazione dei segnali lungo la linea di ritardo (LR), l’ultimo elemento (Rx) introducendo un ritardo corrispondente a un passo minimo di variazione del ritardo; i commutatori ottici (CLl...CLx) sono commutatori lenti il cui tempo di commutazione è molto superiore alla durata di una cella e sono azionati individualmente e indipendentemente l’uno dall'altro ad opera di segnali di comando ricavati dal segnale di errore per inserire sul percorso delle celle gli clementi di ritardo (Rl...Rx) atti a compensare lo sfasamento rilevato; l'ultimo elemento di ritardo (Rx) e il corrispondente ultimo percorso a ritardo nullo (Zx) terminano agli ingressi di un commutatore ottico veloce (CV1), con tempo di commutazione paragonabile al tempo di bit 0 a una frazione ditempo dibit della cella. 1 mezzi (VE) per valutare l'entità dello sfasamento generano un segnale numerico di errore in cui ogni bit è associato a un commutatore (CLl...CLx) della linea di ritardo (LR) e ne determina, a seconda del suo valore logico, il posizionamento in posizione diritta o incrociata, tale segnale numerico ottenendo la compensazione degli sfasamenti da parte della linea di ritardo (LR), in una condizione di regime, mediante l'azionamento di un solo commutatore (CLl...CLx) alla volta.
2. 2. Dispositivo secondo la riv. 1, caratterizzato dal fatto che la linea di ritardo (LR) comprende un numero di elementi di ritardo (Rl...Rx) tale da consentire di recuperare, a passi di una frazione di tempo di bit, sfasamenti dell'ordine della durata di una cella.
3. 3. Dispositivo secondo la riv. 1 o 2,caratterizzato dal fatto di essere seguito da un dispositivo di sincronizzazione fine (SF) atto a compensare in modo continuo ed in tempo reale sfasamenti la cui entità massima è dell'ordine di alcuni passi di variazione del ritardo di detta linea di ritardo (LR).
4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni da 1 a 3, caratterizzato dal fatto che i mezzi (VE) per la generazione del segnale di errore comprendono: mezzi (CN1, AN, RG1) per generare e memorizzare un primo segnale numerico che rappresenta il valore dello sfasamento tra il segnale (1C) rappresentativo dell'inizio di una cella e il segnale di sincronismo (SS1) e comprende un gruppo di bit, in corrispondenza biunivoca con gli elementi di ritardo (Rl...Rx) della linea di ritardo (LR), che indicano, in base al loro valore logico, se il corrispondente elemento di ritardo (Rl...Rx) deve o no essere inserito sul percorso della cella: un primo dispositivo di memoria (RG2), che memorizza un secondo segnale numerico i cui bit sono anch'essi in corrispondenza biunivoca con gli elementi di ritardo (Rl...Rx) della linea di ritardo (LR), il secondo segnale numerico rappresentando la configurazione della linea di ritardo che ha compensalo gli sfasamenti fino all'arrivo di detta cella; mezzi (SM) per aggiornare il seconda segnale numerico, sommando il valore dello stesso letto nel dispositivo di memoria (RG2) con il primo segnale numerico; una rete logica combinatoria (EX) per trasformare il valore aggiornato del secondo segnale numerico nel segnale di errore (ER); mezzi (Al, A2, FF1, FF2) per emettere il bit meno significativo del secondo segnale numerico come segnale di comando per il commutatore veloce (CV),
5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che i mezzi (CN1, AN, RG1) per generare e memorizzare il primo segnale numerico comprendono: un primo contatore (CN1) che fornisce una configurazione di x-y bit, dove x è il numero di elementi di ritardo in detta linea di ritardo (LR) c y è il numero di bit con cui viene rappresentato in forma numerica 10 sfasamento misurato da organi di valutazione dell'entità dello sfasamento in detto dispositivo di sincronizzazione fine (SF), tali x-y bit formando i bit più significativi del primo segnale numerico; un convertitore analogico-numerico (AN), che riceve informazioni sullo sfasamento misurato nel dispositivo di sincronizzazione fine (SF) e fornisce detti y bit come bit meno significativi del primo segnale numerico; un secondo dispositivo di memoria a x posizioni (RG1), che memorizza 11 primo segnale numerico e lo tiene a disposizione dei mezzi (SM) di calcolo del valore aggiornato del secondo segnale numerico.
6. 6. Dispositivo secondo la riv. 4 o 5, caratterizzato dal fatto che detto dispositivo di valutazione dello sfasamento (VE) comprende inoltre: una seconda rete logica combinatoria (RS), collegata ai mezzi (CN1, RG1) per generare e memorizzare il primo segnale numerico, per riconoscere se tale segnale indica sfasamento e generare, in caso affermativo, un segnale indicante tale variazione; un dispositivo di ritardo (RT) atto a ritardare, del tempo necessario per l'aggiornamento del secondo segnale numerico, il segnale indicante sfasamento; un secondo contatore (CN2), che è avviato dal segnale indicante sfasamento, ritardato nel dispositivo di ritardo (RT), conta un tempo non inferiore a metà del tempo di commutazione dei commutatori ottici lenti (CLl...CLx) della linea di ritardo (LR) ed emette un segnale di fine conteggio al termine di tale tempo, il quale costituisce un segnale di predisposizione all'emissione per i mezzi (Al, A2,RS,FF) di emissione del segnale di comando per il commutatore veloce (CV).
7. 7. Dispositivo secondo la riv.5 o 6,caratterizzato dalfatto che imezzi (SM) di calcolo del valore aggiornato del secondo segnale numerico sono disabilitati dal segnale indicativo del riconoscimento dello sfasamento, ritardato nel dispositivo di ritardo (RT), e sono nuovamente abilitati dal segnale di fine conteggio del secondo contatore (CN2).
8. 8. Dispositivo secondo la riv.5 o 6, caratterizzato dal fatto che i mezzi (Al, A2, RS,FF) di emissione del segnale dicomando per il commutatore veloce (CV) ricevono come segnale di abilitazione aH'effcttiva emissione un segnale (SS2) indicativo di un tempo di guardia tra celle consecutive.