ITMI961997A1 - Circuito di controllo a gate mos con ingresso analogico e banda di tempo morto variabile - Google Patents

Circuito di controllo a gate mos con ingresso analogico e banda di tempo morto variabile Download PDF

Info

Publication number
ITMI961997A1
ITMI961997A1 IT96MI001997A ITMI961997A ITMI961997A1 IT MI961997 A1 ITMI961997 A1 IT MI961997A1 IT 96MI001997 A IT96MI001997 A IT 96MI001997A IT MI961997 A ITMI961997 A IT MI961997A IT MI961997 A1 ITMI961997 A1 IT MI961997A1
Authority
IT
Italy
Prior art keywords
circuit
dead time
voltage
mos gate
output
Prior art date
Application number
IT96MI001997A
Other languages
English (en)
Inventor
Peter N Wood
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of ITMI961997A1 publication Critical patent/ITMI961997A1/it
Application granted granted Critical
Publication of IT1285225B1 publication Critical patent/IT1285225B1/it

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/285—Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H05B41/2851—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
    • H05B41/2856—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against internal abnormal circuit conditions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S315/00—Electric lamp and discharge devices: systems
    • Y10S315/04—Dimming circuit for fluorescent lamps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S315/00—Electric lamp and discharge devices: systems
    • Y10S315/07—Starting and control circuits for gas discharge lamp using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)
  • Networks Using Active Elements (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
  • Power Conversion In General (AREA)

Description

DESCRIZIONE
a corredo di una domanda di Brevetto d’invenzione dal titolo: "CIRCUITO DI CONTROLLO A GATE MOS CON INGRESSO ANALOGICO E BANDA DI TEMPO MORTO VARIABILE"
DOMANDE DI BREVETTO CORRELATE
Questa domanda è correlata alla domanda contemporanea con no. di serie 08/365.831, registrata il 29 dicembre 1994, intitolata "OSCILLATING DRIVER CIRCUIT WITH POWER FACTOR CORRECTION, ELECTRONIC LAMP BALLAST EMPLOYING SANE AND DRIVER METHOD", alla domanda con numero di serie 08/206.123, registrata il 4 marzo 1994 (IR-1166), intitolata "MOS GATE DRIVER FOR BALLAST CIRCUITS", ora brevetto No. 5.545.955, registrato il 13 agosto 1996 (IR-1074), entrambi a nome del presente inventore, e alla domanda con numero di serie 08/299.561, registrata il 1° settembre 1994, intitolata "MOS GATE DRIVER INTEGRATED CIRCUIT FOR BALLAST CIRCUITS", ora brevetto USA No. 5.550.436, pubblicato il 27 agosto 1996 (IR-1055), , i quali tutti sono assegnati all’assegnatario della presente domanda.
FONDAMENTI DELL'INVENZIONE
La presente invenzione è diretta ad un circuito integrato di controllo a gate per controllare dispositivi a gate MOS e, più in particolare, ad un circuito integrato di controllo a gate adatto per l’uso in una alimentazione di potenza risonante o nei circuiti reattori elettronici.
I circuiti reattori elettronici per il controllo delle lampade fluorescenti o altri dispositivi di illuminazione a scarica di gas stanno divenendo molto utilizzati a causa della disponibilità di dispositivi di commutazione a MOSFET di potenza per sostituire i dispositivi a transistori bipolari utilizzati precedentemente. Tipicamente, il circuito reattore elettronico utilizza due interruttori a MOSFET di potenza in una disposizione a pila/totem (semiponte) che include uno o più circuiti di risonanza LC seriali e nel quale la lampada o le lampade è/sono collegata/e fra i capi di una delle reattanze del circuito LC. Gli interruttori a MOSFET di potenza vengono usati per condurre corrente alternativamente tramite segnali di ingresso ottenuti dagli avvolgimenti secondari di una trasformatore di corrente il cui avvolgimento primario conduce la corrente dei circuiti della lampada. Il circuito di avvolgimento primario oscilla alla frequenza di risonanza del circuito risonante.
Recentemente i dispositivi di controllo a gate WS (MGD) a circuito integrato sono stati introdotti al posto dei trasformatori di corrente. Questi dispositivi a circuito integrato controllano i transistori MOSFET e IGBT di potenza di un circuito invertitore nel circuito reattore dai segnali di ingresso riferiti alla terra del livello logico e forniscono una funzione auto-oscillante che è particolarmente adatta per l’uso nei circuiti reattori di lampade elettroniche. I dispositivi a circuito integrato in particolare fanno risparmiare nei costi, nel peso e nello spazio se raffrontati con i circuiti di controllo che utilizzano i trasformatori di corrente.
Un esempio di un dispositivo MGD è il dispositivo IR2155 venduto dalla International Rectifier Corporation. Questo dispositivo fornisce una funzione auto-oscillante che si è dimostrata particolarmente adatta per l’uso in circuiti invertitori come quelli che sono usati nei circuiti reattori di lampade elettroniche.
I dispositivi MGD tipicamente hanno segnali di uscita alternati del lato di alta tensione e di bassa tensione per controllare i due interruttori MOSFET di potenza a semiponte. La circuìteria interna è generalmente inclusa per fornire un tempo morto fisso predefinito fra le uscite alternate di segnale di lato di alta tensione e lato di bassa tensione. Il dispositivo IR2155 MGD, per esempio, fornisce un tempo morto nominale di 1,2 μ sec fra i segnali di uscita. Il valore del tempo morto predefinito, tuttavia, potrebbe essere fissato in relazione con l’applicazione particolare del dispositivo MGD per: 1) evitare che le correnti di conduzione trasversali passino negli interruttori a semiponte, e 2) permettano che un circuito "stabilizzatore" esterno controlli la velocità di risposta della tensione di uscita del semiponte per ridurre il disturbo EMI irradiato.
Tuttavia, è desiderabile avere la capacità di variare il tempo morto del MGD. Variando il tempo morto, può essere variata l’ampiezza degli impulsi di uscita forniti all’interruttore a semiponte, in tal modo variando il tempo di inserzione degli interruttori rispettivi. Come risultato, l’energia fornita cambia anch’essa. Inoltre la frequenza risonante del carico di un circuito di alimentazione di potenza, come quello delle lampade in un circuito reattore, può anche variare rispetto al tempo. Pertanto è anche desiderabile poter variare il tempo morto del circuito per sfasare il tempo di inserzione degli interruttori per sincronizzarli con questa variazione del tempo morto. Pertanto è desiderabile che il tempo morto sia controllato in una disposizione di retroazione rispetto al carico.
Inoltre è desiderabile che la circuiteria di controllo del tempo morto sia incorporata nello stesso circuito integrato monolitico che include il dispositivo MGD.
SOMMARIO DELL’INVENZIONE
In accordo con un aspetto della presente invenzione, un circuito integrato viene formato in un substrato di silicio e controlla una coppia di dispositivi a semiconduttori di potenza a gate MOS. I dispositivi a gate MOS sono collegati in uri circuito a semiponte che ha una coppia di terminal i a CC. Un terminale comune è disposto in un nodo fra la coppia del dispositivo a porte MOS e invia un segnale di uscita ad un circuito di carico. Un temporizzatore include un controllo di ingresso che può essere collegato ad un segnale di livello logico basso. Un circuito di bloccaggio è collegato al circuito temporizzatore e controlla, la frequenza alla quale i dispositivi a porte MOS vengono commutati in inserzione e disinserzione e fornisce un segnale di uscita che è commutato in risposta al segnale che viene inviato al terminale di controllo di ingresso. I circuiti di ritardo del tempo morto di alta e bassa tensione sono ciascuno accoppiato con il circuito di blocco e ritardano la trasmissione del segnale di uscita di blocco per un intervallo di ritardo di tempo che segue la commutazione dell ’uscita del circuito di blocco. Il ritardo di tempo evita la contemporanea conduzione nei dispositivi a gate MOS. I circuiti di. control lo di lato di alta e bassa tensione sono rispettivamente collegati ai circuiti di tempo morto di alta e bassa tensione e hanno terminal i di alta e bassa tensione che forniscono segnali di uscita per rispettivamente inseri re e disinserire i disposi tivi a gate MOS in risposta ai segnali dei terminal i di controllo di ingresso. Un circuito di controllo di banda morta fornisce un segnale di control lo di tempo morto ai ci rcuiti di ri tardo di tempo morto in risposta ad un segnale di retroazione che è derivato dal segnale di uscita fornito al circuito di carico e controlla la durata dell’intervallo di ritardo di tempo.
In accordo con questo aspetto della presente invenzione, il segnale di retroazione può essere una frazione di una tensione rilevata fra l’alimentazione di uscita ed il circuito di carico. Il segnale di retroazione può essere inviato da un circuito di rilevamento esterno che rileva una tensione dall’uscita al circuito di carico e che può includere almeno un divisore di tensione.
Il circuito di controllo di banda morta può includere un amplificatore a transconduttanza che raffronta il segnale di retroazione con una tensione di riferimento e genera un segnale di controllo di tempo morto basato su di essa. L’amplificatore a transconduttanza può essere compensato in frequenza in funzione del guadagno con un capacitore esterno che è collegato fra un’uscita dell’amplificatore a transconduttanza e il terminale di terra. Il segnale di controllo di tempo morto può essere proporzionale all’intervallo di tempo morto, e il valore dell’intervallo di ritardo di tempo può variare fra circa 500 nsec e 1/2f, in cui f è la frequenza di commutazione.
Il circuito temporizzatore può avere un secondo terminale di controllo di ingresso per controllare la frequenza alla quale i dispositivi a gate MOS vengono inseriti e disinseriti, e il primo ed il secondo terminale di controllo possono essere collegati ad un capacitore di temporizzazione esterno e ad un resistore di temporizzazione esterno per regolare la frequenza di oscillazione del circuito temporizzatore.
In accordo con un altro aspetto della presente invenzione, un circuito controlla un circuito di carico da un’alimentazione a cavo bus a CC. Una coppiadi dispositivi a semiconduttori di potenza a gate MOS è collegata in una configurazione a semiponte e ha un primoed un secondo terminale aCC collegati ai capi di un cavo bus aCC per fornire e avere un terminale comune nel nodo fra i dispositivi a gate MOS per fornire un segnale di uscita al circuito di carico. Un circuitodi rilevamento è collegato elettricamente al circuitodi carico e generauna tensione di retroazione che è derivata dal segnale di uscita inviato al circuito di carico. Un circuito di controllo auto-oscillante ha una coppiadi segnali di uscitache rispettivamente controllano la coppiadi dispositivi a gate MOS. Un circuito di ritardo del tempomorto evita il contemporaneo azionamento dei dispositivi a gate MOS. tramite il ritardo dell’inserzione di uno dei dispositivi per un intervallo di ritardo di tempo dopo che l'altrodispositivo è stato spento. Un circuito di controllo di bandamorta fornisce un segnale di controllo di tempomorto al circuito di ritardo di tempo morto in risposta alla tensione di retroazione e pertanto controlla la durata dell’intervallo di ritardo di tempo.
In accordo con questo aspetto della presente invenzione, il circuito di controllo del tempomorto modula il segnale di uscita verso il circuito di carica generando il segnale di controllo del tempo morto per modificare la durata dell’intervallo di ritardo di tempo in conseguenza della dimensione del circuito di carico.
Un circuito LC seriale può essere collegato fra il terminale comune e un terminale di terra, e la frequenza di oscillazione del circuito di carico è controllata dalla frequenza risonante del circuito LC seriale. Il circuito LC seriale può includere un capacitore e l'avvolgimento primario di un trasformatore con il circuito di carico collegato ai capi dell’avvolgimento secondario. Il circuito di rilevamento può rilevare la tensione ai capi dell’avvolgimento primario del trasformatore. Un rilevatore di attraversamento dello zero può essere collegato al circuito LC seriale, al terminale di terra e ad un terminale di controllo di ingresso del circuito di controllo per mantenere la frequenza di oscillazione del circuito di carico alla frequenza di risonanza del circuito LC.
In accordo con un ulteriore aspetto della presente invenzione, un circuito controlla un dispositivo di illuminazione a scarica di gas ed include un primo ed un secondo dispositivo a semiconduttori di potenza a gate MOS, un circuito di rilevamento, e un circuito di controllo auto-oscillante.
In accordo con questo aspetto della presente invenzione, il circuito di rilevamento può includere un resistore variabile che controlla il valore della tensione di retroazione e pertanto comprende un controllo di attenuazione. Il circuito di rilevamento può rilevare la tensione ai capi del dispositivo di illuminazione. In alternativa il circuito di rilevamento rileva la corrente che attraversa il dispositivo di illuminazione.
Altre caratteristiche e vantaggi della presente invenzione diverranno facilmente evidenti dalla descrizione seguente dell’invenzione che fa riferimento ai disegni allegati.
BREVE DESCRIZIONE DEI DISEGNI
L’invenzione verrà ora descritta in maggiore dettaglio nella descrizione dettagliata seguente con riferimento ai disegni, nei qual i :
- La Figura 1 è uno schema a blocchi che illustra un circuito di alimentazione di potenza di modo risonante che include un circuito integrato MGD in accordo con una forma di realizzazione della presente invenzione;
- La Figura 2 è uno schema a blocchi che illustra un circuito integrato MGD noto;
- La Figura 3 è uno schema che illustra un controllore di banda morta della presente invenzione;
- Le Figure 4A-4H illustrano le forme d’onda del circuito MGD dell a Figura 1 ;
- La Figura 5 illustra un circuito reattore elettronico in accordo con un’altra forma di realizzazione della presente invenzione; e - La Figura 6 illustra un circuito reattore elettronico in accordo con un’altra forma di realizzazione della presente invenzione che include un controllodi attenuazione.
DESCRIZIONE DETTAGLIATA DELL’INVENZIONE
La presente invenzione è rivolta ad un circuito integrato di controllo a gate MOS che haun segnale di ingresso di retroazione che è una frazione della tensione da regolare e che raffronta la tensione di retroazione con una tensione di riferimento. La tensione di errore prodotta in questomodo viene usata per controllare il tempo morto del circuito.
Questa caratteristica può essere incorporata in un circuito integrato che è auto-oscillante e che hacaratteristiche simili a quelle del chip di controllo IR 2155 vendutodalla International Rectifier Corporation di E1 Segundo, California. Per alcuni aspetti, il chip IR 2155 può essere considerato come simile ad un dispositivo che include un’estremità anteriore di tipo 555, uscite di segnale alternate di lato di bassa e alta tensione, un tempo mortominimo programmato di 500 nsec, un diodo Zener interno per l’alimentazione fuori linea VCC, il funzionamento di avviamento e il blocco di sotto-tensione (UV) con un’isteresi di 8V < VCC < 14V, in cui la VCC è la tensione di funzionamento.
La Figura 1 illustra un diagramma circuitale a blocchi parziale di un circuito di alimentazione di potenza risonante che include un circuito integrato MGD in accordo con una forma di realizzazione della presente invenzione. Più in particolare, il circuito della Figura 1 include un chip di controllo a gate MOS 30, che è simile a quello del controllore IR 2155 ma che è modificato in accordo con la presente invenzione, e la sua circuiteria associata per controllare il funzionamento di un MOSFET 10 di lato di alta tensione e un MOSFET 11 di lato di bassa tensione. Il chip 30 di controllo a gate MOS fornisce segnali di controllo ai MOSFET 10 e 11 che sono collegati ai terminali di source a CC V+. Sebbene siano illustrati i MOSFET di potenza, un qualsiasi dispositivo di potenza che abbia una gate MOS, come un tiristore a gate MOS o IGBT può essere sostituito al posto dei MOSFET di potenza 10 e 11 .
Il segnale di uscita della spina centrale dei MOSFET collegati a semi ponte 10 e 11 controlla un circuito che include un circuito LC seriale comprendente un induttore 50, che è avvolgimento primario del trasformatore 51, e il capacitore 52. L’avvolgimento secondario 53 del trasformatore 51. fornisce una tensione Vo ad un circuito di carico (non rappresentato). Inoltre sono forniti due · diodi contrapposti 12 e 13 in serie con l’induttore 50 e il capacitore 52. I diodi contrapposti 12 e 13 formano un rilevatore di passaggio per lo zero della corrente a corrente alternata (CA). La tensione fornita nel terminale V+ può variare da 225 volt a CC a circa 450 volt a CC, in relazione con la tensione di ingresso a CA fornita o alla tensione di uscita PFC fornita. In alternativa, il terminale V+ può essere fornito con una tensione a CA raddrizzata.
La frequenza di oscillazione del circuito di uscita è controllata dalla frequenza di risonanza dell’induttore 50 e del capacitore 52 ed anche dal rilevatore di passaggio per lo zero formato da diodi contrapposti 12 e 13. I diodi 12 e 13 sono necessari per mantenere la frequenza di auto-oscillazione del circuito di uscita alla frequenza di risonanza effettiva del circuito LC 50 e 52, senza tener conto di una qualsiasi piccola variazione di induttanza che può essere introdotta dal circuito di carico, e per mantenere la tensione di uscita sinusoidale Vo. Il valore di induttanza dell’induttore 50 dipenderà dal valore della tensione V+ e viene * scelto in modo che la frequenza di oscillazione del circuito sia entro una gamma desiderata.
Il chip 30 può essere incorporato in un pacchetto di interruttori DIP a 10 piedini o per montaggio superficiale ed ha i seguenti piedini di uscita:
VCc - un piedino che riceve una tensione di funzionamento del chip dall’alimentazione a CC V+.
CT - un piedino di controllo di ingresso singolo che è collegato al nodo fra il capacitore di temporizzazione 38 e il resistore di temporizzazione 36. L’altro capo del capacitore 38 è collegato ai diodi contrapposti 12 e 13. Il segnale nel piedino CT controlla le due uscite Ho e Lo.
RT - un piedino che è collegato all’altro terminale del resistore di temporizzazione 36.
Ve - un piedino collegato al nodo del diodo 32 e al capacitore 34, che agisce come un circuito di "avviamento" per fornire l’alimentazione per il funzionamento dell’interruttore di lato di alta tensione.
Ho - un piedino di uscita verso la gate del MOSFET 10 di lato di alta tensione.
Va - un piedino verso la spina centrale dei MOSFET 10 e 11 collegati a pila/totem o a semiponte.
Lo - un piedino di uscita verso la gate del MOSFET 11 di lato bassa tensione.
COM - un piedino collegato al terminale negativo o di terra RET della source di CC.
Oltre a quanto sopra, e in accordo con la presente invenzione, il chip 30 include anche le uscite a piedini addizionali:
INV - un piedino che riceve una tensione di retroazione VFB che viene fornita ad un controllore di banda morta interno.
COMP - un piedino per fornire un segnale di uscita di una tensione di errore VCOMP generata dal controllore di banda morta.
In ulteriore accordo con la presente invenzione, viene fornito un circuito di rilevamento e esso comprende un divisore di tensione formato dai resistori 40 e 41, da un diodo 48 e da un altro divisore di tensione formato dal resistore 42 e dal resistore di retroazione 44. Il circuito di rilevamento fornisce la tensione VFB che è una frazione della tensione rilevata che deve essere regolata, al piedino INV del chip 30. In questa forma di realizzazione, la tensione viene rilevata ai capi dell’induttore 50 e dei diodi 12 e 13 contrapposti.
La tensione VFB viene fornita ad un controllore di banda morta interno entro il chip 30 che raffronta la tensione VFB con una tensione di riferimento memorizzata e quindi genera una tensione di errore VCOMP che viene usata dal chip 30 per controllare il tempo morto come una funzione della tensione di errore.
La Figura 2 è uno schema a blocchi del circuito di un chip MGD noto come quello descritto nei suddetti brevetti USA No. 5.545.355 e No. 5.550.436 e che può essere modificato in accordo con la presente invenzione e incorporato nel circuito della Figura 1. Tutti i blocchi di circuito illustrati nella Figura 2 sono incorporati in un chip di circuito integrato comune.
Il primo blocco di circuito è il circuito di blocco 100, comprendente una pluralità di diodi Zener. Questi sono collegati fra il piedino Vcc e il piedino Vss che è collegato alla terra del chip. Una linea di alimentazione digitale e una linea di alimentazione analogica si estendono entrambe dal piedino Vcc . Una linea di terra analogica e una linea di terra digitale sono anche esse collegate al piedino Vss.
Il successivo gruppo dei blocchi di circuito forma un circuito temporizzatore. Questo include il circuito divisore 101 collegato alla linea di alimentazione analogica verso la terra analogica, il comparatore N 102, il comparatore P 103 e il blocco RS 104. Due spine sono collegate dal divisore 101 agli ingressi positivi dei comparatori 102 e 103. Il piedino di ingresso CT è collegato all’ingresso negativo del comparatore 103. I segnali di uscita dei comparatori 102 e 103 sono collegati al blocco RS 104 come illustrato.
Il blocco RS 104 è anche collegato al circuito di blocco per sotto-tensione 105 che è integrato nel circuito del chip. Pertanto se Vcc è troppo basso, il blocco RS 104 viene bloccato.
Un circuito di polarizzazione 106 fornisce le uscite di polarizzazione verso il blocco RS 104, il circuito di blocco 105, e verso i circuiti di ritardo di tempo morto 107 e 108 nei collegamenti di circuito di lato di alta tensione e lato di bassa tensione. I circuiti di ritardo di tempo 107 e 108 forniscono un ritardo di tempo o ritardo di circa 1 microsecondo fra l’accensione dell’interruttore del lato di alta tensione o del lato di bassa tensione dopo la disinserzione dell’altro. Questo tempo morto assicura che non possa essere formato il circuito di "attivazione completa" nel quale i due MOSFET di potenza 10 e 11 sono contemporaneamente inseriti.
Il segnale di uscita del circuito di tempo morto 108 viene inviato al circuito di ritardo del lato di bassa tensione 109 e al controllore del lato di bassa tensione 110 che è collegato ccn il piedino Lo.
Il segnale di uscita del circuito di tempo morto 107 viene inviato al generatore di impulsi di spostamento del livello 111 nella linea di uscita del lato di alta tensione. La linea del lato di alta tensione include anche un circuito di alimentazione di polarizzazione del lato di alta tensione 112 che controlla un circuito filtrante dv/dt 113 che filtra il disturbo dall’impulso lasciato passare dal circuito 113, e un circuito di bloccaggio analogico di sotto-tensione 114. Il segnale di ingresso verso il circuito di polarizzazione del lato d1 alta tensione 112 è collegato al piedino VB.
Il segnale di uscita del circuito di blocco 114 e del filtro dv/dt 113 viene inviato al circuito di blocco 115 e il suo segnale di uscita viene inviato alla memoria tampone 116 che contiene gli stadi di guadagno e controlla il piedino H0. Si noti che il piedino Ves è collegato ai circuiti 113, 114, 115 e 116.
La Figura 3 illustra il controllore di banda morta utilizzato nel circuito della Figura 1 e che è incorporato nel chip MGD nella Figura 2, preferibilmente sullo stesso substrato del dispositivo. Il controllore di banda morta regola la proporzionalità della banda morta usando un segnale di errore analogico generato internamente. Un segnale di ingresso INV riceve la tensione VFB, che è una frazione della tensione da regolare, e fornisce la tensione ad un amplificatore o comparatore a transduttanza 21.
Il comparatore 21 genera una tensione di errore VCOMP comparando la tensione VFB rispetto ad una tensione di riferimento memorizzata di, per esempio, 2,5 V. La tensione di errore VCOMP viene inviata all’esterno per controllare il tempo morto in accordo con la relazione:
VCOMP = K X TEMPO MORTO
in cui K è una costante di proporzionalità predefinita. Il tempo morto ha un valore minimo di 500 nsec e ha un valore massimo eguale a 1/2f, in cui f è eguale alla frequenza di commutazione. La corrispondente gamma di VCOMP per questa gamma di frequenze varia da 1 V fino a 5V. Il segnale di uscita analogico VCOMP fornito dall’amplificatore 21 viene usato per modificare la banda di tempo morto fra le uscite Lo e Ho che viene fornita ai MOSFET 10 e 11 (o agli altri dispositivi a gate MOS).
La compensazione della frequenza rispetto al guadagno viene anche ottenuta dal capacitore esterno 20 che è collegato fra l’uscita dell’amplificatore 21 e la terra.
Il controllore di banda morta è collegato elettronicamente con la circuìteria interna illustrata nella Figura 2 di modo che un segnale basato su un’uscita analogica VCOMP viene fornito per controllare il tempo morto. Per esempio, un segnale basato sulla tensione VCOHP viene fornito ai circuiti di ritardo di tempo morto del lato alta tensione e del lato di bassa tensione 107 e 108, che possono essere modificati per includere un ingresso che riceve il segnale, per controllare il tempo morto. In alternativa un segnale basato sulla tensione VCOHP viene fornito al generatore di impulso di sfasamento di livello del lato di alta tensione 111.
Durante il funzionamento, il chip 30, illustrato nella Figura 1, modula i segnali di controllo di uscita forniti ai MOSFET 10 e 11 in risposta alla dimensione del carico applicato fra i capi dell’avvolgimento secondario 53 del trasformatore 51 variando il tempo morto dei segnali di controllo di uscita in proporzione alla grandezza del segnale di uscita di errore. Per esempio un tempo morto limitato, che è equivalente ad un impulso di uscita ampio, è necessario per compensare un carico di uscita elevato mentre un tempo morto elevato, che è equivalente ad un impulso di uscita stretto, è richiesto per compensare un carico di uscita di limitato.
Le Figure 4A-4H illustrano la relazione fra i segnali di controllo di ingresso nei piedini CT e RT e la tensione di errore VCOHP verso i segnali di controllo di uscita Ho e Lo, illustrati sulla stessa scala dei tempi. La Figura 4A illustra la variazione rispetto al tempo del potenziale nel piedino Cr, che oscilla fra 2/3
Ve c e 1/3 Vcc , e la Figura 48 illustra la variazione rispetto al tempo nel piedino RT. Quando la tensione nel piedino CT aumenta a 2/3 Vcc, il piedino RT modifica la tensione da alta a bassa, e l’uscita nel piedino Lo viene regolata in valore basso, disinserendo il MOSFET 11 di alimentazione del lato bassa tensione. La tensione nel piedino CT inizia anch’essa a ridursi. Dopo un periodo di tempo disponibile eguale al tempo morto, l’uscita nel piedino Ho viene regolata in valore alto e inserisce il MOSFET 10 di alimentazione del lato di alta tensione. Quando la tensione nel piedino Or raggiunge 1/3 Vcc, il piedino RT nuovamente ritorna a tensione alta, e l’uscita nel piedino Ho viene regolata a valore basso e disinserisce il MOSFET di alimentazione 10 del lato alta tensione. Dopo il periodo di tempo disponibile l’uscita nel piedino Lo viene regolata a valore alto per inserire nuovamente il MOSFET 11 di alimentazione del lato di bassa tensione.
Le Figure 4C e 4D illustrano i segnali di controllo di uscita nei piedini Lo e Ho, rispettivamente, quando il tempo morto è il minimo di 500 nsec in risposta al valore di soglia di 1V di
VCOMP illustrato nella Figura 4E. In contrasto, le Figure 4F e 4G illustrano i segnali di controllo di uscita nei piedini Lo e Ho, rispettivamente, quando il tempo morto è lungo in risposta al valore più elevato di VCOMP illustrato nella Figura 4H. Si deve notare che il massimo valore di 5V di VCOMP provoca un segnale di ampiezza nulla nei piedini Lo e Ho.
Pertanto l’ampiezza dell’uscita Vo illustrata nella Figura 1 è regolata dal controllo della banda morta o del tempo morto illustrati nelle Figure 4E e 4H. Inoltre, quando viene caricata la Vo, il circuito di sincronizzazione dai diodi 12 e 13 illustrato nella Figura 1 tende sempre- alla risonanza e mantiene una tensione del trasformatore di tipo sinusoidale Vo.
La Figura 5 illustra il nuovocontrollore a gateMOS monolitico 30 della presente invenzione incorporatonel circuito reattore di una lampada ascarica di gas. Il MGD 30viene alimentato da una alimentazione di tensione di ingresso aCA raddrizzata 39. Più in particolare il circuito dellaFigura 5 ha una lampada a scaricadi gas 60 associata con il circuito LC seriale 50, 52 e 54. Due diodi contrapposti 12 e 13 sono collegati in serie con il circuito della lampada e formano un rilevatore di passaggio per lo zero per la lampada 60.
Durante il funzionamentoe primache la lampada 60 si accenda, il circuito risonante comprende l’induttore 50 e i due capacitori 52 e 54. La capacitanza del capacitore 54 è inferiore a quella del capacitore 52 di modo che esso opera ad una tensione a CA superiore aquella del capacitore 52. Questa tensione sul capacitore 54 accende la lampada 60. Dopo che la lampada si è accesa, il capacitore 54 viene cortocircuitato efficacemente dalla caduta di tensione della lampada, e la frequenza del circuito della lampada risonante dipende ora dall’induttore 50 e dal capacitore 52.
In questa forma di realizzazione, il circuito di rilevamento rileva la tensione fra i capi della lampada 60 e fornisce una frazione di questa tensione come VFB al piedino INV del chip del controllore 30. Il chip 30 controlla la banda morta dei segnali di controllo forniti ai piedini Ho e Lo come una funzione della tensione di errore VCOMP , che è derivata dalla tensione VFB nel modo descritto sopra con riferimento alla Figura 3. Come risultato, la tensione fra i capi della lampada 60 viene regolata in risposta alla variazione del carico.
Una variazione del circuito della Figura 5 è illustrata nella Figura 6 nella quale l’attenuazione è controllata da un resistore variabile 70 che è inserito in serie con la lampada 60.
Qui viene rilevata la corrente che attraversa la lampada invece che la tensione fra i capi della lampada, ed una frazione della tensione fra i capi del resistore 70 viene fornita al piedino INV per controllare il tempo morto dei segnali di controllo Ho e Lo. Quando il collegamento dal resistore 70 al resistore 42 viene spostato come illustrato in Figura 6, la tensione fornita al piedino INV viene modificata. Il tempo morto del circuito di controllo 30 viene quindi aumentato, e i tempi di inserzione degli interruttori 10 e 11 vengono ridotti. Come risultato, la lampada viene attenuata.
In alternativa, un controllo di attenuazione può essere incorporato nel circuito illustrato nella Figura 5 tramite la sostituzione di un resistore variabile al posto dei divisori di tensione 40 e 41.
Sebbene la presenza invenzione sia stata descritta in relazione alle sue forme di realizzazione particolari, sarà chiaro alle persone esperte della tecnica che molte altre varianti e modifiche e altri usi possono essere realizzati. Pertanto si preferisce che la presente invenzione sia limitata non dalla specifica rivelazione illustrata qui, ma solo dalle rivendicazioni allegate.

Claims (32)

  1. RIVENDICAZIONI 1. Un circuito integrato formato in un substrato di silicio per controllare un primo ed un secondo dispositivo a semiconduttori di potenza a gate MOS che sono collegati in un circuito a semiponte che ha un primo ed un secondo terminale a CO e che ha un terminale comune disposto in un nodo fra il detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS, i.l terminale comune per fornire un segnale di uscita ad un circuito di carico; il detto circuito integrato comprendendo: - un circuito temporizzatore avente un terminale di controllo di ingresso che può essere collegato ad un segnale di livello logico basso; - un circuito di blocco collegato al detto circuito temporizzatore per controllare la frequenza alla quale il detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS vengono inseriti e disinseriti per fornire un’uscita che è commutata in risposta al detto segnale inviato al detto terminale di controllo di ingresso; - un circuito di ritardo di tempo morto di lato di alta tensione e un un circuito di ritardo di tempo morto di lato di bassa tensione ciascuno collegato al detto circuito di blocco per ritardare la trasmissione del detto segnale di uscita di blocco per un intervallo di ritardo di tempo che segue la commutazione dalla detta uscita del detto circuito di blocco per evitare la simultanea conduzione del detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS; - un circuito di controllo del lato di alta tensione e un circuito di controllo del lato di bassa tensione collegati al detto circuito di tempo morto del lato di alta tensione e al detto circuito di tempo morto del lato di bassa tensione, rispettivamente, ed aventi i terminali di uscita del lato di alta tensione e del lato di bassa tensione, rispettivamente, che forniscono le uscite per inserire e disinserire il detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS in risposta ai detti segnali forniti al detto terminale di controllo di ingresso; e - un circuito di controllo di banda morta per fornire un segnale di controllo di tempo morto ai detti circuiti di ritardo di lato di alta e del lato di bassa tensione in risposta ad un segnale di retroazione derivato dalla detta uscita fornita al detto circuito di carico, il detto segnale di controllo di tempo morto controllando la durata del detto intervallo di ritardo di tempo.
  2. 2. Il circuito integrato della rivendicazione 1, nel quale il detto segnale di retroazione è una frazione di una tensione rilevata dalla detta uscita fornita al circuito di carico.
  3. 3. Il circuito integrato della rivendicazione 1, nel quale il detto segnale di retroazione viene fornito tramite un circuito di rilevamento esterno che rileva una tensione dalla detta uscita fornita al circuito di carico.
  4. 4. Il circuito integrato della rivendicazione 3, nel quale il detto circuito di rilevamento esterno include almeno un divisore di tensione.
  5. 5. Il circuito integrato della rivendicazione 1, nel quale il detto circuito di controllo di banda morta comprende un amplificatore a transconduttanza che raffronta il detto segnale di retroazione con una tensione di riferimento e genera il detto segnale di controllo di tempo morto basato sul detto raffronto.
  6. 6. Il circuito integrato della rivendicazione 5, nel quale il detto amplificatore a transconduttanza è compensato in frequenza rispetto al guadagno tramite un capacitore esterno collegato fra un’uscita del detto amplificatore a transconduttanza e un terminale di terra.
  7. 7. Il circuito integrato della rivendicazione 1, nel quale il detto segnale di controllo di tempo morto è proporzionale al detto intervallo di tempo morto.
  8. 8. Il circuito integrato della rivendicazione 1, nel quale il valore del detto intervallo di ritardo di tempo morto varia fra circa 500 nsec a 1/2 f, in cui f è eguale alla frequenza di commutazione.
  9. 9. Il circuito integrato della rivendicazione 1, nel quale il detto circuito temporizzatore ha un secondo terminale di controllo di ingresso per controllare la frequenza alla quale i detti dispositivi a semiconduttori di potenza a gate MOS vengono inseriti θ disinseriti; il detto primo e secondo terminale di controllo di ingresso essendo collegati ad un capacitore di temporizzazione esterno e ad un resistore di temporizzazione esterno per regolare la frequenza di oscillazione del detto circuito di temporizzazione.
  10. 10. Un circuito per controllare un circuito di carico da un’alimentazione a cavo bus a CC, il detto circuito comprendendo: - un primo e secondo dispositivo a semiconduttori di potenza a gate MOS collegati in una configurazione a semiponte che ha un primo e un secondo terminale a CC collegati fra i capi dell’alimentazione a cavo bus a CC e aventi un terminale comune nel nodo fra il detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS per fornire un segnale di uscita al circuito di carico; - un circuito rilevatore collegato elettricamente al detto circuito di carico per generare una tensione di retroazione derivata dalla detta uscita fornita al detto circuito di carico; e - un circuito di controllo auto-oscillante avente una prima e una seconda uscita per controllare il detto primo e secondo dispositi-' vo a semiconduttori di potenza a gate MOS, rispettivamente, un circuito di ritardo di tempo morto per impedire il simultaneo azionamento del detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS ritardando l’inserzione di uno dei detti primo e secondo dispositivo a semiconduttori di potenza a gate MOS per un intervallo di ritardo di temoo dopo la disinserzione di un altro dispositivo dei detti primo e secondo dispositivo a semiconduttori di potenza a gate MOS, e un circuito di controllo della banda morta per fornire un segnale di controllo di tempo morto al detto circuito di ritardo di tempo morto in risposta alla detta tensione di retroazione, il detto segnale di controllo di tempo morto controllando la durata del detto intervallo di ritardo di tempo.
  11. 11. Il circuito della rivendicazione 10, nel quale il detto circuito di controllo di banda morta modula il detto segnale di uscita verso il circuito di carico per generare il detto segnale di controllo di tempo morto per modificare la durata del detto intervallo di ritardo di tempo in conseguenza della dimensione del circuito di carico.
  12. 12. Il circuito della rivendicazione 10, inoltre comprendente un circuito LC seriale collegato fra i capi del detto terminale comune e un terminale di terra; nel quale la frequenza oscillante del circuito di carico è controllata dalla frequenza di risonanza del detto circuito LC seriale.
  13. 13. Il circuito della rivendicazione 12, nel quale il detto circuito LC seriale include un capaci tore e un avvolgimento primario di un trasformatore; il circuito di carico essendo collegato fra i capi di un avvolgimento secondario del detto trasformatore.
  14. 14. Il circuito della rivendicazione 13, nel quale il detto circuito di rilevamento rileva la tensione fra i capi del detto avvolgimento primario del detto trasformatore del detto circuito LC seriale.
  15. 15. Il circuitodella rivendicazione 12, inoltre comprendente un rilevatore di attraversamento dello zerocollegato al dettocircuito LC seriale, al detto terminale di terrae ad un terminale di controllodi ingressodel dettocircuitodi controllo auto-oscillante, il detto rilevatore di attraversamento dello zeromantenendo la detta frequenzadi oscillazione del detto circuito di carico alla frequenzadi risonanzadel dettocircuito LC.
  16. 16. Il circuito della rivendicazione 10, nel quale il detto segnale di retroazione è una frazionedi unatensione rilevatadalla detta uscita fornitaal detto circuito di carico.
  17. 17. Il circuito della rivendicazione 10, nel quale il detto circuito di rilevamento include almeno un divisore di tensione.
  18. 18. Il circuito integrato della rivendicazione 10, nel quale il detto circuito di controllo di bandamortacomprendeun amplifica·-tore a transconduttanza che raffronta il detto segnale di retroazione con una tensione di riferimento e genera il detto segnale di controllo di tempo morto basato sul detto raffronto.
  19. 19. Il circuito integrato della rivendicazione 18, nel quale il detto amplificatore a transconduttanzaè compensato in frequenza rispetto al guadagno tramite un capacitore esterno collegato fra un’uscita del detto amplificatore a transconduttanzae un terminaie di terra.
  20. 20. Il circuito integrato della rivendicazione 10, nel quale il detto segnale di controllo di tempo morto è proporzionale al detto intervallo di tempo morto.
  21. 21. Un circuito per controllare un dispositivo di illuminazione a scarica di gas, il detto circuito comprendendo: - un primo e secondo dispositivo a semiconduttori- di potenza a gate MOS collegati in una configurazione a semiponte che ha un primo e un secondo terminale a CC collegati fra i capi dell’alimentazione a cavo bus a CC e aventi un terminale comune nel nodo fra il detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS per fornire un segnale di uscita al dispositivo di illuminazione; - un circuito rilevatore collegato elettricamente al detto dispositivo di illuminazione per generare una tensione di retroazione derivata dalla detta uscita fornita al detto dispositivo di illuminazione; - un circuito di controllo auto-oscillante avente una prima e una seconda uscita per controllare il detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS, rispettivamente, un circuito di ritardo di tempo morto per impedire il simultaneo azionamento del detto primo e secondo dispositivo a semiconduttori di potenza a gate MOS ritardando l’inserzione di uno dei detti primo e secondo dispositivo a semiconduttori di potenza a gate MOS per un intervallo di ritardo di tempo dopo la disinserzione dell’altro dispositivo dei detti primo e secondo dispositivo a semiconduttori di potenza a gate MOS, e un circuito di controllo del tempo morto per fornire un segnale di controllo di tempo morto al detto circuito di ritardo di tempo morto in risposta alla detta tensione di retroazione, il detto segnale di controllo di tempo morto controllando la durata del detto intervallo di ritardo di tempo.
  22. 22. Il circuito della rivendicazione 21, nel quale il detto circuito di controllo di banda morta modula il detto segnale di uscita verso il circuito di carico generando il detto segnale di controllo di tempo morto per modificare la durata del detto intervallo di ritardo di tempo in risposta alla corrente presente nel dispositivo di illuminazione.
  23. 23. Il circuito della rivendicazione 21, inoltre comprendente un circuito LC seriale collegato fra i capi del detto terminale comune e del detto dispositivo di illuminazione; nel quale la frequenza oscillante del dispositivo di illuminazione è controllata dalla frequenza di risonanza del detto circuito LC seriale.
  24. 24. Il circuito della rivendicazione 23, inoltre comprendente un rilevatore di attraversamento dello zero collegato al detto dispositivo di illuminazione, al detto terminale di terra e ad un terminale di controllo di ingresso del detto circuito di controllo auto-oscillante, il detto rilevatore di attraversamento dello zero mantenendo ladetta frequenzadi oscillazione del dispositivo di illuminazione alla frequenza di risonanza del detto circuito LC.
  25. 25. Il circuito della rivendicazione 21, nel quale il detto circuito di rilevamento rileva la tensione fra i capi del detto dispositivo di illuminazione.
  26. 26. Il circuito della rivendicazione 21, nel quale il detto circuito di rilevamento include un resistore variabile che controlla il valore della detta tensione di retroazione, in tal modocomprendendo un controllo di attenuazione.
  27. 27. Il circuito della rivendicazione 21, nel quale il detto segnale di retroazione èunafrazione di unatensione rilevata dalla detta uscita fornitaal dettodispositivo di illuminazione.
  28. 28. Il circuito della rivendicazione 21, nel quale il dettocircuito di rilevamento include almenoun divisore di tensione.
  29. 29. Il circuito della rivendicazione 21, nel quale il detto circuitodi controllo di bandamortacomprende un amplificatore a transconduttanza che raffronta il detto segnale di retroazione con una tensione di riferimento e genera il detto segnale di controllo di tempomorto basato sul detto raffronto.
  30. 30. Il circuito della rivendicazione 29, nel quale il detto amplificatore a transconduttanzaè compensato in frequenza rispetto al guadagno tramite un capacitore esterno collegato fra un’uscita del detto amplificatore a transconduttanza e un terminale di terra.
  31. 31. Il circuito della rivendicazione 21, nel quale il detto segnale di controllo di tempo morto è proporzionale al detto intervallo di tempo morto.
  32. 32. Il circuito della rivendicazione 21, nel quale il detto circuito di rilevamento rileva la corrente che attraversa il detto dispositivo di illuminazione.
IT96MI001997A 1995-10-05 1996-09-30 Circuito di controllo a gate mos con ingresso analogico e banda di tempo morto variabile IT1285225B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US484195P 1995-10-05 1995-10-05

Publications (2)

Publication Number Publication Date
ITMI961997A1 true ITMI961997A1 (it) 1998-03-30
IT1285225B1 IT1285225B1 (it) 1998-06-03

Family

ID=21712800

Family Applications (1)

Application Number Title Priority Date Filing Date
IT96MI001997A IT1285225B1 (it) 1995-10-05 1996-09-30 Circuito di controllo a gate mos con ingresso analogico e banda di tempo morto variabile

Country Status (8)

Country Link
US (1) US6002213A (it)
JP (1) JPH09172786A (it)
KR (1) KR970023396A (it)
DE (1) DE19639873A1 (it)
FR (1) FR2741757B1 (it)
GB (1) GB2306062A (it)
IT (1) IT1285225B1 (it)
SG (1) SG48474A1 (it)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949197A (en) * 1997-06-30 1999-09-07 Everbrite, Inc. Apparatus and method for dimming a gas discharge lamp
FR2774546B1 (fr) * 1998-01-30 2000-04-21 Eclairage Public Beep Bureau E Dispositif d'alimentation haute frequence pour lampes d'eclairage
DE19917180A1 (de) * 1998-04-18 1999-10-21 Manfred Diez Verfahren zum Betreiben eines Gasentladungsstrahlers, und Anordnung zur Durchführung eines solchen Verfahrens
JP2002519824A (ja) * 1998-06-25 2002-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 回路装置
JP3600976B2 (ja) * 1998-07-14 2004-12-15 三菱電機株式会社 放電灯点灯装置
US6037720A (en) * 1998-10-23 2000-03-14 Philips Electronics North America Corporation Level shifter
US6963178B1 (en) * 1998-12-07 2005-11-08 Systel Development And Industries Ltd. Apparatus for controlling operation of gas discharge devices
DE69928445T2 (de) * 1998-12-07 2006-08-10 Systel Development & Industries Ltd. Digitale leistungssteuerung
US6900600B2 (en) 1998-12-11 2005-05-31 Monolithic Power Systems, Inc. Method for starting a discharge lamp using high energy initial pulse
US6114814A (en) * 1998-12-11 2000-09-05 Monolithic Power Systems, Inc. Apparatus for controlling a discharge lamp in a backlighted display
DE19925490A1 (de) * 1999-06-04 2000-12-07 Philips Corp Intellectual Pty Konverter mit Resonanzkreiselelementen
JP2001069795A (ja) * 1999-08-31 2001-03-16 Keihin Corp エンジン発電機
WO2001072092A1 (en) * 2000-03-22 2001-09-27 International Rectifier Corporation Gate driver multi-chip module
DE10044446A1 (de) * 2000-09-08 2002-03-21 Transmit Technologietransfer Verfahren und Vorrichtung zur Verkürzung der Verriegelungszeiten bei Wechselrichtern
US6657399B2 (en) * 2001-01-26 2003-12-02 International Rectifier Corporation Self-oscillating circuit for driving high-side and low-side switching devices with variable width pulses
US6580627B2 (en) * 2001-01-29 2003-06-17 International Rectifier Corporation Voltage sensing with high and low side signals for deadtime compensation and shutdown for short circuit protection
JP3851092B2 (ja) * 2001-01-31 2006-11-29 三洋電機株式会社 ハーフブリッジ形インバータ回路
US6356463B1 (en) * 2001-02-07 2002-03-12 Phoenixtec Power Co. Ltd. High frequency, voltage feedback control mode power converter
US6832356B1 (en) 2001-05-04 2004-12-14 Ixys Corporation Gate driver for power device
US6917227B1 (en) 2001-05-04 2005-07-12 Ixys Corporation Efficient gate driver for power device
FR2834392A1 (fr) * 2001-12-28 2003-07-04 St Microelectronics Sa Oscillateur haute tension ayant un temps de reaction rapide
DE10297588T5 (de) 2001-12-31 2004-11-18 International Rectifier Corp., El Segundo Halogen-Grundkonverter-IC
ITRM20020124A1 (it) * 2002-03-06 2003-09-08 Sisti Lighting S P A De Dispositivo elettronico di regolazione della alimentazione applicata ad un carico, o dimmer.
DE10229633A1 (de) * 2002-07-02 2004-01-29 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Ansteuerung für einen Halbbrückenwechselrichter
US6879115B2 (en) * 2002-07-09 2005-04-12 International Rectifier Corporation Adaptive ballast control IC
DE10248304A1 (de) * 2002-10-16 2004-05-13 Siemens Ag Verfahren und Vorrichtung zur Erzeugung von zwei- oder mehrkanaligen pulsweitenmodulierten Rechteckpulsen
JP3672034B2 (ja) * 2002-12-25 2005-07-13 ローム株式会社 直流−交流変換装置、及びそのコントローラｉｃ
US7180412B2 (en) * 2003-07-24 2007-02-20 Hunt Technologies, Inc. Power line communication system having time server
US7102490B2 (en) * 2003-07-24 2006-09-05 Hunt Technologies, Inc. Endpoint transmitter and power generation system
US7145438B2 (en) * 2003-07-24 2006-12-05 Hunt Technologies, Inc. Endpoint event processing system
US7742393B2 (en) * 2003-07-24 2010-06-22 Hunt Technologies, Inc. Locating endpoints in a power line communication system
US7236765B2 (en) 2003-07-24 2007-06-26 Hunt Technologies, Inc. Data communication over power lines
US7279853B2 (en) * 2003-09-08 2007-10-09 Maxlite - Sk America, Inc. Fluorescent lamp dimmer control
US7091752B2 (en) 2003-09-30 2006-08-15 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
CN1868110A (zh) * 2003-10-13 2006-11-22 皇家飞利浦电子股份有限公司 功率变换器
US7436160B2 (en) * 2004-02-19 2008-10-14 International Rectifier Corporation Half bridge adaptive dead time circuit and method
US7095183B2 (en) * 2004-07-07 2006-08-22 Osram Sylvania Inc. Control system for a resonant inverter with a self-oscillating driver
US7045966B2 (en) * 2004-07-07 2006-05-16 Osram Sylvania Inc. Resonant inverter including feed back circuit having phase compensator and controller
US7019469B1 (en) * 2004-10-21 2006-03-28 Electronic Theatre Controls, Inc. Sinewave dimmer control method
KR101100881B1 (ko) * 2004-11-04 2012-01-02 삼성전자주식회사 표시 장치용 광원의 구동 장치 및 표시 장치
US7521874B2 (en) * 2005-10-12 2009-04-21 International Rectifier Corporation Dimmable ballast control integrated circuit
DE602005019590D1 (de) 2005-12-02 2010-04-08 St Microelectronics Srl Eine Methode und Vorrichtung zur Ansteuerung von Stromrichtern
KR101197512B1 (ko) * 2005-12-02 2012-11-09 페어차일드코리아반도체 주식회사 안정기 집적회로
US20070223154A1 (en) * 2006-03-21 2007-09-27 Christian Locatelli High side reset logic for gate driver
CN101094551B (zh) * 2006-06-23 2012-07-04 电灯专利信托有限公司 检测电子镇流器中的bjt关断信号的方法和电子镇流器
US7508142B2 (en) * 2006-07-18 2009-03-24 International Rectifier Corporation Ballast control circuit for use with CCFL and EEFL lamps
US7227763B1 (en) * 2006-07-24 2007-06-05 Averd Co., Ltd. Power supply apparatus using half-bridge circuit
US7642735B2 (en) * 2006-09-05 2010-01-05 Microchip Technology Incorporated Using pulse density modulation for controlling dimmable electronic lighting ballasts
US8193719B2 (en) * 2006-09-05 2012-06-05 Microchip Technology Incorporated Using pulse density modulation for controlling dimmable electronic lighting ballasts
US8064826B2 (en) * 2007-01-31 2011-11-22 Broadcom Corporation Intra-device RF bus and control thereof
JP4941223B2 (ja) 2007-10-12 2012-05-30 三菱電機株式会社 半導体装置
DE102008009078A1 (de) 2008-02-14 2009-08-27 Vossloh-Schwabe Deutschland Gmbh Einfaches fremdgesteuertes Vorschaltgerät für Leuchtstofflampen
US7893751B2 (en) * 2009-01-30 2011-02-22 Infineon Technologies Austria Ag Method and circuit for protecting a MOSFET
EP2309632B1 (en) * 2009-10-12 2013-05-29 STMicroelectronics Srl Half bridge resonant DC-DC control device
JP5549537B2 (ja) * 2010-10-26 2014-07-16 株式会社デンソー 回転機の制御装置
TWI424550B (zh) 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
DE102011078579A1 (de) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Ansteuerungsschaltung und Verfahren zur Ansteuerung der Eingangsschaltstufe einer Transformatorschaltung
US9337824B2 (en) * 2011-07-13 2016-05-10 Infineon Technologies Austria Ag Drive circuit with adjustable dead time
US9119274B2 (en) 2011-07-15 2015-08-25 Nxp B.V. Resonant converter control
US9577525B2 (en) * 2014-03-04 2017-02-21 Maxim Integrated Products, Inc. Adaptive dead time control
GB2542966B (en) * 2014-06-18 2021-06-02 Fisher & Paykel Healthcare Ltd Patient interface and component parts
US9374006B2 (en) * 2014-10-24 2016-06-21 Edgar Abdoulin Three-channel high-side gate driver having startup circuit and configurable outputs
US20180173259A1 (en) * 2016-12-20 2018-06-21 Silicon Laboratories Inc. Apparatus for Regulator with Improved Performance and Associated Methods
CN107666243B (zh) * 2017-11-13 2023-08-15 重庆中科芯亿达电子有限公司 一种自激同步整流电源电路
CN115242106B (zh) * 2022-07-29 2024-08-02 无锡惠芯半导体有限公司 高频mosfet半桥智能功率模块

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078247A (en) * 1975-02-05 1978-03-07 Rca Corporation Inverter circuit control circuit for precluding simultaneous conduction of thyristors
US4186434A (en) * 1978-03-23 1980-01-29 The United States Of America As Represented By The Secretary Of The Army Means for producing and controlling dead-time of the switching transistors DC-to-DC and DC-to-AC converters
US4251752A (en) * 1979-05-07 1981-02-17 Synergetics, Inc. Solid state electronic ballast system for fluorescent lamps
US4415839A (en) * 1981-11-23 1983-11-15 Lesea Ronald A Electronic ballast for gaseous discharge lamps
JPS605756U (ja) * 1983-06-21 1985-01-16 川崎製鉄株式会社 連続鋳造機用オシレ−シヨンテスト装置
JPS605756A (ja) * 1983-06-23 1985-01-12 Toshiba Corp コイルエンド部支持装置の製造方法
US4734624A (en) * 1985-07-25 1988-03-29 Matsushita Electric Works, Ltd. Discharge lamp driving circuit
US4670828A (en) * 1986-02-25 1987-06-02 Sundstrand Corporation Bi-directional switch for neutral point clamped PWM inverter
GB8706275D0 (en) * 1987-03-17 1987-04-23 Rca Corp Gate circuit
FR2614748A1 (fr) * 1987-04-29 1988-11-04 Omega Electronics Sa Dispositif d'alimentation d'une lampe a decharge
US4885671A (en) * 1988-03-24 1989-12-05 General Electric Company Pulse-by-pulse current mode controlled power supply
US4827391A (en) * 1988-06-01 1989-05-02 Texas Instruments Incorporated Apparatus for implementing output voltage slope in current mode controlled power supplies
JPH03138894A (ja) * 1989-10-23 1991-06-13 Nissan Motor Co Ltd 放電灯点灯装置
JP2929635B2 (ja) * 1990-01-31 1999-08-03 東芝ライテック株式会社 電源回路
US5173643A (en) * 1990-06-25 1992-12-22 Lutron Electronics Co., Inc. Circuit for dimming compact fluorescent lamps
US5349273A (en) * 1992-11-23 1994-09-20 Everbrite, Inc. Dimmer and ground fault interruption for solid state neon supply
US5545955A (en) * 1994-03-04 1996-08-13 International Rectifier Corporation MOS gate driver for ballast circuits
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
US5612594A (en) * 1995-09-13 1997-03-18 C-P-M Lighting, Inc. Electronic dimming ballast feedback control scheme

Also Published As

Publication number Publication date
FR2741757A1 (fr) 1997-05-30
GB2306062A (en) 1997-04-23
GB9620783D0 (en) 1996-11-20
FR2741757B1 (fr) 2000-06-02
IT1285225B1 (it) 1998-06-03
SG48474A1 (en) 1998-04-17
US6002213A (en) 1999-12-14
DE19639873A1 (de) 1997-06-12
JPH09172786A (ja) 1997-06-30
KR970023396A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
ITMI961997A1 (it) Circuito di controllo a gate mos con ingresso analogico e banda di tempo morto variabile
CA2506406C (en) Resonant inverter including feed back circuit with source of variable bias current
US7045966B2 (en) Resonant inverter including feed back circuit having phase compensator and controller
US5923129A (en) Apparatus and method for starting a fluorescent lamp
CA2506402C (en) Control system for a resonant inverter with self-oscillating driver
US6008593A (en) Closed-loop/dimming ballast controller integrated circuits
US5930121A (en) Direct drive backlight system
US6151232A (en) Power supply circuit utilizing a piezoelectric transformer that supplies power to a load whose impedance varies depending on temperature
EP0597426B1 (en) AC-to-DC converter
US5410466A (en) High power-factor inverter device having reduced output ripple
JPH06197545A (ja) スイッチモード電源
US20070090775A1 (en) Dimming ballast control circuit
US7436127B2 (en) Ballast control circuit
ITMI950421A1 (it) Circuito di controllo a porte mos per circuiti di reattori
ITMI990010A1 (it) Circuito integrato per il controllo di stabilizzatori per lampadea fluorescenza
KR20010050116A (ko) 고강도 가스 방전 램프 안정기를 작동시키는 장치 및 방법
US5619106A (en) Diodeless start circiut for gas discharge lamp having a voltage divider connected across the switching element of the inverter
JP3769115B2 (ja) 閉ループ／調光の安定制御用集積回路
US11381153B1 (en) Method to balance the secondary winding current to improve the current control stability
KR960010828B1 (ko) 고역률 전원공급장치
US6587357B1 (en) Method and apparatus for providing integrated low power self-supply in switched mode power supplies
JPH01255469A (ja) 電源装置
JP7400188B2 (ja) 制御装置
JP4398040B2 (ja) 電源装置の並列接続回路
JPH11233279A (ja) 照明用点灯装置及びこれを用いたランプ

Legal Events

Date Code Title Description
0001 Granted