ITMI960106A1 - Dispositivo di memoria a semiconduttore e suo metodo di scrittura dati - Google Patents
Dispositivo di memoria a semiconduttore e suo metodo di scrittura dati Download PDFInfo
- Publication number
- ITMI960106A1 ITMI960106A1 IT000106A ITMI960106A ITMI960106A1 IT MI960106 A1 ITMI960106 A1 IT MI960106A1 IT 000106 A IT000106 A IT 000106A IT MI960106 A ITMI960106 A IT MI960106A IT MI960106 A1 ITMI960106 A1 IT MI960106A1
- Authority
- IT
- Italy
- Prior art keywords
- data
- address
- region
- written
- certain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010276 construction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Credit Cards Or The Like (AREA)
Description
D E S C R I Z I O N E
annessa a domanda di brevetto per INVENZIONE INDUSTRIALE dal titolo
"DISPOSITIVO DI MEMORIA A SEMICONDUTTORE E SUO METODO DI SCRITTURA DATI
D E S C R I Z I O N E
La presente invenzione si ri-ferisce ad un dispositivo di memoria a semiconduttore e ad un suo metodo di scrittura dati, ed in particolare ad un dispositivo di memoria a semiconduttore perfezionato e ad un suo metodo di scrittura dati, in grado di impedire l 'interruzione della memoria a semiconduttore e l 'errore nei dati scritti, che si verificano quando i dati sono prevalentemente scritti su u.n certo indirizza, scrivendo uniformemente i dati su ogni indirizzo di un dispositivo di memoria.
Come ben noto agli esperti nel ramo, i dispositivi di memoria che sono usati per un programma di calcolatore dovrebbero avere la caratter istic:a che i dati, scritti sul dispositivo di memoria possono non andare persi anche se si blocca improvvisamente l 'alimentazione. Per soddisfare questa esigenza, nell'industria, è stata usata una RDM (memoria a sola lettura) programmatile e cancellabile elettricamente (EEPROM). Qui la EEPROM ha una craratteristica non volatile ed è in grado di scrivere dati dopo che i dati sono cancellati, anche se viene bloccata all'istante l'alimentazione.
La figura 1 mostra un circuito convenzionale fra un microceicolatore e una memoria EEPROM. La memoria EEF’RQM comprende un terminale che seleziona un segnale di selezione di circuiti (chip) CS con cui un microcalcolatore 10 seleziona una EEPROM 20, un terminale che emette u.n segnale di pronta RDV, con cui è possibile controllare se 1a EEPROM 20 si trova in uno stato di pronto per eseguire una certa operazione o si trova in una operazione e per riportare un risultato al microcalcolatore, un terminale che riceve un segnale di clock CLK emessa dal microcalcolatore per quanto riguarda la sincronizzazione della EEPROM 20 quando un segnale di selezione di chip CS ed un segnale di pronto RDY sono disponibili, terminali di ingresso/uscita DI e DO per comunicare con il microcalcolatore 10, ed un terminale Vd ed un terminale di terra GND per ricevere tensione di alimentazione Vdd da un terminale di alimentazione collegato esternamente, ed un terminale che riceve un certo segnale ORG per un 'appropriata costruzione di memoria.
Qui il segnale ORG serve a determinare un -formato di dati -fra il microcalcolatore 10 e la memoria EEPRGM 20, e quando il segnale ORG viene applicato al terminale di tensione Vdd, ed i dati sono applicati alla terra da un'unità a 16 bit, il segnale ORG viene elaborato da un'unità a 8 bit. Nel -frattempo, il condensatore C serve come elemento per eliminare il rumore.
Verranno ora spiegati con riferimento alle figure 2 e 3 il funzionamento di un convenzionale dispositivo di memoria a semiconduttore ed un suo metodo di scrittura dati .
In primo luogo, verrà ara spiegata l'operazione relativa a quali dati sono scritti sulla EEFRGM 20. Quando il microcalcolatore 10 scrive determinati dati sulla EEPPROM 20, si genera un comando di richiesta di scrittura. Quando viene generato il comando di richiesta di scrittura, il microcalcolatore 10 emette un segnale di selezione di chip CS per selezionare una certa EEPROM 20. Quando viene applicato a ciò il segnale di selezione di chip CS, la EEPR0M 20 emette un segnale di pronto RDY, che indica un certo stato, che la ΕΕΡROM 20 si trova in un certo stato di pronto per eseguire una certa operazione, o si trova in una operazione, al microcalcolatore 10. Come risultato, dopo aver giudicato l'esistenza del segnale di pronta RDY, quando la EEPROM 20 si trova in una operazione, e la EEPROM esegue una certa operazione, il microcalcolatore 10 seleziona un'altra EEPROM, o aspetta -finché la EEPROM 20 diventa in uno stato di pronto. Come risultato dopa aver giudicato l'esistenza del segnale di pronto RDY, quando la EEPROM 20 non si trova in una operazione, il microcalcolatore 10 emette un indirizzo su cui sono scritti dati, al terminale di ingresso DI della EEPROM 20, assicarne ad un segnale di clock CLK. Successivamente, il microcalcolatore IO emette un comando di scrittura al terminale di ingresso DI della EEPROM 20 ed emette i dati da scrivere sull'indirizzo alla EEPROM 20, attraversa il terminale di ingresso DI e termina l'operazione.
Nel -frattempo, mentre si leggono certi dati da scrivere sulla EEPROM 20, il microcalcolatore 10 genera un comando di richiesta di lettura ed emette un segnale di selezione di chip 08 per selezionare una certa EEPROM 20 che sia la stessa dell'operazione di scrittura. Quando viene applicato a ciò il segnale di selezione di chip CS, la EEPROM 20 emette un segnale di pronto RDY, che indica se la EEPROM 20 si trova in uno stato di pronto per eseguire una certa operazione o si trova. in un'operazione, al microcalcolatore 10. Come risultato, dopo aver giudicato l'esistenza del segnale di pronto RDY, quando la EEPROM 20 si trova in una operazione, il micracalcolatora 10 seleziona un'altra EEPROM o aspetta finché la EEPROM 20 diventa in uno stato di pronto. Come risultato, dopo aver giudicato l'esistenza del segnale di pronto RDY, quando la EEPROM 20 non si trova in un'operazione, il microcalcolatore 10 emette un indirizzo, su cui sono scritti dati da leggere, al terminale di ingresso DI della EEPROM 20. Successivamente, il microcalcolatore 10 emette un comanda di lettura alla EEPROM 20, attraverso il terminale di ingresso DI, e la EEPROM 20 legge i dati scritti su un corrispandente indirizza ed emette al microprocessore 10 attraverso il terminale di uscita DO e termina l'operazione.
Tuttavia, come rappresentato in figura 4, quando si serivano/leggono i dati sulla convenzionale EEPROM 20, i dati sono scritti in sequenza ed in modo predominante su un certo indirizzo. Inoltre, quando si esegue la scrittura di dati rispetto al sistema in cui sono richieste certe caratteristiche e requisiti, se i dati sono in prevalenza scritti su un certo indirizzo per un certo numero di volte, ad esempio circa da 10.000 a 100.000 volte, l'indirizzo corrispondente può essere interrotto o si può veri-ficare errore nei dati scritti, cosicché diminuisce la durata di vita della EEF'ROM.
Pertanto, uno scopo della presente invenzione è quello di fornire un dispositivo di memoria a semiconduttore ed un suo metodo di scrittura dati che superi i problemi incontrati in un dispositivo di memoria convenzionale a semiconduttore ed un suo metodo di scrittura dati.
Un altro scopo della presente invenzione è quello di fornire un dispositivo di memoria a semiconduttore migliorato ed un sua metodo di scrittura dati in grado di impedire l'interruzione della memoria a semiconduttore e l'errore nei dati scritti, il che si verifica quando i dati sono prevalentemente scritti su un certo indirizzo, scrivendo uniformemente i dati su ciascun indirizzo di un dispositiva di memoria.
Per realizzare gli scopi di cui sopra, viene fornita un dispositiva di memoria a semiconduttore il quale comprende una regione di dati per scrivere i dati; ed una regione di conteggio per contare il numero di dati scritti nella regione di dati.
Per realizzare gli scopi di cui sopra, viene fornito un metodo per un dispositivo di memoria a semiconduttore, il quale comprende le seguenti fasi: una prima fase che legge il numero di dati scritti su un certo indirizza di una regione di dati quando viene data una richiesta di scrittura dati; una seconda -fase che designa un certo indirizzo come indirizzo su cui si scrivono i dati quando il valore di lettura è meno di un certo valore e scrive ivi i dati; ed una terza -fase che seleziona un altro indirizzo della regione di dati quando il valore letto è maggiore di un certo valore e ripete la prima e la seconda -fase.
BREVE DESCRIZIONE DEI DISEGNI
La -figura 1 è uno schema a blocchi di un circuito convenzionale -fra un microcalcolatore e una memoria EEF'ROM;
- la -figura 2 è uno schema di lavoro di un metodo per scrivere dati su una memoria EEPRO, nella tecnica convenzionale;
- la -figura 3 è uno schema di lavoro di un metodo per leggere i dati da una memoria EEPROM , nella tecnica convenzionale;
- la -figura 4 è una vista di una costruzione di una memoria EEPROM convenzionale;
- la figura 5 è una vista,di una costruzione di una EEPROM secondo la presente invenzione;
- la figura 6 è uno schema di lavoro di un metodo per scrivere i dati su una memoria EEPROM secondo la presente invenzione.
La -figura 5 mastra una costruzione di una EEPROM secondo la presente invenzione, la quale consiste in una coppia di indirizzi.
Ogni primo indirizzo, cioè gli indirizzi di numera dispari (01h, 03h, 05h...) di ogni coppia degli indirizzi, viene usato per una regione 30 per memorizzare dati, e ogni secondo indirizza, cioè gli indirizzi di numero pari (02h, 04h, 06h...) di ogni coppia degli indirizzi, viene usato per una regione d.i conteggio 40 per contare il numero dei dati scritti sulla regione di dati 30, rispetto alla regione di dati. Pertanto, ogni qual volta i dati sono scritti sulla regione di dati 30, la regione di conteggio 40 rispetto alla regione di dati 30 aumenta il suo valore di 1 (uno).
Si spiegherà ora con riferimento agli allegati. disegni il funzionamento e gli effetti del dispositivo di memoria a semiconduttore e del suo metodo di scrittura dati
Dapprima, quando è necessario scrivere i dati sulla EEPROM 20 durante il funzionamento del microcalcolatore 10, il microcalcolatore 10 emette un comando di scrittura dati. Quando viene generato il comando di scrittura dati, il microcalcolatore 10 emette u.n segnale di selezione di chip CS per selezionare una certa EEPROM 20. Quando viene applicato a ciò il segnale di selezione di chip CS, la EEPROM 20 emette un segnale di pronto RDY, che indica se la EEPROM 20 è in uno stato di pronto per una certa operazione o è in u.na operazione, al microcalcolatore 10. Come risultato, dopo aver giudicato l'esistenza del segnale di pronto RDY, quando la EEPROM 20 è in una operazione, il microcalcolatore 10 seleziona un'altra EEPROM o aspetta finché la EEPROM 20 diventa in uno stato di pronto.
Come risultato, dopo aver giudicato il segnale di pronto RDY, se la EEPROM 20 non è i.n una stato di funzionamento, il microcalcolatore 10 legge il valore dalla prima regione di.conteggio 40 (indirizzo: 02h) della EEPROM 20. Quando il valore di conteggio letto dalla regione di conteggio 40 è maggiore del numero effettivo di scrittura massima, il microcalcolatore 10 riconosce che la regione di conteggio 40 e la regione di dati 30 (.indirizzo: 01h) costituita da una coppia di indirizzi non sono più usate e seleziona l'indirizzo successivo (normalmente indirizzo di lettura 2 = 04h) e ripete la.procedura sopra esposta. Quando il valore di conteggio che viene letto da una certa regione di conteggio 40 è più piccalo del numero effettivo di scrittura massima, il microcalcolatore 10 designa la regione di dati 30 che corrisponde all'indirizzo della regione di conteggio 40 come un indirizzo su cui sono scritti i dati (cioè l'indirizzo -1 della regione di conteggio 40). Dopo che è stato designato l'indirizzo nel metodo di cui sopra, il microcalcolatore 10 emette un segnale di clock CLK ed un comando di scrittura alla EEPROM 20 ed emette i dati da scrivere. I dati emessi dal microcalcolatore 10 sono scritti sulla regione di dati 30 delia EEPROM 20 in cui viene designato un indirizza corrispandente. L'indirizzo della regione di conteggio 40 corrispendente all ’indirizzo della regione di dati 30 aumenta .il suo valore conteggiato di 1 (uno). Nel -frattempo, la procedura di lettura dei dati scritti sulla EEPROM 20 è uguale a quella della,figura
Come descritto sopra, il dispositivo di memoria a semiconduttore ed un suo metodo di scrittura dati secondo la presente invenzione è rivolto ad impedire 1'interruzione elettrica del corrispondente indirizzo e l'errore dei dati scritti quando i dati sono prevalentemente scritti su un certo indirizzo, allungando così la durata di vita del dispositivo di memoria a semiconduttore.
Sebbene le forme di realizzazione preferite della presente invenzione siano state scritte a scopi illustrativi, gli esperti nel ramo comprenderanno che sono possibili varie modifiche, aggiunte e sostituzioni, senza allontanarsi dall'ambito e dallo spirito dell'invenzione, come descritta nelle allegate rivendicazioni
Claims (1)
- R I V E N D I C A Z I O N I 1) Dispositivo di memoria a semiconduttore, caratterizzato dai -fatto di comprendere: - una regione di dati per scrivere dati; e una regione di conteggia per cantare il numero di dati scritti su.detta regione di dati. 25 Dispositivo di memoria a semiconduttore secondo la rivendicazione 1, caratterizzato dal -fatto che detta regione di dati e detta regione di conteggio comprendono una pluralità di indirizzi, dal -fatto che ciascun indirizzo di detta regione di dati -forma rispettivamente una coppia assieme a ciascun indirizzo di detta regione di conteggio, in modo che ogni qual volta viene scritto un certo dato su un certo indirizzo della regione di dati, il valore di conteggio del suo indirizzo di accoppiamento della regione di conteggio viene aumentato di uno (1). 3) Dispositivo di memoria a semiconduttore secondo la rivendicazione 2, caratterizzato dal -fatto che un indirizzo di detta regione di dati e un indirizzo di detta regione di conteggio sono situati in corrispondenza di indirizzi confinanti. 4) Metodo di scrittura dati di un dispositivo di memoria a semiconduttore, caratterizzato dal -fatto di comprendere le seguenti -fasi: una prima -fase che legge il numero di dati scritti su un certo indirizzo di una regione di dati quando viene data una richiesta di scrittura dati; - una seconda fase che designa un certo indirizzo come indirizza su cui si scrivono i dati quando il valore di lettura è meno di un certo valore e scrive ivi i dati; e - una terza -fase che seleziona un altro indirizzo della regione di dati quando il valore letto è maggiore di un certo valore e ripete la prima e la seconda -fase. 5) Metodo secondo la rivendicazione 4, caratteri zzato dal -fatto che ciascun indirizzo di detta regione di dati forma rispettivamente una coppia assieme con ogni indirizzo della regione di conteggio, in modo che ogni qual volta un certo dato viene scritto su un indirizzo della regione di dati, il valore di conteggio di ogni indirizzo della regione di conteggio viene aumentato di uno (1), e cosi viene calcolato il numero di dati che sono scritti sull'indirizzo della regione di dati. 6) Metodo secondo la rivendicazione 6, caratterizzato dal fatto che detto certo valore è il numero effettivo di scrittura massima della regione di dati.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950001172A KR960030252A (ko) | 1995-01-24 | 1995-01-24 | 반도체 메모리소자 및 그의 데이타 쓰기 방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITMI960106A0 ITMI960106A0 (it) | 1996-01-23 |
| ITMI960106A1 true ITMI960106A1 (it) | 1997-07-23 |
| IT1281702B1 IT1281702B1 (it) | 1998-02-26 |
Family
ID=19407145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT96MI000106A IT1281702B1 (it) | 1995-01-24 | 1996-01-23 | Dispositivo di memoria a semiconduttore e suo metodo di scrittura dati |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5710734A (it) |
| JP (1) | JPH08297992A (it) |
| KR (1) | KR960030252A (it) |
| CN (1) | CN1102291C (it) |
| DE (1) | DE19602039A1 (it) |
| GB (1) | GB2297403A (it) |
| IT (1) | IT1281702B1 (it) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642956B1 (en) * | 1998-05-29 | 2003-11-04 | Agilent Technologies, Inc. | Digital image processor for a digital camera |
| US7082490B2 (en) * | 2003-10-20 | 2006-07-25 | Atmel Corporation | Method and system for enhancing the endurance of memory cells |
| CN100343921C (zh) * | 2004-05-31 | 2007-10-17 | 联华电子股份有限公司 | 一种程序化单一位元储存sonos型存储器的方法 |
| DE102004034042A1 (de) * | 2004-07-13 | 2006-02-09 | Endress + Hauser Gmbh + Co. Kg | Elektronisches Gerät mit einem nicht flüchtigen beschreibbaren Datenspeicher |
| US20060031626A1 (en) * | 2004-08-03 | 2006-02-09 | Endress + Hauser Gmbh + Co. Kg | Field device for automation technology |
| DE102004037785A1 (de) * | 2004-08-03 | 2006-03-16 | Endress + Hauser Gmbh + Co. Kg | Feldgerät für die Automatisierungstechnik |
| JP2006318291A (ja) * | 2005-05-13 | 2006-11-24 | Fujitsu Ltd | 無線タグ管理プログラム |
| US7426613B2 (en) * | 2005-06-16 | 2008-09-16 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
| US9245591B2 (en) | 2005-06-16 | 2016-01-26 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
| US8521970B2 (en) * | 2006-04-19 | 2013-08-27 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
| CN104111893A (zh) * | 2013-06-21 | 2014-10-22 | 芜湖美的厨卫电器制造有限公司 | 数据的存储方法 |
| KR101501717B1 (ko) * | 2014-10-29 | 2015-03-12 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 관리 방법 |
| CN105808168A (zh) * | 2016-03-11 | 2016-07-27 | 宁波三星医疗电气股份有限公司 | 一种延长eeprom使用寿命的均衡方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064558A (en) * | 1976-10-22 | 1977-12-20 | General Electric Company | Method and apparatus for randomizing memory site usage |
| FR2617997A1 (fr) * | 1987-07-07 | 1989-01-13 | Mitsubishi Electric Corp | Micro-ordinateur a memoire programmable, pour le controle du nombre des temps d'ecriture dans la memoire |
| JPH01213899A (ja) * | 1988-02-23 | 1989-08-28 | Oki Electric Ind Co Ltd | データ保存方式 |
| JPH03250498A (ja) * | 1990-02-27 | 1991-11-08 | Seiko Epson Corp | 不揮発性メモリ装置 |
| JPH03272605A (ja) * | 1990-03-20 | 1991-12-04 | Kubota Corp | データ保持装置 |
| JPH04114289A (ja) * | 1990-09-04 | 1992-04-15 | Mitsubishi Electric Corp | マイクロコンピュータ集積回路装置のデータ書換え回路 |
| EP0492450B1 (en) * | 1990-12-25 | 2002-08-28 | Fuji Photo Film Co., Ltd. | Memory card having an EEPROM |
| US5367484A (en) * | 1993-04-01 | 1994-11-22 | Microchip Technology Incorporated | Programmable high endurance block for EEPROM device |
-
1995
- 1995-01-24 KR KR1019950001172A patent/KR960030252A/ko not_active Application Discontinuation
-
1996
- 1996-01-20 DE DE19602039A patent/DE19602039A1/de not_active Withdrawn
- 1996-01-22 US US08/589,536 patent/US5710734A/en not_active Expired - Fee Related
- 1996-01-22 GB GB9601211A patent/GB2297403A/en not_active Withdrawn
- 1996-01-23 IT IT96MI000106A patent/IT1281702B1/it active IP Right Grant
- 1996-01-23 CN CN96100878A patent/CN1102291C/zh not_active Expired - Fee Related
- 1996-01-24 JP JP1000696A patent/JPH08297992A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030252A (ko) | 1996-08-17 |
| CN1135081A (zh) | 1996-11-06 |
| ITMI960106A0 (it) | 1996-01-23 |
| CN1102291C (zh) | 2003-02-26 |
| JPH08297992A (ja) | 1996-11-12 |
| GB9601211D0 (en) | 1996-03-20 |
| DE19602039A1 (de) | 1996-07-25 |
| US5710734A (en) | 1998-01-20 |
| IT1281702B1 (it) | 1998-02-26 |
| GB2297403A (en) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITMI960106A1 (it) | Dispositivo di memoria a semiconduttore e suo metodo di scrittura dati | |
| US7366034B2 (en) | Nonvolatile memory | |
| US7355877B2 (en) | Semiconductor device | |
| US7251190B2 (en) | Non-volatile semiconductor memory device | |
| US6236601B1 (en) | Semiconductor memory device having faulty cells | |
| KR100320360B1 (ko) | 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 | |
| US7710754B2 (en) | Method of simple chip select for memory subsystems | |
| US7460427B2 (en) | Semiconductor integrated circuit device | |
| US5365481A (en) | Semiconductor memory device having test mode and method of setting test mode | |
| CA2503812A1 (en) | Method for identification of spi compatible serial memory devices | |
| US5383161A (en) | IC card with decoder for selective control for memory storage | |
| US5383147A (en) | IC card and method of checking the memory capacity of IC card | |
| US20090052270A1 (en) | Method of flexible memory segment assignment using a single chip select | |
| JP2000132997A (ja) | 半導体集積回路 | |
| US5392301A (en) | Programmable read only memory device having test tool for error checking and correction circuit | |
| US5835446A (en) | Column decoder for semiconductor memory device with prefetch scheme | |
| TW202038239A (zh) | 記憶體系統 | |
| KR100357727B1 (ko) | 메모리 디바이스 시험 장치 및 데이터 선택 회로 | |
| EP0450632A2 (en) | Nonvolatile semiconductor memory device | |
| US6898538B2 (en) | Method and system for the adjustment of an internal timing signal or a corresponding reference in an integrated circuit, and corresponding integrated circuit | |
| KR20230027448A (ko) | I2c 통신을 지원하는 이퓨즈 오티피 메모리 및 그의 동작 방법 | |
| US4513400A (en) | Circuit for reading out address data applied to a memory in a one-chip microcomputer | |
| US5404475A (en) | Memory apparatus comprising memory cards with a side detecting signal pin and address assignment circuitry | |
| JPH0435780B2 (it) | ||
| KR100246183B1 (ko) | 시리얼 억세스 인터페이스 방법 및 프레쉬 칩 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |