CN100343921C - 一种程序化单一位元储存sonos型存储器的方法 - Google Patents
一种程序化单一位元储存sonos型存储器的方法 Download PDFInfo
- Publication number
- CN100343921C CN100343921C CNB2004100462045A CN200410046204A CN100343921C CN 100343921 C CN100343921 C CN 100343921C CN B2004100462045 A CNB2004100462045 A CN B2004100462045A CN 200410046204 A CN200410046204 A CN 200410046204A CN 100343921 C CN100343921 C CN 100343921C
- Authority
- CN
- China
- Prior art keywords
- bit line
- storage unit
- single bit
- bit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000002347 injection Methods 0.000 claims abstract description 5
- 239000007924 injection Substances 0.000 claims abstract description 5
- 238000012163 sequencing technique Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910015801 BaSrTiO Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种程序化单一位元储存SONOS型存储单元的方法，该单一位元储存SONOS型存储单元包含有一基底、介于左位元线与右位元线之间的沟道区域、用以储存数字信息的复合介电层以及字符线，该方法包含有：对该单一位元储存SONOS型存储单元执行一左侧电子注入，其是提供该字符线一相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对高的左位元线电压(VLBL，HIGH)、提供该右位元线一相对低的右位元线电压(VRBL，LOW)、提供该基底一相对低的基底电压；以及对该单一位元储存SONOS型存储单元执行一右侧电子注入，其是提供该字符线相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对低的左位元线电压(VLBL，LOW)、提供该右位元线一相对高的右位元线电压(VRBL，HIGH)、提供该基底一相对低的基底电压。
Description
技术领域
本发明是关于可电抹除可程序非挥发性存储器领域，特别是关于一种程序化每单个存储单元仅储存单一位元信息(或称单一位元储存)的SONOS型存储单元的方法。
背景技术
非挥发性存储器，例如氮化物只读存储器(NitrideRead-Only-Memory，简称为NROM)、金属-氧化硅-氮化硅-氧化硅-硅型(Metal-Oxide-Nitride-Oxide-Silicon，简称为MONOS)存储器或硅-氧化硅-氮化硅-氧化硅-硅型(Silicon-Oxide-Nitride-Oxide-Silicon，简称为SONOS)存储器是习知技艺中常用以作为单位元存储单元储存单一位元信息的电子储存元件。下文中，将每单个存储单元仅储存单一位元信息统称为“单一位元储存(single-bit storage)”。大致上，这类型的非挥发性存储器皆具有一不导电的介电层，通常是氮化硅层，夹在上下两层硅氧层之间，用来作为捕捉电子或载子的储存媒介，在其上，则有一导电栅极，作为字符线(word line)。在基底中则掺杂有埋入式位元线，其通过某一存储单元地址时，则同时作为该存储单元的漏极或源极操作。对这类型的单一位元储存非挥发性存储器而言，其共通点是代表逻辑信息的电子被电子储存媒介捕捉后，随即被区域化局限在近漏极端或电子注入端。
图1为习知技艺的单一位元储存SONOS型存储单元100剖面示意图。根据习知技艺，单一位元储存SONOS型存储单元100的程序化是将热电子由基底10的一部分，例如近埋入式漏极端12的沟道16，注入电荷捕捉层24。该电子注入机制使得负电荷持续累积在夹在下氧化层22及上氧化层26之间的电荷捕捉层24内。通常，作法是将埋入式源极端14以及基底10接地，并施加一高正电压予控制栅极30，同时施加一高电压予埋入式漏极端12，藉此产生热电子以及足使电子克服能障的电场。由于负电荷累积在电荷捕捉层24内，改变了该存储单元晶体管的启始电压，藉由在读取模式下提供适当的电压操作条件，即可读取储存在存储器中的资料。此外，单一位元储存SONOS型存储单元100一般是利用穿隧FN热电洞进行抹除。
然而，前述习知技艺中程序化单一位元储存SONOS型存储单元100的方法却有其缺点。由于注入的电子是被区域化局限在近漏极端，因此，导致被捕陷在电荷捕捉层24的电子分布在介于漏极源极之间的沟道区域呈现不对称以及不均匀的轮廓。在图1中，同时显示这种不对称的电子分布轮廓60。由于存在这种不对称的电子分布轮廓60，因此造成存储器抹除不完全以及电子残留现象，而导致明显的存储器启始电压值升高。由上可知，习知技艺中程序化单一位元储存SONOS型存储单元100的方法仍有缺陷而需要进一步改善。
发明内容
本发明的主要目的在提供一种改良的程序化单一位元储存SONOS型可电抹除可程序性存储单元的方法。
本发明的另一目的在提供一种改良的程序化单一位元储存SONOS型存储单元的方法，藉此改善单一位元储存SONOS型存储单元启始电压升高的问题。
为达前述目的，本发明提供一种程序化单一位元储存SONOS型存储单元的方法，该单一位元储存SONOS型存储单元包含有一基底、介于左位元线与右位元线之间的沟道区域、用以储存数字信息的复合介电层以及字符线，该方法包含有：对该单一位元储存SONOS型存储单元执行一左侧电子注入，其是提供该字符线一相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对高的左位元线电压(VLBL，HIGH)、提供该右位元线一相对低的右位元线电压(VRBL，LOW)、提供该基底一相对低的基底电压；以及对该单一位元储存SONOS型存储单元执行一右侧电子注入，其是提供该字符线相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对低的左位元线电压(VLBL，LOW)、提供该右位元线一相对高的右位元线电压(VRBL，HIGH)、提供该基底一相对低的基底电压。
本发明方法是以进行二次程序化操作，将已经进行过第一次单边程序化的单一位元储存SONOS型存储单元反向进行电子注入，因此可以获得对称及均匀化的电子分布轮廓。
附图说明
图1为习知技艺的单一位元储存SONOS型存储单元剖面示意图；
图2及图3为本发明较佳实施例程序化单一位元储存SONOS型存储单元的方法剖面图。
符号说明
10～基底
12～左位元线
14～右位元线
16～沟道
22～下氧化层
24～氮化硅层
26～上氧化层
30～位元线
60～不对称的电子分布轮廓
160～对称的电子分布轮廓
100～单一位元储存SONOS型存储单元
具体实施方式
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施方式，并配合所附图式，作详细说明如下：
本发明是相关于一种改良的程序化单一位元储存SONOS型非挥发性存储单元的方法。该行业者应理解本文中所指“SONOS”型存储器可能涵盖任何可用的电子捕捉层，而非仅局限在氧化硅-氮化硅-氧化硅(ONO)介电层。换句话说，本发明所称的“SONOS”型非挥发性忆体是涵盖任何具备电子捕捉能力的介电层，除非有特别指明“SONOS”中的ONO介电层是为氧化硅-氮化硅-氧化硅(ONO)介电层。
请参阅图2及图3，其中图2及图3为本发明较佳实施例程序化单一位元储存SONOS型存储单元的方法剖面图，图中部分区域沿用相同符号。如图2所示，基底10可以为P型硅基底，其主表面上形成有存储器阵列以及许多存储单元。同时，该行业者应理解符号10所指区域可以为形成于存储器区域的离子井，例如P型井。为方便说明，图2及图3中仅显示该存储器阵列中与本发明相关的放大剖面结构。
如图2所示，在基底10中形成有埋入式位元线12与14，位元线12与14以离子植入方式植入基底。复合介电层20是至少形成在沟道区域16上。在复合介电层20上则通过有一条多晶硅字符线30。通常，字符线30与埋入式位元线12与14的走向为正交。在其它实施例中，多晶硅字符线30可以为其它导电材质替代，例如金属。本发明单一位元储存SONOS型存储单元100因此至少具有介于左位元线12与右位元线14之间的沟道区域16、用以储存数字信息的复合介电层20以及字符线30。
复合介电层20可以为任何介电层或材料层其具备电子捕捉能力。换言之，要达成此电子捕捉能力，该介电层许有阻障高度相较于夹设它的介电层要低的特征(lower barrier height)。根据本发明的较佳实施例，复合介电层20可为氧化硅-氮化硅-氧化硅(ONO)介电层，包括底氧化层22、氮化硅层24以及上氧化层26。但是其它替代材料亦可以使用，例如氮化硅-氧化硅(NO)介电层、氧化硅-氮化硅(ON)介电层、SiO2/Ta2O5、SiO2/Ta2O5/SiO2、SiO2/SrTiO3、SiO2/BaSrTiO2、SiO2/SrTiO3/SiO2、SiO2/SrTiO3/BaSrTiO2、SiO2/Hf2O5/SiO2等等。
仍然参阅图2，根据本发明方法，当程序化单一位元储存SONOS型存储单元100时，提供给选择到的字符线30一相对高的字符线电压(VWL，HIGH)、提供给左位元线12一相对高的左位元线电压(VLBL，HIGH)、提供给右位元线14一相对低的右位元线电压(VRBL，LOW)，同时提供给基底10一相对低的基底电压(VSUB)。在前述的操作条件下，可执行一左端热电子注入，使电子被注入氮化硅层24中，且电子被区域化局限在近左位元线12的一侧。
接着，如图3所示，针对该单一位元储存SONOS型存储单元100进行二次程序化操作。为使注入氮化硅层24中的电子分布能达到对称及均匀化的程度，二次程序化操作是从右端位元线14方向注入电子。根据本发明方法，二次程序化单一位元储存SONOS型存储单元100时，提供给选择到的字符线30一相对高的字符线电压(VWL，HIGH)、提供给左位元线12一相对低的左位元线电压(VLBL，LOW)、提供给右位元线14一相对高的右位元线电压(VRBL，HIGH)，同时提供给基底10一相对低的基底电压(VSUB)。在前述的操作条件下，可执行一右端热电子注入，使电子被注入氮化硅层24中，且电子被区域化局限在近右位元线14的一侧。
由于本发明方法是以进行二次程序化操作，将已经进行过第一次单边程序化的单一位元储存SONOS型存储单元100反向进行电子注入，因此可以获得对称及均匀化的电子分布轮廓160。
Claims (6)
1.一种程序化单一位元储存SONOS型存储单元的方法，该单一位元储存SONOS型存储单元包含有一基底、介于左位元线与右位元线之间的沟道区域、用以储存数字信息的复合介电层以及字符线，该方法包含有：
对该单一位元储存SONOS型存储单元执行一左侧电子注入，其是提供该字符线一相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对高的左位元线电压(VLBL，HIGH)、提供该右位元线一相对低的右位元线电压(VRBL，LOW)、提供该基底一相对低的基底电压；以及
对该单一位元储存SONOS型存储单元执行一右侧电子注入，其是提供该字符线相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对低的左位元线电压(VLBL，LOW)、提供该右位元线一相对高的右位元线电压(VRBL，HIGH)、提供该基底一相对低的基底电压。
2.根据权利要求1所述的程序化单一位元储存SONOS型存储单元的方法，其中该复合介电层是氧化硅-氮化硅-氧化硅介电层，包括底氧化层、氮化硅层以及上氧化层。
3.根据权利要求1所述的程序化单一位元储存SONOS型存储单元的方法，其中该左位元线以及右位元线皆为埋入式位元线，以离子植入方式植入基底。
4.一种程序化单一位元储存非挥发性存储单元的方法，包含有：
提供单一位元储存非挥发性存储单元，包含有一基底、介于左位元线与右位元线之间的沟道区域、用以储存数字信息的复合介电层以及字符线；
对该单一位元储存非挥发性存储单元执行一左侧电子注入，其是提供该字符线一相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对高的左位元线电压(VLBL，HIGH)、提供该右位元线一相对低的右位元线电压(VRBL，LOW)、提供该基底一相对低的基底电压；以及
对该单一位元储存非挥发性存储单元执行一右侧电子注入，其是提供该字符线相对高的字符线电压(VWL，HIGH)、提供该左位元线一相对低的左位元线电压(VLBL，LOW)、提供该右位元线一相对高的右位元线电压(VRBL，HIGH)、提供该基底一相对低的基底电压。
5.根据权利要求4所述的程序化单一位元储存非挥发性存储单元的方法，其中该单一位元储存非挥发性存储单元是单一位元储存SONOS型存储单元。
6.根据权利要求4所述的程序化单一位元储存非挥发性存储单元的方法，其中该复合介电层是氧化硅-氮化硅-氧化硅介电层，包括底氧化层、氮化硅层以及上氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100462045A CN100343921C (zh) | 2004-05-31 | 2004-05-31 | 一种程序化单一位元储存sonos型存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100462045A CN100343921C (zh) | 2004-05-31 | 2004-05-31 | 一种程序化单一位元储存sonos型存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1705039A CN1705039A (zh) | 2005-12-07 |
| CN100343921C true CN100343921C (zh) | 2007-10-17 |
Family
ID=35577408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100462045A Expired - Lifetime CN100343921C (zh) | 2004-05-31 | 2004-05-31 | 一种程序化单一位元储存sonos型存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100343921C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562044B (zh) * | 2008-04-14 | 2012-02-22 | 旺宏电子股份有限公司 | 存储单元的编程方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135081A (zh) * | 1995-01-24 | 1996-11-06 | Lg电子株式会社 | 半导体存储装置及其数据写入方法 |
| JP2004054966A (ja) * | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | 不揮発性半導体メモリ及びその動作方法 |
-
2004
- 2004-05-31 CN CNB2004100462045A patent/CN100343921C/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135081A (zh) * | 1995-01-24 | 1996-11-06 | Lg电子株式会社 | 半导体存储装置及其数据写入方法 |
| JP2004054966A (ja) * | 2002-07-16 | 2004-02-19 | Fujitsu Ltd | 不揮発性半導体メモリ及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1705039A (zh) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456596B1 (ko) | 부유트랩형 비휘발성 기억소자의 소거 방법 | |
| US7471564B2 (en) | Trapping storage flash memory cell structure with inversion source and drain regions | |
| KR100964759B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US7471568B2 (en) | Multi-level cell memory structures with enlarged second bit operation window | |
| US20090280611A1 (en) | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ono) top dielectric layer | |
| CN1864231A (zh) | 内存装置以及使用正栅极应力以回复过度擦除存储单元的方法 | |
| US20030089935A1 (en) | Non-volatile semiconductor memory device with multi-layer gate insulating structure | |
| TW476144B (en) | Non-volatile memory | |
| CN101393918B (zh) | 双比特的sonos eeprom存储结构单元及其制备方法 | |
| CN1619702A (zh) | 内存元件的增进抹除并且避免过度抹除的方法及其结构 | |
| US7486567B2 (en) | Method for high speed programming of a charge trapping memory with an enhanced charge trapping site | |
| KR20080102030A (ko) | 플래시 메모리 소자, 그 제조 방법 및 동작 방법 | |
| US20070114572A1 (en) | Gate structure including multi-tunneling layer and method of fabricating the same, non-volatile memory device and method of fabricating the same | |
| CN100343921C (zh) | 一种程序化单一位元储存sonos型存储器的方法 | |
| US7599229B2 (en) | Methods and structures for expanding a memory operation window and reducing a second bit effect | |
| US20070231991A1 (en) | Semiconductor memory device and method of operating a semiconductor memory device | |
| US7064370B2 (en) | Method for manufacturing semiconductor device and the device thereof | |
| US20060215460A1 (en) | Method of operating p-channel memory | |
| US7852680B2 (en) | Operating method of multi-level memory cell | |
| US20080031039A1 (en) | Devices and operation methods for reducing second bit effect in memory device | |
| US20080151642A1 (en) | Double-Side-Bias Methods of Programming and Erasing a Virtual Ground Array Memory | |
| US7244652B2 (en) | Method of forming a split programming virtual ground SONOS memory | |
| US20080251831A1 (en) | Semiconductor structure and process for reducing the second bit effect of a memory device | |
| US7684252B2 (en) | Method and structure for operating memory devices on fringes of control gate | |
| KR100767881B1 (ko) | 메모리 디바이스 제조 방법, 메모리 셀, 메모리 디바이스및 메모리 디바이스 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20071017 |