IT8322693A1 - Sistema digitale per la sintonizzazione automatica fine, attivato durante gli intervalli di ritraccia verticale - Google Patents
Sistema digitale per la sintonizzazione automatica fine, attivato durante gli intervalli di ritraccia verticale Download PDFInfo
- Publication number
- IT8322693A1 IT8322693A1 IT1983A22693A IT2269383A IT8322693A1 IT 8322693 A1 IT8322693 A1 IT 8322693A1 IT 1983A22693 A IT1983A22693 A IT 1983A22693A IT 2269383 A IT2269383 A IT 2269383A IT 8322693 A1 IT8322693 A1 IT 8322693A1
- Authority
- IT
- Italy
- Prior art keywords
- signal
- frequency
- count
- counter
- counting
- Prior art date
Links
- 230000001373 regressive effect Effects 0.000 claims description 131
- 238000005259 measurement Methods 0.000 claims description 88
- 230000004044 response Effects 0.000 claims description 73
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 238000003786 synthesis reaction Methods 0.000 claims description 47
- 230000000750 progressive effect Effects 0.000 claims description 31
- 230000000875 corresponding effect Effects 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 6
- 230000001276 controlling effect Effects 0.000 claims description 3
- 230000002596 correlated effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 4
- 238000001914 filtration Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 27
- 230000002829 reductive effect Effects 0.000 description 13
- 239000002131 composite material Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 241000287227 Fringillidae Species 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
Descrizione dell?invenzione avente per titolo:
" Sistema digitale per la sintonizzazione automatica fine, attivato durante gli intervalli di ritraccia verticale . "
RIASSUNTO
Un sistema digitale per la sintonizzazione automatica fine, per un ricevitore televisivo, include un complesso contatore ( 30 ) per la misura della frequenza della portante di immagine a frequenza intermedia, mediante conteggio dei cicli della portante di immagine a frequenza intermedia, durante un intervallo di misura e mediante confronto del conteggio al termine dell'intervallo di misura con un conteggio prede terminato, correlato alla frequenza nominale della portante di immagine, a frequenza intermedia. Per impedire il conteggio e , conseguentemente , gli errori nella misura della frequenza, a causa della sovramodulazione della portante di immagine durante gli intervalli di immagine , l'operazione di misura della frequenza viene abilitata durante una porzione predeterminata dell'intervallo di ritraccia verticale , quando la portante di immagine non viene sovramodulata .
DESCRIZIONE DELL' INVENZIONE
La presente invenzione si riferisce al campo degli apparati digitali per la sintonizzazione automatica fine (AFT - automatic fine tuning), in cui viene impiegato un contatore per la misura della frequenza di una portante di supporto delle informazioni di un segnale a frequenza intermedia, per lo sviluppo di un segnale di controllo della sintonizzazione accoppiato ad un oscillatore locale , allo scopo di correggere le deviazioni di frequenza della portante di supporto delle informazioni.
L' apparato digitale per la sintonizzazione automatica fine, del tipo precedentemente descritto, ? desiderabile poich? rende possibile l'eliminazione dei costosi complessi circuitali discreti, inclusi i circuiti sintonizzati che devono venire accuratamente allineati, associati agli apparati analogici per la sintonizzazione automatica fine, tradizionalmente impiegati nei radioricevitori e nei ricevitori televisivi. Un apparato digitale per la sintonizzazione automatica fine risulta pure desiderabile poich? consente l'incorporamento di una porzione significativa dell'apparato di controllo della sintonizzazione di un ricevitore in circuiti integrati di elaborazione dei segnali, di tipo digitale, per altre porzioni del ricevitore.
Un problema che si ? riscontrato in un tale apparato digitale per la sintonizzazione automatica fine, ? rappresentato dal fatto che se la portante di supporto delle informazioni del segnale a radiofrequenza ricevuto viene sovramodulata, la corrispondente portante di supporto delle informazioni del segnale a frequenza inteimedia, risulter? pure sovramodulata, mentre la stessa pu? presentare un'ampiezza cos? bassa per cui un contatore impiegato per misurarne la frequenza non pu? rispondere , in modo affidabile, alla stessa. Questo pu? provocare interruzioni, a carattere di disturbo, nel processo di sintonizzazione le quali, in un ricevitore televisivo, possono comportare disturbi corrispondenti nelle risposte audio e video .
In accordo con i principi caratteristici della presente invenzione , viene fornito un apparato digitale per la sintonizzazione automatica fine AFT, per un ricevitore televisivo , il quale viene abilitato in modo tale da consentire la misura della frequenza della portante di supporto delle informazioni del segnale a frequenza intermedia, durante gli intervalli di ritraccia ossia, ad esempio, durante una parte dell'intervallo di ritraccia verticale, in cui la portante di immagine non tende a venire sovramodulata e , conseguentemente , presenta un'ampiezza adatta per una misura affidabile della frequenza.
In un'altra forma pratica realizzativa, viene impiegato, in modo selettivo, un singolo complesso di conteggio per misurare frequenze del segnale locale LO e del segnale a frequenza intermedia IF, durante i rispettivi intervalli di tempo . In modo specifico, prima di un primo intervallo di misura durante il quale deve venire misurata la frequenza del segnale LO, un numero correlato alla frequenza de siderata del segnale LO, viene caricato nel complesso di conteggio mentre , prima di un secondo intervallo di misura, durante il quale deve venire misurata la frequenza, un numero correlato alla frequenza desiderata del segnale a frequenza intermedia viene caricato nello stesso complesso contatore. Durante ogni intervallo di misura, il rispettivo segnale LO o il rispettivo segnale a frequenza intermedia IF viene accoppiato ad un complesso di conteggio, in modo tale che il complesso di conteggio possa conteggiare in risposta allo stesso, a partire dal numero caricato, in origine, nello stesso. Al termine di ogni intervallo di misura, indipendentemente dal segnale che viene misurato, il conteggio del complesso di conteggio viene confrontato con lo stesso conteggio predeterminato, allo scopo di generare segnali rappresentativi delle eventuali deviazioni di frequenza del segnale che viene misurato, nei confronti della rispettiva frequenza desiderata.
Preferibilmente, quando l'invenzione viene impiegata in un ricevitore televisivo, il complesso di conteggio viene controllato in risposta agli impulsi di sincronizzazione della deflessione , in modo tale che possa venire rispettivamente misurata la frequenza del segnale 10, salvo durante una porzione di un intervallo di ritraccia in cui viene misurata la frequenza della portante di immagine del segnale a frequenza intermedia. Poich? la portante di immagine non tende a venire sovramodulata durante gli intervalli di ritraccia, a differenza di quanto pu? verificarsi durante gli intervalli di immagine fra gli intervalli di ritraccia, questi ultimi garantiscono che la misura di frequenza della portante di immagine del segnale a frequenza intermedia risulti relativamente affidabile.
La presente invenzione risulter? pi? evidente dall'analisi della seguente descrizione dettagliata, la quale deve essere considerata in unione ai disegni allegati, nei quali:
la figura 1 costituisce un diagramma schematico a blocchi di un sistema di sintonizzazione nel quale pu? venire vantaggiosamente impiegata la presente invenzione;
le figure 2, 3, 4, 5 e 6 rappresentano diagrammi schematici, in forma logica, delle rispettive porzioni di una versione preferita della presente invenzione ;
le figure 4a, 5a e 6a illustrano rappresentazioni grafiche di varie forme d'onda di segnali utili per la comprensione del principio di funzionamento delle strutture schematizzate nelle figure 2, 3, 4, 5 e 6;
le figure 7a e 7b costituiscono diagrammi schematici, in forma logica, di specifiche concretizzazioni pratiche di porzioni delle strutture rappresentate , in forma a blocchi, nella figura 2;
le figure 8 e 9 costituiscono rappresentazioni schematiche , in forma diagrammatica logica delle rispettive porzioni della struttura del complesso rappresentato, in forma a blocchi, nella figura 1;
la figura 9a illustra rappresentazioni grafiche di forme d'onda di segnali, utili per la comprensione del principio di funzionamento della struttura illustrata nella figura 9.
Nelle varie figure, le linee, comprese fra determinati blocchi, contraddistinte da piccole linee diagonali, indicano percorsi multipli per i segnali .
facendo ora riferimento particolareggiato alla figura 1 pu? essere rilevato che una sorgente di segnali a radiofrequenza (RP) 1 fornisce una pluralit? di segnali televisivi a radiofrequenza ad un ricevitore televisivo, corrispondenti ai rispettivi canali. Ogni segnale RP include portanti di immagine, di colore ed audio modulate. I segnali a radiofrequenza, alimentati dalla sorgente di segnali a radiofrequenza 1, vengono alimentati ad un amplificatore a radiofrequenza 3 il quale viene sintonizzato in risposta ad una tensione di sintonizzazione TV ( tuning voltage ), per la selezione di uno dei segnali a radiofrequenza corrispondenti ad un canale selezionato da un utente . Il segnale a radiofrequenza selezionato viene alimentato ad un miscelatore 5. Il miscelatore 5 riceve pure un segnale generato da un oscillatore locale 7.
L'oscillatore locale 7 risulta pure sensibile alla tensione di sintonizzazione , per il controllo della frequenza del segnale derivato dall'oscillatore locale , in accordo con il canale selezionato . Il miscelatore 5 eterodina il segnale a radiofrequenza selezionato dall'amplificatore a radiofrequenza 3, con il segnale dell'oscillatore locale, generato appunto dall'oscillatore locale 7, in modo tale da produrre un segnale a frequenza intermedia IF includente portanti di immagine, di colore ed audio modulate , corrispondenti a quelle del segnale a radiofrequenza selezionato . Negli Stati Uniti d'America, la portante di immagine presenta una frequenza nominale di 45, 75 MHz . La portante di colore presenta una frequenza nominale di 42, 17 MHz . La portante audio presenta una frequenza nominale di 41, 25 MHz .
L'amplificatore a radiofrequenza 3 e l'oscillatore locale 7 includono, individualmente, opportuni circuiti sintonizzati per la determinazione delle loro frequenze di risposta . Ogni circuito sintonizzato include un induttore ed un diodo a capacit?, del tipo controllato in tensione , tali diodi essendo comunemente noti come diodi "varactor" . Un diodo varactor viene polarizzato, in senso inverso, dalla tensione di sintonizzazione TV, in modo tale da presentare una reattanza capacitiva. L'ampiezza della tensione di sintonizzazione TV determina l'ampiezza, vale a dire il valore della reattanza capacitiva e , conseguentemente , la risposta di frequenza del circuito sintonizzato . Poich? un circuito sintonizzato, controllato da un singolo varactor, non ? in grado di venire sintonizzato entro l'intera gamma dei segnali televisivi, vengono abilitati, selettivamente, differenti circuiti sintonizzati, in risposta a segnali di controllo di selezione delle banda, generati in accordo con la banda di frequenze dei canali selezionati .
Il segnale a frequenza intermedia IP, generato dal miscelatore 5, viene alimentato ad un filtro IF 9 il quale filtra il segnale a frequenza intermedia rice vuto . Il segnale filtrato , a frequenza intermedia, vie ne amplificato da un amplificatore a frequenza inter media 1 1 ed accoppiato ad un rivelatore video 13 . Il rivelatore video 13 demodula il segnale filtrato ed amplificato, a frequenza intermedia, in modo tale da produrre un segnale video alla banda di base , rappresentante le informazioni di luminanza, di crominanza e di sincronizzazione . Il segnale video, alla banda di base, viene accoppiato ad una unit? di elaborazione delle immagini 15 e ad un circuito separatore dei segnali di sincronizzazione 17. Il segnale a frequenza intermedia viene pure alimentato ad una unit? di elaborazione dei segnali audio 19 la quale estrae le informazioni audio dal segnale a frequenza intermedia, in modo tale da produrre un segnale ad audiofrequenza. Il segnale ad audiofrequenza viene amplificato dall'unit? di elaborazione audio 19 ed accoppiato ad un altoparlante 21.
L'unit? 15 di elaborazione delle immagini separa il segnale video alla banda di base in segnali rappresentanti le informazioni di luminanza e di crominanza ed elabora i segnali separati di luminanza e di crominanza allo scopo di produrre i segnali R, G e B rappresentativi delle informazioni correlate al rosso , al verde ed al blu, rispettivamente . I segnali R, B e G sono accoppiati ai rispettivi cannoni elettronici di un tubo di riproduzione delle immagi ni 23 il quale, in risposta a questi segnali genera i rispettivi fasci elettronici .
Il circuito separatore dei sincronismi 17 estrae un segnale composito di sincronizzazione delle immagini illustrato , graficamente , nella figura 5, il quale contiene gli impulsi di sincronizzazione orizzontale e verticale, dal segnale video della banda di base . Il segnale composito di sincronizzazione viene alimentato ad una unit? di deflessione 25 la quale produce i segnali di deflesisione orizzontale e verticale . I segnali di deflessione vengono accoppiati alle bobine di deflessione 27 associate al tubo di riproduzione delle immagini 23, allo scopo di consentire la deflessione
dei fasci elettronici prodotti dai cannoni elettronici del tubo di riproduzione delle immagini 23, in accordo con un classico disegno a trama televisiva. In modo pi? specifico, deve essere rilevato che i segnali di deflessione orizzontale e verticale operano in modo tale per cui i fasci elettronici generati dai cannoni del tubo di riproduzione delle immagini 23 possano venire fatti esplorare, in senso orizzontale, in successive linee di scansione . Dopo ogni linea di scansione , i fasci elettronici subiscono una fase di ritraccia, nel senso che si portano in corrispondenza dell' inizio della successiva linea inferiore di scansione . Al termine di un campo completo di linee di scansione , vale a dire al termine di 525 linee di scansione , in accordo con gli standard statunitensi, i fasci elettronici vengono riportati in corrispondenza della parte superiore del campo successivo, durante un intervallo di ritraccia verticale .
Un' unit? di soppressione 29 risulta sensibile ai segnali di deflessione orizzontale e verticale , generati all'interno dell'unit? di deflessione 25, allo scopo di generare gli impulsi di soppre ssione orizzontale e verticale durante gli intervalli di ritraccia orizzontale e verticale , rispettivamente . Gli impulsi di soppressione vengono alimentati all'unit? di elaborazione delle immagini 15, allo scopo di inibire la generazione di un'immagine durante gli intervalli di ritraccia.
La porzione del ricevitore televisivo schematizzata nella figura 1 e sinora descritta, ? di tipo tradizionale e , conseguentemente , non ? stato ritenuto necessario riportarne la descrizione pi? dettagliata. La porzione rimanente del ricevitore televisivo, schematizzato nella figura 1 , comprende un sistema di controllo della sintonizzazione , per la ge ne razione dei segnali corrispondenti alla tensione di sintonizzazione e dei segnali di commutazione di banda per l'amplificatore a radiofrequenza 3 e per l'oscillatore locale 7.
Fondamentalmente , il sistema di controllo della frequenza include due anelli ad aggancio di frequenza (FLL - frequency locked loop) . Quando viene selezionato un nuovo canale , viene abilitata l'operazione di un primo anello ad aggancio di frequenza FLL. Il primo FLL misura la frequenza del segnale generato dall'oscillatore locale (LO-local oscillator) e genera i segnali di controllo richiesti per controllare l'ampiezza della tensione di sintonizzazione, finch? la frequenza del segnale LO rientra in una gamma prestabilita del valore nominale , per il canale selezionato . Quando il primo anello FLL ha completato la propria operazione, viene abilitata l'operazione del secondo anello FLL. Il secondo anello FLL misura la frequenza della portante di immagine del segnale a frequenza intermedia e genera segnali di controllo per controllare l'ampiezza della tensione di sin tonizzazione finch? la frequenza della portante di immagine rientra in una gamma prestabilita del proprio valore nominale .
Il primo anello FLL sintetizza la frequenza nominale del segnale LO per il canale selezionato. La frequenza nominale LO ? rappresentata da quella frequenza che viene richiesta per sintonizzare il segnale a radiofrequenza teletrasmesso che risulta associato al canale rispettivo. Negli Stati Uniti d'America, la Commissione Federale per le Comunicazioni (Federal Communication Commission) ha imposto frequenze standard molto precise per i segnali a radiofrequenza teletrasmessi. Il secondo anello FLL rende possibile una sintonizzazione automatica fine del ricevitore nei confronti dei segnali a radiofrequenza che risultano spostati, come frequenza, rispetto ai corrispondenti segnali RF teletrasmessi. Queste portanti a radiofrequenza, presentanti una frequenza non standardizzata, possono venire fornite da sistemi televisivi via cavo o del tipo ad antenna centralizzata (master antenna), da riproduttori di videonastri e da riproduttori di dischi, da videogiochi o da calcolatori per uso domestico, che possono comportare l'impiego della sorgente a radiofrequenza 1.
In accordo con un aspetto della presente invenzione , il primo anello FLL ed il secondo anello FLL utilizzano, in comune, un campionatore comune di frequenza 30 il quale misura, in modo selettivo, la frequenza del segnale LO, generato dall'oscillatore locale, durante il modo di funzionamento di sintesi, mentre misura la frequenza della portante di immagine del segnale a frequenza intermedia, durante il modo di funzionamento corrispondente alla sintonizzazione automatica fine (AFT - automatic fine tuning). Il campionatore di frequenza 30 viene abilitato, in modo selettivo, allo scopo di misurare la frequenza del segnale LO in risposta ad un livello logico "elevato" di un segnale di comando per "l'abilitazione alla sintesi", mentre viene abilitato allo scopo di misurare la frequenza del segnale a frequenza intermedia in risposta ad un livello logico elevato di un segnale di comando di "abilitazione alla sintonizzazione automatica fine". I segnali di comando di "abilitazione alla sintesi" e di "abilitazione alla sintonizzazione automatica fine AFT", vengono generati da una unit? di controllo della sintonizzazione 45, in accordo con quanto verr? in seguito descritto in modo pi? dettagliato.
Il segnale LO, generato dall'oscillatore locale, viene accoppiato ad un primo divisore di frequenza o pre-demoltiplicatore 33 il quale divide la frequenza del segnale LO, in modo tale da produrre una versione del segnale LO divisa come frequenza, la quale viene accoppiata al campionatore di frequenza 30. Il segnale a frequenza intermedia, derivato dall'amplificatore a frequenza intermedia 11, viene alimentato, ad un secondo divisore di frequenza o pre-demoltiplicatore 65, il quale divide la frequenza del segnale a frequenza intermedia in accordo con un secondo fattore di divisione, allo scopo di produrre una versione divisa, come frequenza, del segnale a frequenza intermedia, tale versione venendo alimentata al campionatore di frequenza 30. Poich? la portante dominante nel segnale a frequenza intermedia ? rappresentata dalla portante di immagine, il pre-demoltiplicatore 65 risponder? alla portante di immagine anzich? ad altre portanti presenti nel segnale a frequenza intermedia. Conseguentemente, il segnale in uscita dal divisore di frequenza 65 ? costituito, realt?, da una versione divisa, come frequenza, della portante di immagine del segnale a frequenza intermedia. Il primo fattore di divisione ed il secondo fattore di divisione dei pre-demoltiplicatori 33 e 65, vengono selezionati in modo tale che i rispettivi segnali divisi, come frequenza, alimentati al campionatore di frequenza 30, presentino frequenze entro la gamma delle frequenze operative del campionatore di frequenza 30. Un appropriato primo fattore di divisione ed un appropriato secondo fattore di divisione , per l'uso negli Stati Uniti d'America, sono rappresentati dai fattori 256 e 8, secondo quanto indicato, a titolo di esempio, nella figura 1. Per questi fattori di divisione , il pre-demoltiplicatore , o divisore di frequenza 33 produce un impulso ad ogni duecentocinquantasei cicli del segnale LO, mentre il pre-demoltiplicatore 8 produrr? un impulso ad ogni otto cicli della portante di immagine del segnale a frequenza intermedia IF.
Poich? la portante i immagine del segnale a radiofrequenza ricevuto pu? venire sovramodulata, la portante di immagine del segnale a frequenza intermedia pu? essere corrispondentemente sovramodulata . Conseguentemente, l'ampiezza della portante di immagine del segnale a frequenza intermedia pu? essere cos? "bassa per cui il pre-demoltiplicatore 65 e, conseguentemente, il campionatore di frequenza 30 non possono risultare in grado di rispondere, allo stesso, in modo affidabile. Pertanto, una misura affidabile di frequenza della portante di immagine del segnale a frequenza intermedia pu? essere ottenuta da parte del campionatore di frequenza 30 venendo abilitato, in modo selettivo, per misurare la frequenza del segnale a frequenza intermedia nel modo di funzionamento per la sintonizzazione automatica fine (AFT) soltanto durante una porzione dell'intervallo di ritraccia verticale in cui la portante di immagine non tende alla sovramodulazione e, conseguentemente, presenta un'ampiezza relativamente elevata, adatta a consentire una misura affidabile di frequenza.
Per questo scopo, il segnale composito di sincronizzazione prodotto dal circuito 17 di separazione dei sincronismi, viene accoppiato ad un rivelatore degli "impulsi verticali" 71. All'inizio dell'intervallo di ritraccia verticale, il rivelatore degli "impulsi verticali" 71 genera un impulso "verticale" il quale viene accoppiato al campionatore della frequenza LO, indicato dal blocco 30. L'impulso "verticale" determina l'inizio della misura di frequenza della portante di immagine del segnale a frequenza intermedia durante una porzione predeterminata dell'intervallo di ritraccia verticale, secondo quanto il lustrato nella figura 5a.
Fella figura 5a, la forma d'onda A illustra un tipico segnale video della banda di base, con particolare enfasi sull'intervallo di ritraccia verticale Deve essere rilevato che nell'intervallo corrispondente all'immagine, l'ampiezza dei segnali video fra i successivi impulsi di sincronizzazione orizzontale (separati da intervalli di scansione orizzontale H) pu? essere alquanto bassa, in accordo con la modulazione della portante di immagine.
Tuttavia, nell'intervallo di ritraccia verticale, l'ampiezza del segnale video risulta relativamente elevata. Secondo quanto indicato nella forma d'onda B, l'impulso "verticale" viene generato appena dopo il termine del primo impulso di sincronizzazione verticale nell'intervallo di ritraccia verticale.
Come indicato nella forma d'onda E, l'intervallo di misura della frequenza 10 inizia appena dopo
la generazione dell'impulso "verticale" e termina appena prima della porzione dell'intervallo di ritraccia verticale riservata per le informazioni
dei segnali di prova e per le informazioni" teletext". Questo ? desiderabile poich? la portante di immagine pu? venire sovramodulata dalle informazioni "teletext" e dalle informazioni dei segnali di prova, secondo quanto indicato, con linee tratteggiate, nell'intervallo riservato alle informazioni "teletext" ed ai segnali di prova della forma d'onda A.
Come verr? in seguito descritto, con maggiori det tagli, con riferimento alle figure 2 e 3, il campionatore di frequenza 30 include un complesso contatore il quale viene abilitato , in modo selettivo, per il conteggio di impulsi appartenenti alla versione divisa, come frequenza, del segnale LO o alla versione divisa, come frequenza, del segnale a frequenza intermedia, durante i rispettivi intervalli di misura. Gli intervalli di misura vengono stabiliti per mezzo di segnali di tempificazione alimentati al campionatore di frequenza 30 da parte di un contatore di riferimento 35. Il contatore di riferimento 35 produce i segnali di tempificazione suddividendo, in successione, la frequenza di un segnale presentante una frequenza di riferimento generato da un oscillatore 37, del tipo controllato a cristallo. A titolo di esempio illustrativo, secondo quanto indicato nella figura 1, un oscillatore controllato a cristallo 37 ? progettato in modo tale da produrre un segnale presentante una frequenza di riferimento di 4 MHz. Il segnale di tempificazione, presentante la frequenza pi? bassa, prodotto dal contatore di riferimento 35, presenta una frequenza di 488,3 Hz (4 MHz ? 2<3>), vale a dire un periodo di 2048 microsecondi, tale segnale essendo stato contraddistinto dal riferimento R. Altri segnali di tempificazione utilizzati nella struttura rappresentata nelle figure, sono stati contraddistinti dai riferimenti 2R, 4R, 64R e 256R, in cui il coefficiente di R indica la relazione inversa del periodo del particolare segnale di terzipificazione rispetto a quello di R. Ad esempio 2R presenta un periodo di 1024 microsecondi, 4R presenta un periodo di 512 microsecondi, 64R presenta un periodi di 32 microsecondi mentre 256R presenta un periodo di 8 microsecondi.
Appena prima degli intervalli di misura, il complesso a contatore viene pre-posizionato alle rispettive condizioni predeterminate, corrispondenti a numeri correlati alle frequenze nominali dei segnali che devono venire misurati. Quantunque la frequenza nominale della portante di immagine del segnale a frequenza intermedia risulti la stessa per ogni canale, la frequenza nominale del segnale 10 generato dall'oscillatore locale, risulta differente per ogni canale. Conseguentemente, opportuni segnali binari, rappresentativi del numero del canale e della banda di frequenza del canale selezionato, vengono accoppiati al campionatore di frequenza 30 da un registro del numero dei canali 41 e dal decodificatore di banda 50, rispettivamente, allo scopo di determinare la condizione alla quale viene pre-impostato il complesso contatore appena prima dell'intervallo di misura della frequenza del segnale 10.
Durante gli intervalli di misura, i contenuti del complesso contatore diminuiscono in risposta agli impulsi della versione suddivisa, come frequenza, del segnale che viene misurato. Appena dopo il termine dell'intervallo di misura, i contenuti del complesso contatore vengono esaminati, allo scopo di determinare l'errore di frequenza eventuale del segnale che viene misurato. Se il contatore raggiunge un conteggio di zero durante l'intervallo di misura, il contatore operer? in "modo circolare continuo", in modo tale da produrre un conteggio elevato al termine dell'intervallo di misura. Se la frequenza del segnale misurato presenta un basso valore, il conteggio risulter? basso e verr? prodotto un corrispondente impulso di errore rappresentato di un "conteggio basso". Se la frequenza del segnale misurato presenta un valore elevato, il conteggio risulter? elevato e verr? quindi prodotto un impulso di errore rappresentativo di un "conteggio elevato". Gli impulsi di errore rappresentativi del "conteggio elevato" e del "conteggio basso" vengono alimentati agli ingressi di controllo per il conteggio?in senso regressivo e per il conteggio in senso progressivo di un contatore a conteggio progressivo/regre ssivo (up/dovm) 55. In risposta agli impulsi di errore rappresentativi di un "conteggio elevato", il contenuto del contatore a conteggio progressivo/regressivo 55 verr? decrementato. In risposta agli impulsi di errore rappresentativi di un "conteggio basso", il contenuto del contatore 55 a conteggio progressivo/regressivo 55 verr? aumentato. I contenuti del contatore 55 vengono accoppiati ad un moltiplicatore di frequenza, di tipo binario BRM (binary rate multiplier). Il moltiplicatore BBM 57 riceve pure il segnale presentante la frequenza di riferimento di 4 MHz dall'oscillatore a cristallo 37. Il moltiplicatore BEM 57 produce un segnale impulsivo presentante un numero di impulsi, in un dato intervallo, che dipende dai contenuti del contatore a conteggio pr?gressivo/regre s__ sivo 55. Il segnale impulsivo prodotto dal moltiplicatore BH 57 viene alimentato ad un filtro passabasso LPF (low pass filter) 59 il quale filtra i segnali impulsivi ricevuti, in modo tale da produrre un segnale in corrente continua. Il segnale in corrente continua viene alimentato ad un amplificatore 61 il quale amplifica il segnale in corrente continua, in modo tale da produrre la tensione di sintonizzazione TV.
I canali vengono selezionati per mezzo di un selettore dei canali 43 il quale pu? comprendere , ad esempio, una tastiera del tipo utilizzato nei calcolatori, con l'ausilio della quale il numero a due cifre corrispondente al canale selezionato, pu? venire introdotto nel registro del numero dei canali 41. I segnali binari rappresentativi del numero del canale del numero selezionato, memorizzato nel registro del numero dei canali 41, vengono accoppiati ad un decodificatore di banda 50 ed al campionatore di frequenza 30. Il decodificatore di banda 50 genera segnali binari rappresentativi della banda del canale selezionato, tali segnali venendo alimentati all'amplificatore a radiofrequenza 3 ed all'oscillatore locale 7, come pure al campionatore di frequenza 30. A titolo di e sempio, per ricevitori utilizzabili negli Stati Uniti d'America, il decodificatore di banda 50 genera un segnale presentante un livello logico elevato , VLL , per i canali VHF 2, 3 e 4, un segnale V H presentante un livello logico elevato per i canali VHF 5 e 6, un segnale VH , presentante un livello logico elevato, per i canali VHF 7 - 13 ed un segna le U, presentante un livello logico elevato , per i canali UHF da 14 a 83.
Ogni volta che viene selezionato un nuovo canale , il selettore dei canali 43 genera un segnale di "livello elevato" , rappresentativo del nuovo canale, tale segnale venendo alimentato all?unit? di controllo 45. In risposta, l'unit? di controllo 45 opera in modo tale per cui il segnale di "abilitazione alla sintesi" pu? assumere un livello logico elevato .
Conseguentemente, il campionatore di frequenza 30
pu? misurare la frequenza del segnale LO. In risposta ai risultanti impulsi di errore per il "conteggio elevato" e per il " conteggio basso" , prodotti dal campionatore di frequenza 30, i contenuti del contatore a conteggio progressivo/regressivo 55 e, conseguentemente , l'ampiezza della tensione di sintonizzazione, vengono regolati finch? la frequenza del segnale 10 rientra in una gamma prestabilita della propria frequenza nominale . A questo punto, l'unit? di controllo della sintonizzazione 45 opera in modo tale per cui il segnale di "abilitazione alla sintesi" pu? presentare un basso livello logico, mentre il segnale di "abilitazione alla sintonizzazione automatica fine" pu? presentare un livello logico elevato . Questo provoca l'abilitazione del campionatore di frequenza 30, per la misura della frequenza del segnale a frequenza intermedia. Tuttavia, la frequenza del segnale a frequenza intermedia non viene virtualmente misurata se non quando viene generato l'impulso "verticale" da parte del rivelatore degli impulsi verticali 71, durante l'intervallo di ritraccia verticale. Gli impulsi rappresentativi degli errori del "conteggio elevato" e del "conteggio basso", prodotti in accordo con la misura di frequenza del segnale a frequenza intermedia, vengono alimentati al contatore a conteggio ascendente/discendente 55, in modo tale da determinarne il contenuto e determinare quindi l'ampiezza della tensione di sintonizzazione per controllare la frequenza del segnale LO, finch? la frequenza della portante di immagine rientra in una gamma prestabilita del proprio valore nominale.
Durante il modo di funzionamento corrispondente alla sintonizzazione automatica fine (AFT), quando il segnale AFT presenta un livello logico elevato, salvo quando viene indotto alla misura della frequenza della, portante di immagine del segnale a frequenza intermedia, durante l'intervallo di ritraccia verticale, il campionatore di frequenza 30 misura la frequenza del segnale LO. Questo viene effettuato allo scopo di determinare se la frequenza del segnale LO ? stata indotta a variare dal valore stabilito durante il vengono abilitati in modo tale da rispondere agli impulsi di errore di "conteggio elevato" e di "conteggio basso", in risposta ai rispettivi segnali di controllo di "sintonizzazione approssimata", di "sintonizzazione media" e di "sintonizzazione fine", generati dall'unit? 45 di controllo della sintonizzazione. L'unit? 45 di controllo della sintonizzazione genera quest'ultimo segnale di controllo, in sequenza, mediante rivelazione della variazione del senso degli impulsi di errore generati dal campionatore di frequenza 30, durante le variazioni del modo di funzionamento di sintesi.
Deve pure essere rilevato che i segnali di controllo di "abilitazione alla sintesi" e di "abilitazione alla sintonizzazione automatica fine", vengono accoppiati al filtro LPP 59, dall'unit? di controllo della sintonizzazione 45. Lo scopo di quanto indicato ? quello di variare la costante di tempo del filtro passa-basso 59, per i differenti modi di funzionamento. In maniera pi? specifica, per il modo di funzionamento di sintesi, in cui la rimozione delle componenti impulsive dal segnale in corrente continua applicato all'amplificatore 61 non ? critica, la larghezza di banda del filtro passa-basso LPP 59 viene resa relativamente ampia precedente modo di funzionamento di sintesi, di uno scostamento, vale a dire di un "offset" prestabilito pari, ad esempio, a ?1,25 MHz. Se lo scostamento prestabilito della frequenza del segnale LO viene rivelato, il campionatore di frequenza 30 genera un impulso di scostamento o di "offset" il quale viene alimentato all'unit? 45 di controllo della sintonizzazione. In risposta, l'unit? di controllo della sintonizzazione 45 provoca la cessazione del livello logico elevato del segnale di controllo di "abilitazione alla sintonizzazione automatica fine" e genera, nuovamente, il segnale di controllo di "abilitazione alla sintesi", presentante un livello logico elevato. Questo provoca nuovamente l'inizio del modo di funzionamento corrispondente alla sintesi.
Per sintetizzare rapidamente la frequenza nominale LO per il canale selezionato, secondo quanto verr? in seguito descritto con maggiori dettagli, con riferimento alla figura 8, nella quale ? stata rappresentata una concretizzazione logica del contatore progressivo/regressivo 55 e unit? BRM 57 LPF 59, durante il modo di funzionamento di sintesi, gruppi di stadi di ordine successivamente inferiore del contatore a conteggio progressivo/regressivo 55 in risposta al livello logico elevato del segnale di "abilitazione alla sintesi". Tuttavia, per il modo di sintonizzazione automatica fine AFT, in cui viene generata la tensione di sintonizzazione finale ed in cui le componenti impulsive presenti nella tensione di sintonizzazione potrebbero produrre interferenze visibili nell'immagine riprodotta, la larghezza di banda del filtro passa-basso LPF 59 viene resa relativamente stretta in risposta al livello elevato del segnale di "abilitazione alla sintonizzazione automatica fine".
Facendo ora riferimento alla concretizzazione pratica di una porzione del campionatore di frequenza 30 schematizzato nella figura 2, deve essere rilevato che il complesso contatore precedentemente citato, include un contatore principale a conteggio regressivo 201 ed un contatore ausiliario a conteggio regressivo 203.
Un multiplatore principale MUX (multiplexer),o commutatore accoppia, selettivamente, i segnali decimali codificati binari BCD (binary coded decimal), rappresentanti il numero
del canale selezionato, i segnali BCD, rappresentativi della banda del canale selezionato (pari, ad esempio, a 89 per i canali VHF bassi 2-4, pari a 93 per i canali VHF bassi 5-6, pari a 179 per i canali VHF alti 7- 13 e pari a 433 per i canali UHF 14-83 negli Stati Uniti d'America ) , o i segnali BCD, rappresentanti un numero correlato al numero di cicli della versione , divisa come frequenza, della portante di immagine del segnale a frequenza intermedia IF che si verifica nell'intervallo di misura della frequenza per il segnale a frequenza intermedia (pari, ad esempio a 366 negli Stati Uniti d'America) , ai terminali di ingresso di azzeramento incondizionato ("jam") del contatore principale regressivo 201, in risposta
ai rispettivi segnali rappresentati da un segnale di " selezione del numero del canale" , presentante un livello logico elevato, da un segnale di "selezione della banda" , presentante un livello logico elevato e da un segnale di "selezione del numero a frequenza intermedia" , presentante un livello logico elevato . Poich? il numero pi? elevato rappresentato dai segnali BCD accoppiati agli ingressi di azzeramento incondizionato ("jam" ) del contatore principale regressivo 201 ? costituito da un numero di tre cifre, secondo quanto rappresentato nella figura 2, il contatore principale 201 ? costituito da un contatore decimale regressivo a tre cifre . Come precedentemente indicato con riferimento alla figura 1, i segnali BCD rappresentanti il numero del canale, vengono memorizzati nel registro dei canali 41. I segnali BCD rappresentanti il numero correlato alla banda, vengono generati da una serie, o schiera logica, indicata in 107, in risposta ai segnali di selezione delle bande, prodotti dal decodificatore di banda 50. I segnali BCD rappresentanti il numero correlato alla frequenza della portante di immagine a frequenza intermedia (IF), indicato come "numero IF principale" vengono forniti da una schiera logica indicata in 209.
Un rivelatore del "conteggio zero", genera un segnale di "conteggio principale = 0", ad elevato livello logico, quando il conteggio contenuto nel contatore principale regressivo 201 ? uguale a zero. Un rivelatore " >5" 213 genera un segnale di "conteggio elevato >5", presentante un elevato livello logico, quando il conteggio contenuto nel contatore principale regressivo 201 ? maggiore di cinque. Un rivelatore " < max - 4" 215 genera un segnale presentante un elevato livello logico, costituente il segnale "conteggio principale < max - 4", quando il conteggio contenuto nel contatore principale regressivo 201 ? inferiore al conteggio massimo diminuito di quattro.
Una concretizzazione logica del contatore principale 201 del multiplatore principale 205, delle serie logiche 207 e 209 e dei rivelatori 211, 213 e 215, ? stata rappresentata nella figura 7a.
Un multiplatore ausiliario (AUX MUX) 217 accoppia, selettivamente, i segnali binari rappresentanti, nel codice binario lineare, un primo numero identificato come numero di "sintesi e scostamento" pari, ad esempio, a 23, utilizzato in connessione con la misura della frequenza LO nel modo di funzionamento di sintesi, per la generazione di impulsi di errore ed anche nel modo di funzionamento per la sintonizzazione automatica fine (AFT) per la rivelazione dello scostamento della frequenza LO, oppure segnali binari rappresentati, pure in un codice binario lineare, un secondo numero identificato come" numero IF ausiliario" pari, ad esempio a 4, utilizzato in connessione con la misura della frequenza della portante di immagine a frequenza intermedia (IF) nel modo di funzionamento per la sintonizzazione automatica fine (AFT) agli ingressi di azzeramento incondizionato ("jam") del contatore ausiliario regressivo 203, in risposta ad un segnale di controllo indicato come ciclo IF. Il segnale di con trollo ciclo IF presenta un livello logico elevato, salvo durante una porzione dell'intervallo di ritraccia verticale (vedasi la forma d'onda G della figura 5a), in cui viene misurata la frequenza IF mentre, in questo tempo,il segnale di controllo ciclo IF presenta un livello logico basso. Quando il segnale di controllo ciclo IF presenta un livello logico elevato, il multiplatore ausiliario AUX MUX 217 accoppia i segnali binari rappresentanti il numero di "sintesi e scostamento", ai terminali di ingresso "jam" del contatore ausiliario regressivo 203. Quando il segnale di controllo
ciclo IF presenta un basso livello logico, il multiplatore ausiliario AUX MUX 217, accoppia i segnali binari rappresentati del "numero IF ausiliario", ai terminali di ingresso di incondizionato ("jam") del contatore ausiliario regressivo 203. I segnali binari rappresentanti il numero di "sintesi e scostamento", vengono forniti da una schiera logica 219. I segnali binari rappresentanti il "numero IF ausiliario" vengono forniti dalla schiera logica 221. Poich? il numero pi? elevato, rappresentato dai segnali binari accoppiati al contatore ausiliario regressivo 203, nella versione schematizzata nella figura 2, ? pari a 28, il contatore ausiliario 203 ? costituito da un contatore regressivo, a cinque stadi, come indicato.
Un rivelatore di "uno" 223 genera un segnale di "conteggio ausiliario = 1",
presentante un livello logico elevato, quando il conteggio contenuto nel contatore ausiliario 203 risulta uguale a 1. Un invertitore 225 inverte
il segnale "conteggio ausiliario = 1", in modo
tale da produrre un segnale di conteggio ausiliario = 1. Un rivelatore di "quattro" 227 genera un segnale
di "conteggio ausiliario = 4", presentante un
elevato livello logico, quando il conteggio contenuto nel contatore ausiliario 203 risulta pari a quattro .
Una concretizzazione logica del contatore ausiliario 203, del multiplatore ausiliario
AUX MUX 217 delle schiere logiche 219, 221 e dei rivelatore 223 e 227, ? stata schematizzata nella figura 7b.
Prima di descrivere la struttura rimanente schematizzata nella figura 2 e la struttura rappresentata nella figura 3, ? stato ritenuto utile riportare una descrizione funzionale generale dei principi di funzionamento delle stesse.
Come precedentemente indicato, in ogni operazione di misura della frequenza, il complesso contatore del campionatore di frequenza 30 viene, sostanzialmente , abilitato in modo tale da conteggiare in senso regressivo, a partire da un numero predeterminato , in risposta ad impulsi della versione divisa, come frequenza, del segnale che viene misurato, durante un intervallo di misura. Il numero prestabilito viene caricato nel complesso contatore, appena prima dell'intervallo di misura.
Dopo il termine dell'intervallo di misura, viene esaminato il conteggio nel complesso contatore, allo scopo di determinare l'eventuale presenza di un errore di frequenza.
In modo pi? specifico, con riferimento alla struttura rappresentata nella figura 2, deve essere rilevato che il numero predeterminato viene stabilito caricando i segnali binari alimentati agli ingressi di azzeramento incondizionato ("jam") del contatore principale regressivo 201, dal multiplatore principale MUX 205 nel contatore principale regressivo 201 e mediante caricamento dei segnali binari allora alimentati agli ingressi di azzeramento incondizionato ("jam") del contatore ausiliario regres sivo 203, dal multiplatore ausiliario AUX MUX 217 nel contatore ausiliario regressivo 203 in risposta ai e viene generato un segnale di "abilitazione incondizionata" ("jam enable") per il contatore principale. Quest'ultimo incide seui segnali binari allora alimentat agli ingressi "jam" del contatore principale 201. I segnali binari alimentati agli ingressi di azzeramento incondizionato ("jam") del contatore principale 201 da parte del multiplatore principale MUX 205 in corrispondenza di quel punto, dipendono dal fatto che venga misurata la frequenza del segnale LO o la frequenza del segnale IP e quando la frequenza del segnale LO viene misurata sullo specifico conteggio del contatore ausiliario 203. Al termine dell'intervallo di misura, quando termina il livello logico elevato dell'impulso di "abilitazione del contatore", la versione divisa, come frequenza, del segnale che viene misurato, viene disaccoppiata dal terminale di ingresso di orologio C del contatore principale 201. Successivamente, in risposta ad un "impulso di campionatura", i contenuti del contatore principale 201 vengono esaminati dalla struttura rappresentata nella figura 3. Dipendentemente dai contenuti del contatore principale 201 e dipendentemente dal fatto che venga misurata la frequenza del segnale LO o la frequenza del segnale IF, la struttura schematizzata nella figura 3, pu? produrre segnali ad andamento positivo di "abilitazione incondizionata" ("jam enable") accoppiati ai rispettivi ingressi di pre-impostazione PR (preset) dei contatori 201 e 203. I segnali binari alimentati agli ingressi "jam" dei contatori 201 e 203, in corrispondenza di quel punto, dipendono dal fatto che debba venire misurata la frequenza del segnale LO o la frequenza del segnale IP. Successivamente, in risposta al livello logico elevato di un segnale di "abilitazione del contatore", la versione divisa, come frequenza, del segnale che deve venire misurato, viene alimentata, attraverso un complesso a porta, al terminale di ingresso di tempificazione, o di orologio (C) del contatore principale regressivo 201. Pinch? il segnale di "abilitazione al conteggio" presenta il livello logico elevato, il conteggio del contatore principale regressivo 201 viene ridotto di uno in risposta ad ogni impulso della versione divisa, come frequenza, del segnale che viene misurato. La durata del livello logico elevato del segnale di "abilitazione al conteggio" dipende dal segnale che viene misurato .Ogni volta che il conteggio del contatore 201 ? uguale a zero, finche il conteggio nel contatore ausiliario regressivo 203 raggiunge il valore di uno, il conteggio nel contatore ausiliario 203 viene ridotto di uno un impulso di errore rappresentativo di un "conteggio elevato" o un impulso di errore rappresentativo di un "conteggio basso", oppure un impulso di scostamento o di "offset".
Quando la frequenza del segnale LO si trova in corrispondenza del proprio valore nominale, per il canale selezionato, con un fattore di divisione di pre-demoltiplicazione di LO pari, ad esempio, a 256, come indicato con riferimento alla figura 1, il numero di cicli della versione divisa, come frequenza, del segnale LO che si verifica in un intervallo di misura presentante una durata pari, ad esempio, a 1024 microsecondi, risulta uguale a quattro volte la frequenza, espressa in MHz, della frequenza LO nominale.
Il complesso contatore rappresentato nella figura 2, comprendente il contatore principale 201 ed il contatore ausiliario 203, sfrutta il vantaggio derivante dal fatto che i canali in ogni banda della gamma televisiva risultano uniformemente separati come banda di frequenze per la misura della frequenza del segnale LO, mediante abilitazione del complesso di conteggio al conteggio regressivo partendo da un numero prestabilito uguale a quattro volte la frequenza nominale LO, espressa in MHz, senza la necessit? di impiego di una unit? di memoria per sola lettura ROK, relativamente capace , per memorizzare
la frequenza LO per ogni canale . In modo pi? specifico , la frequenza del segnale LO, vale a dire la frequenza f , per ogni canale , pu? venire espressa
dalla seguente equazione:
f = (numero del canale) (separazione di frequenza ) LO
una costante dipendente dalla banda
Conseguentemente, con un fattore di divisione del demoltiplicatore della frequenza LO pari
a 256 e con un intervallo di misura di 1024 microsecondi, a titolo di esempio illustrativo, il numero prestabilito di ogni canale pu? venire espresso dalla seguente equazione:
numero prestabilito = (4) (numero del canale)(separazione di frequenza)
una costante dipendante dalla banda (2)
A titolo di esempio , i valori nominali di frequenza del segnale LO per i canali di teletrasmissione negli Stati Uniti d'America, in accordo con l'equazione ( 2) sono stati riportati nella seguente
Tabella.
tivi del numero del canale vengono nuovamente caricati nel contatore principale regressivo 201. Quando il conteggio nel contatore ausiliario regressivo raggiunge il valore di quattro, i segnali binari rappresentanti la costante dipendente dalla banda, forniti dalla serie logica 207, vengono caricati nel contatore principale regressivo 201. Successivamente, il conteggio del contatore ausiliario regressivo 203 continua a venire ridotto di uno ogni volta che il conteggio del contatore principale regressivo 201 raggiunge lo zero, finche il conteggio del contatore ausiliario 203 raggiunge il valore uno. Se la frequenza LO si trova in corrispondenza del proprio valore nominale, quando termina l'intervallo di misura, il conteggio del contatore principale regressivo 201 avr? appena raggiunto lo zero durante l'intervallo di tempo in cui il conteggio del contatore ausiliario 203 risulta pari ad uno, in accordo con l'equazione (3) precedentemente riportata.
Dipendentemente dalla frequenza reale LO, al termine dell'intervallo di misura, la struttura illustrata nella figura 3 genera un impulso di errore rappresentativo di un "conteggio basso" o di un "conteggio alto" durante il modo di funzionamento di sintesi ed un impulso di "scostamento" o di "offset" durante il modo di misura della frequenza LO, i segnali binari rappresentanti il numero del canale, forniti dal registro del numero del canale 41, vengono caricati nel contatore principale a conteggio regres_ sivo 201, mentre i segnali binari rappresentativi del numero 28 (vale a dire 24 4), forniti dalla serie logica 219, vengono caricati nel contatore ausiliario regressivo 203. Durante l'intervallo di misura della frequenza LO, la versione divisa, come frequenza, del segnale LO, viene alimentata all'ingresso di tempificazione, o di orologio C del contatore principale regressivo 201. In risposta ad ogni impulso della versione divisa, come frequenza, del segnale LO, il conteggio presente nel contatore principale regressivo 201 viene ridotto di uno. Durante l'intervallo di misura, finche il conteggio nel contatore ausiliario 203 raggiunge un valore di uno, ogni volta che il conteggio nel contatore principale regressivo 201 raggiunge un valore pari a zero, viene ridotto il conteggio nel contatore ausiliario 203. Inoltre, finche il conteggio nel contatore ausiliario 203 raggiunge un valore di quattro, ogni volta che il conteggio nel contatore principale regressivo, 201 raggiunge un valore pari a zero, i segnali binari rappresenta
Con i valori indicati nella Tabella pre-- cedentemente riportata, l'equazione (2) diventa la
- seguente:
numero prestabilito = (24)(numero del canale)
(4 )(costante di banda)
Ricordando l'equazione (3), verr? ora de
scritto il principio di funzionamento della struttu
ra schematizzata nella figura 2, per misura la frequenza del segnale LO. Appena prima dell'intervallo
di funzionamento AFT.
Il contatore principale regressivo 201 ed il contatore ausiliario regressivo 202 vengono pure utilizzati per misurare la frequenza della portante di immagine del segnale a frequenza intermedia IF. Quando la frequenza della portante di immagine si trova in corrispondenza del proprio valore nominale pari a 45, 75 MHz, in accordo con gli standard degli Stati Uniti d'America, con un fattore di divisione del demoltiplicatore IF pari a otto, secondo quanto indicato, a titolo di esempio, con riferimento alla figura 1, il numero di cicli della versione divisa, come frequenza, del segnale IF che si verificher? in un intervallo di misura pari, ad e sempio, a 256 microsecondi ? pari a 1464 o (4 ) (366 ) .
Tenendo in considerazione il conteggio di 1464 che corrisponde con la frequenza nominale della portante di immagine a frequenza intermedia, verr? ora descritto il principio di funzionamento della struttura schematizzata nella figura 2, per misurare la frequenza della portante di immagine a frequenza intermedia. Appena prima dell'intervallo di misura della frequenza intermedia IF, i segnali binari, prodotti dalla schiera logica 209, rappresentativi del numero 366, vengono caricati nel contatore principale regressivo 201, mentre i segnali binari prodotti dalla schiera logica 221, rappresentativi del numero quattro, vengono caricati nel contatore ausiliario regressivo 203. Durante l'intervallo di misura della frequenza intermedia IF, in risposta ad ogni impulso della versione divisa, come frequenza, del segnale a frequenza intermedia, il conteggio del contatore principale regressivo 201 viene ridotto di uno . Finch? il conteggio nel contatore ausiliario regressivo 203 raggiunge il valore uno, ogni volta che il conteggio nel contatore principale regressivo 201 raggiunge il valore zero, il conteggio del contatore ausiliario regressivo 203 viene ridotto di uno, mentre i segnali binari prodotti dalla schiera logica 209, rappresentativi del numero 366, vengono nuovamente caricati nel contatore principale regressivo 201. Durante l'intervallo di tempo in cui il conteggio del contatore ausiliario regressivo 203 ? pari a uno, se la frequenza della portante di immagine del segnale a frequenza intermedia si trova al proprio valore nominale, il conteggio del contatore principale a conteggio regressivo 201 raggiunger? esattamente lo zero quando termina l'intervallo di misura della frequenza intermedia IF. Dipendentemente dalla frequenza reale della portante di immagi ne a frequenza intermedia, al termine dell'intervallo di misura della frequenza intermedia IF, la struttura rappresentata nella figura 3, genera un impulso di errore rappresentativo di un "conteggio elevato" o di un "conteggio basso".
La struttura rappresentata nella figura 4, che verr? in seguito descritta, genera i segnali impulsivi di "pre-impostazione del contatore LO", di "abilitazione del contatore LO" e di "campionamento del contatore LO", tali segnali essendo stati rappresentati graficamente nella figura 4a, per il controllo dei contatori 201 e 203 allo scopo di misurare la frequenza del segnale LO. Gli impulsi di "pre-impostazione del contatore LO" provocano il caricamento dei contatori 201 e 203 con gli appropriati segnali binari appena prima degli intervalli di misura della frequenza LO. Il livello logico elevato degli impulsi di "abilitazione del contatore LO" consentono l'accoppiamento della versione divise, come frequenza, del segnale LO, al terminale di ingresso di tempificazione, o di orologio (C) del contatore principale regressivo 201 e determina quindi la durata degli intervalli di misura della frequenza LO. Gli impulsi di "campionamento del contatore LO" si verificano appena dopo il termine degli intervalli di misura della frequenza LO e provocano la valutazione , da parte della struttura schematizzata nella figura 3, del conteggio nel contatore principale regressivo 201, allo scopo di generare gli impulsi di errore .
Gli impulsi di "pre-impostazione" , di "abilitazione" e di "campionamento" del contatore LO, vengono generati, in modo continuo, dalla struttura rappresentata nella figura 4, in risposta ai segnali di tempificazione 4R, 2R e R generati dal contatore di riferimento 35 schematizzato nella figura 1.
La struttura rappresentata nella figura 5, che verr? in seguito descritta con maggiori dettagli, genera gli impulsi di " pre-impostazione" , di "abilitazione" e di "campionamento" del contatore IF, rappresentati, graficamente, nella figura 5a, tali impulsi svolgendo funzioni similari alle corrispondenti funzioni degli impulsi del contatore LO, per il controllo dei contatori 201 e 203 allo scopo di consentire la misura della frequenza della portante di immagine a frequenza intermedia IF. Inoltre , la struttura schematizzata nella figura 5, genera gli impulsi del "ciclo IF" ( forma d'onda G) pure illustrati graficamente nella figura 5a i quali comprendono gli impulsi di "pre-impostazione" , "abilitazione" e "campionamento" del contatore IF. Gli impulsi del contatore IF vengono generati in risposta al segnale di tempificazione 64R, pure generato dal contatore di riferimento 35. A differenza degli impulsi del contatore LO, gli impulsi del contatore IF non vengono generati in modo continuo, ma vengono abilitati, per la generazione, in modo selettivo, in risposta agli impulsi "verticali" (forma d?onda B), soltanto durante una porzione dell'intervallo di ritraccia verticale, vale a dire partendo dopo il primo impulso di sincronizzazione verticale e terminando appena prima dell'intervallo corrispondente al "teletext" ed ai segnali di prova (vedansi le forme d?onda A e G). Quest'ultima misura garantisce che qualsiasi sovramodulazione della portante di immagine IP non debba alterare negativamente l'abilit? del contatore principale regressivo 201 al conteggio degli impulsi della versione divisa, come frequenza, del segnale a frequenza intermedia IF. L'impulso del "ciclo IF" (forma d'onda G) viene utilizzato per disattivare la struttura rappresentata nelle figure 2 e 3, impedendone la risposta agli impulsi del contatore LO durante l?operazione di misura della frequenza intermedia IF.
Facendo ora riferimento specifico alla struttura schematizzata nella figura 2, pu? essere rilevato che il segnale di "pre-impostazione del contatore LO" viene alimentato al terminale di ingresso di posizionamento o di "set" (S) di un flip-flop a posizionamento-ripristino (S-R-set-reset) 229 e ad un ingresso di una porta logica OR 231. L'uscita della porta logica OR 231 viene alimentata al terminale di ingresso di ripristino o di "reset" (R) di un flip-flop (S-R FF)233 . Il segnale di "selezione del numero del canale" viene generato in corrispondenza del terminale di uscita Q del flip-flop FF 229 del tipo S-R, mentre il segnale di "selezione del numero di banda" viene generato in corrispondenza dell'uscita Q del flip-flop PP 231 del tipo S-R. Il segnale "conteggio ausiliario = 4", generato dal rivelatore 227, viene alimentato ad un ingresso di una porta logica OR 235. L'uscita della porta logica OR 235 viene alimentata al terminale di ingresso di ripristino (R) del flip-flop PP 231 del tipo S-R. Il segnale "ciclo IF" viene alimentato al rispettivo secondo ingresso delle porte logiche OR 231 e 235.
Il segnale "ciclo IF" presenta un livello logico basso, salvo durante l'operazione di misura della frequenza del cielo IF durante il quale lo stesso assume un livello logico elevato . Il livello logico elevato del segnale rappresentativo del "ciclo IF" viene alimentato ai terminali di ingresso di ripristino ( R) dei flip-flop FF 229 e 233, del tipo S-R, attraverso le porte logiche OR 23 1 e 235, rispettivamente, in modo tale da mantenere le stesse allo stato di ripristino e quindi non in grado di rispondere ai livelli logici elevati dei segnali di "pre-impostazione del contatore LO" e di "conteggio ausiliario = 4" .
Assumendo, per il momento, che il segnale rappresentativo del "ciclo IF" presenti un basso livello logico quando si verifica l'impulso di "pre-impostazione del contatore LO" , vale a dire quando il segnale di "pre-impostazione del contatore LO" presenta un livello logico elevato, deve essere rilevato che il flip-flop FF 229 del tipo S-R risulta impostato mentre il flip-flop FF 233 , del tipo S-R, risulta ripristinato . Conseguentemente, il segnale di " selezione del numero del canale" presenta il livello logico elevato, mentre il segnale di "selezione del numero della banda" presenta un basso livello logico. Conseguentemente, in risposta all'impulso di "pre-impostazione del contatore LO", il multiplatore principale MUX 205 viene indotto ad accoppiare i segnali binari rappresentativi del numero del canale selezionato memorizzato nel registro del numero del canale 41, agli ingressi di "jam" del contatore principale regressivo 201.
Come precedentemente indicato, il segnale rappresentativo del ciclo IF, vale a dire il complemento del segnale "ciclo IF", viene alimentato al terminale di ingresso di controllo del multiplatore ausiliario AUX MUX 217. Assumendo che il segnale rappresentativo del "ciclo IP" presenti il livello logico basso, il segnale ciclo IF presenter? un livello logico elevato. Conseguentemente, i segnali binari rappresentativi del "numero di sintesi e di scostamento", rappresentato, ad esempio, dal numero 28, forniti dalla serie logica 219, verranno accoppiati agli ingressi di "jam" del contatore ausiliario regressivo 203.
Il segnale di "pre-impostazione del contatore LO" ed il segnale rappresentativo del ciclo IF vengono accoppiati ai rispettivi ingressi di una porta logica "AND" 237. L'uscita della porta logica "AND" regressivo 203 e ad un secondo ingresso della porta logica OR 239. La porta logica AND 249 viene abilitata al trasferimento del livello elevato del segna le "conteggio principale = O" prodotto all'uscita del rivelatore 211 a condizione che il segnale conteggio ausiliario = 1 prodotto all'uscita dell'invertitore 225 presenti il livello logico elevato. Come precedentemente indicato, quando un segnale a livello logico elevato viene prodotto all'uscita della porta logica OR 239, il flip-flop 241, del tipo S-R viene impostato, vale a dire commutato allo stato di "set", provocando la generazione di un segna le di "abilitazione incondizionata" ("jam enable"), a livello logico elevato, in corrispondenza del terminale di ingresso di pre-impostazione (PR) del contatore principale a conteggio regressivo 201.
Conseguentemente, ogni volta che il conteggio del contatore principale regressivo 201 risulta uguale a zero, finch? il conteggio del contatore ausiliario regressivo 203 non ha raggiunto il valore di uno, il conteggio del contatore ausiliario 203 viene ridotto di uno, mentre i segnali binari accoppiati agli ingressi "jam" del contatore principale regressivo 201, dal multiplatore principale 205, vengono caricati nel contatore principale, a conteggio regresAND 245- L'uscita della porta logica AND 245 viene alimentata ad un ingresso di una porta logica OR 247. L'uscita della porta logica OR 247 ? collegata al terminale di ingresso di orologio (C) del contatore principale a conteggio regressivo 201. Conseguentemente, assumendo, anche in questo caso, che il segnale ciclo IF presenti un basso livello logico, quando il "segnale di abilitazione del contatore IP" presenta un livello logico elevato, la versione divisa, come frequenza, del segnale LO, viene alimentata al terminale di ingresso di orologio (C) del contatore principale regressivo 201.
Successivamente, il conteggio del contatore principale a conteggio regressivo 201 viene ridotto di uno in risposta ad ogni impulso della versione divisa, come frequenza, del segnale LO.
L'uscita del rivelatore di "zero" 211, associato al contatore principale regressivo 201 e l'uscita dell'invertitore 225 che inverte il segnale in uscita dal rivelatore di "uno" 223, associato al contatore ausiliario a conteggio regressivo 203, vengono accoppiati ai rispettivi ingressi di una porta logica AND 249. L'uscita della porta logica AND 249 viene alimentata al terminale di ingresso di orologio C del contatore ausiliario a conteggio 237 viene alimentata ad un ingresso di una porta logica OR 239. L'uscita della porta logica OR 239 viene alimentata al terminale di ingresso di impostazione o di "set" (S) di un flip-flop FF 241, del tipo S-R, e ad un ingresso di una porta logica 243. L'uscita Q del flip-flop 241 del tipo S-R, ? collegata al terminale di ingresso di pre-impostazione PR ('preset) del contatore principale 201 a conteggio regressivo. L'uscita della porta logica OR 243 ? collegata al terminale di ingresso di preimpostazione (PR) del contatore ausiliario, a conteggio regressivo 203. Conseguentemente, assumendo nuovamente che il segnale ciclo IF presenti il livello logico elevato, quando si verifica l'impulso di pre-impostazione del contatore LO, i segnali "binari rappresentativi del numero del canale che deve venire caricato nel contatore principale a conteggio regressivo 201 ed i segnali "binari rappresentativi del numero di "sintesi e di scostamento" costituito, ad esempio, dal numero 28, vengono caricati nel contatore ausiliario a conteggio regressivo 203.
La versione divisa, come frequenza del segnale LO (fLO/256), il segnale di "abilitazione del contatore LO" ed il segnale ciclo IF, vengono alimentati ai rispettivi ingressi di una porta logica sivo 201.
Deve essere rilevato che l'uscita della porta logica OR 247 viene pure alimentata all'ingresso di un invertitore 251. L'uscita dell'invertitore 251 viene alimentata al terminale di ingresso di ripristino (R) del flip-flop FF 241, del tipo S-R. Conseguentemente, il flip-flop FF 241, del tipo S-R verr? ripristinato circa un semiperiodo del ciclo del segnale diviso, come frequenza, accoppiato al terminale di ingresso di orologio (C) del contatore principale regressivo 201 dopo che 10 stesso ? stato impostato, vale a dire in risposta al segnale rappresentativo del "conteggio principale = 0", ad elevato livello logico, quando il conteggio del contatore principale regressivo 201 raggiunge un valore pari a zero. Questo garantisca che il segnale di "abilitazione incondizionata" per il contatore principale regressivo 201 possa durare per un tempo sufficientemente lungo da consentire che i segnali binari accoppiati agli ingressi "jam" del contatore principale regressivo 201 possano venire caricati nello stesso, mentre questo segnale terminer? prima che si verifichi l'impulso successivo della versione divisa, come frequenza, accoppiata al terminale di ingresso di orologio (C) del contatore principale 201 a conteggio regressivo. Questo ? importante, poich? durante la misura della frequenza del segnale LO, il contatore principale regressivo 201 deve venire pre-impostato fra gli impulsi della versione divisa, come frequenza, del segnale LO al numero del canale, ogni volta che il conteggio del contatore ausiliario regressivo 203 raggiunge lo zero ed il numero della banda quando il conteggio del contatore ausiliario regressivo 203 raggiunge un valore di quattro.
Verr? ora descritto il modo con il quale si verificano le condizioni indicate, con riferimento alla specifica struttura rappresentata nella figura 2.
Il segnale rappresentativo del "conteggio ausiliario = 4" viene alimentato, dall'uscita del rivelatore di "quattro" 227, al terminale di ingresso di impostazione o di "set" (S) del
flip-flop FF 233, del tipo S-R e ad uno degli ingressi della porta logica OR 235. Quando il conteggio del contatore ausiliario regressivo 203 raggiunge il valore quattro, l'elevato livello logico prodotto all'uscita del rivelatore 227 viene alimentato al terminale di ingresso di impostazione o di "set" (S) del flip-flop FF 233, del tipo S-R, e, attraverso la porta logica OR 235, al terminale di ingresso di ripristino (R) del flip-flop FF 229 del tipo S-R. Questo provoca l'impostazione, vale a dire la commutazione allo stato di "set" del flip-flop FF 233 del tipo S-R. Conseguentemente, assumendo, nuovamente, che il segnale rappresentativo del "ciclo IF" presenti un "basso livello logico, soltanto il segnale di controllo di "selezione del numero della banda" del multiplatore principale 205 presenter? il livello logico elevato. Conseguentemente, il multiplatore principale MUX 205 alimenter? i segnali binari rappresentativi del numero della banda, forniti dalla serie logica 207, agli ingressi di "jam" del contatore principale regressivo 201. Poich? il segnale di "abilitazione incondizionata" per il contatore principale regressivo 201, prodotto in corrispondenza del terminale di uscita Q del flip-flop FF 241, del tipo S-R, ? .stato commutato al livello logico elevato quando il conteggio del contatore principale regressivo 201 ha raggiunto il nuovo conteggio che ha provocato l'assunzione di un valore di quattro da parte del conteggio del contatore ausiliario 203, i segnali binari rappresentativi del numero della banda, verranno caricati nel contatore principale regressivo 201. Conseguentemente, il conteggio del contatore principale regressivo 201 viene ridotto di uno in risposta ad ogni impulso della versione divisa, come frequenza, del segnale LO generato dall'oscillatore locale.
Finch? il conteggio del contatore ausiliario regressivo 203 raggiunge il valore uno, ogni volta che il conteggio del contatore principale regressivo 201 raggiunge lo zero, il conteggio del contatore ausiliario regressivo 203 viene ridotto di uno, mentre i segnali binari rappresentativi del numero della banda, vengono nuovamente caricati nel contatore principale regressivo 201 in risposta al livello logico elevato del segnale rappresentativo del "conteggio massimo = 0" accoppiato al terminale di ingresso di orologio (C) del contatore ausiliario 203 e ad un ingresso della porta logica OR 239 attraverso la porta AND 249 abilitata. Quando il conteggio del contatore ausiliario regressivo 203 raggiunge un valore pari a uno, la porta ARO 249 viene disattivata nel senso che la stessa non pu? pi? accoppiare il livello logico elevato del segnale rappresentativo del "conteggio principale = 0" al terminale di ingresso di orologio (C) del contatore ausiliario 203, a conteggio regressivo ed all'ingresso corrispondente della porta logica OR 239.
Quando termina il livello logico elevato del segnale rappresentativo della "abilitazione del contatore 10", la versione divisa, come frequenza, del segnale 10 viene disaccoppiata dall'ingresso di orologio (C) del contatore principale regressivo 201. Quando l'impulso di "campionamento del contatore 10" si verifica appena dopo il termine del livello logico elevato del segnale di "abilitazione del contatore 10", la struttura rappresentata nella figura 3 esamina il conteggio del contatore principale 201 e, dipendentemente dal fatto che il segnale di controllo di "abilitazione alla sintesi" o il segnale di controllo di "abilitazione alla sintonizzazione automatica fine" presenti il rispettivo livello logico elevato e, dipendentemente dal conteggio del contatore principale regressivo 201, la struttura schematizzata nella figura 3 generer? l'appropriato impulso di errore oppure generer?, o meno, in modo selettivo, un impulso di "scostamento" o di "offset", secondo quanto verr? in seguito descritto con riferimento alla figura 3.
facendo ora riferimento all'operazione di misura della frequenza intermedia IF, deve essere rilevato che il segnale rappresentativo del "ciclo IF" viene accoppiato al multiplatore principale MUX 205 come il segnale di controllo di "selezione del numero IF". Quando si verifica il livello logico elevato del segnale rappresentativo del "ciclo IF", i flip-flop FF 229 e 233, del tipo S-R, vengono ripristinati e, pertanto, i segnali di controllo di "selezione del numero del canale" e di "selezione del numero della banda" assumeranno un basso livello logico, mentre il segnale di "selezione del numero IF" per il multiplatore principale MUX 205 presenter? /rispettivo livello logico elevato. Conseguentemente, il multiplatore principale MUX 205 accoppia il numero principale IF pari, ad esempio, a 366, fornito dalla schiera logica 209, agli ingressi "jam" del contatore principale regressivo 205. Quando il segnale rappresentativo del "ciclo IF" presenta il livello logico elevato,il segnale ciclo IF presenter? un basso livello logico. Conseguentemente il multiplatore ausiliario AUX MUX 217 accoppier? i segnali binari, rappresentativi del numero IF ausiliario, pari, ad esempio, a quattro, agli ingressi "jam" del contatore ausiliario regressivo 203.
Quando si verifica l'impulso di "preimpostazione del contatore IF", presentante un elevato livello logico, lo stesso viene alimentato, attraverso la porta logica OR 239, al terminale di ingresso di pre-impostazione (PR) del contatore principale regressivo 201 e, attraverso la por ta logica OR 243, all'ingresso di pre-impostazione (PR) del contatore ausiliario, a conteggio regressivo 203. Conseguentemente, i segnali binari rappresentativi dei numeri IP principale ed ausiliario, vengono caricati nei contatori 201 e 203, rispettivamente.
Il segnale di "abilitazione del contatore IP" e la versione divisa, come frequenza, del guaie IF (fIF/8) vengono alimentati ai rispettivi ingressi di una porta logica AND 253. L'uscita della porta logica AND 253 viene alimentata ad un secondo ingresso della porta logica OR 247.
Quando si verifica il livello logico elevato del segnale di "abilitazione del contatore IF", la versione divisa, come frequenza, del segnale IF viene alimentata, attraverso la porta logica AND 253 e la porta logica OR 247, al terminale di ingresso di orologio (C) del contatore principale regres sivo 201. In risposta ad ogni impulso della versione divisa, come frequenza, del segnale IF, il conteggio del contatore principale discendente 201 viene ridotto di uno. Ogni volta che il conteggio del contatore principale 201 raggiunge il valore zero, finch? il conteggio del contatore regressivo ausiliario 203 raggiunge il valore di uno, il segnale rappresentativo della condizione "conteggio principale = 0", presentante un livello logico elevato, viene accoppiato, attraverso la porta logica AND 249, al terminale di ingresso di orologio (C) del contatore ausiliario regressivo 203 e, attraverso la porta logica AND 249 e la porta logica OR 239, al terminale di ingresso di impostazione o di "set" (S) del flip-flop PP 241, del tipo S-R. Questo provoca la riduzione di uno del conteggio del contatore ausiliario regressivo 203 e provoca il caricamento dei segnali "binari, rappresentativi del numero IF, nel contatore principale 201.
Quando termina il livello logico elevato del segnale di "abilitazione del contatore IF", la porta logica AND 253 determina il disaccoppiamento del segnale IF e diviso, come frequenza, dal terminale
di ingresso di orologio (C) del contatore principale regressivo 201. Quando si
verifica l'impulso di "campionamento del contatore IF", appena dopo il termine del livello logico elevato del segnale di "abilitazione del contatore IF", la struttura rappresentata nella figura 3 valuta il conteggio del contatore principale 201, per generare, o meno, l'appropriato impulso di errore.
Verr? ora descritta la struttura schematizzata nella figura 3. Se il contatore principale regressivo 201 passa per un conteggio pari a zero, durante l'intervallo di tempo in cui il conteggio contatore ausiliario 203 ? pari a uno, la frequenza del segnale che viene misurato, presenta un livello elevato mentre se non si verifica la condizione indicata, la frequenza presenta un basso valore. Cori seguentemente, la struttura rappresentata nella figura 3 include un flip-flop per i dati (FF D) 301 per determinare se, o meno, il conteggio del contatore principale 201, ha raggiunto un valore pari a zero, quando il conteggio del contatore ausiliario 203 risultava pari a uno durante l'intervallo di misura.
Il flip-flop FF 301 di tipo D, viene ripristinato in risposta ai livelli logici elevati degli impulsi di "pre-impostazione del contatore LO" e di "pre-impostazione del contatore IF" i quali vengono accoppiati al proprio terminale di ingresso di ripristino o di "reset" (R) attraverso una porta logica OR 303, appena prima del rispettivo intervallo di misura . Il flip-flop IT 301, di tipo D riceve il segnale rappresentativo del " conteggio ausiliario = 1" in corrispondenza del proprio ingresso per i dati (D) ed il segnale rappresentativo del "conteggio principale = 0" in corrispondenza del proprio terminale di ingresso di orologio (C ) .
Se il contatore principale 201 non raggiunge un conteggio del conteggio di zero quando il/contatore ausiliario 203 ? pari a uno, il flip-flop IT 301, di tipo D, rimarr? allo stato di ripristino e , conseguentemente, il segnale sviluppato in corrispondenza della propria uscita Q, presenter? un livello logico basso, mentre il segnale sviluppato in corrispondenza dell'uscita Q di questo flip-flop, presenter? un livello logico elevato , al termine dell'intervallo di misura. Se il contatore principale regressivo 201 raggiunge un conteggio di zero quando il conteggio del contatore ausiliario 203 ? pari a uno, il flip-flop IT 301, di tipo D, verr? impostato e, conseguentemente, il segnale sviluppato in corrispondenza dell'uscita Q dello stesso presenter? il livello logico elevato , mentre il segnale sviluppato in corrispondenza dell?uscita Q di questo flip-flop, presenter? un basso livello logico al termine dell'intervallo di misura.
le porte logiche AND 305 e 307 vengono utilizzate per generare un impulso rappresentativo di un "conteggio elevato LO" o di un impulso rappresentativo di un "basso conteggio LO" se la frequenza del segnale LO risulta elevata o bassa, rispettivamente, durante il modo di funzionamento di sintesi. Per questo scopo, i segnali di "abilitazione alla sintesi" e di "campionamento del contatore LO" vengono accoppiati ai rispettivi ingressi delle porte logiche AND 305 e 307, l'uscita Q del flip-flop FF 301, di tipo D, viene alimentata ad un ingresso della porta logica AND 305, mentre l'uscita Q del flip-flop FF 301, di tipo D, viene accoppiata ad un ingresso della porta logica AND 307. Le uscite delle porte logiche AND 305 e 307 vengono alimentate ai rispettivi primi ingressi delle porte logiche OR 309 e 311. Gli impulsi di errore rappresentativi di un "conteggio basso" e di un "conteggio elevato" per il contatore a conteggio progressivo/regressivo 55 della struttura schematizzata nella figura 1, vengono sviluppati in corrispondenza delle rispettive uscite delle porte logiche OR 309 e 311.
Le porte logiche AND 305 e 307 vengono abilitate in risposta agli elevati livelli logici del segnale di "abilitazione alla sintesi" , in modo tale da poter rispondere agli altri due ingre ssi delle stesse . Se la frequenza del segnale LO presenta un valore elevato, il flip-flop FF 301 , di tipo D, verr? commutato allo stato di " set" e , pertanto , il segnale di uscita "Q" dello stesso assumer? un livello logico elevato , mentre il segnale di uscita Q presenter? un basso livello logico, durante l' intervallo di misura LO. Conseguentemente, quando l'impulso di "campionamento del contatore LO" , ad andamento positivo, si verifica appena dopo il termine dell'intervallo di misura, lo stesso verr? accoppiato, attraverso la porta logica AND 305 e la porta logica OR 309, al contatore a conteggio progressivo/regressivo 55, come impulso di errore rappresentativo di un " conteggio elevato" . Se la frequenza del segnale LO presenta un basso valore , il flip-flop FF 301, di tipo D, rimarr? allo stato di ripristino e , pertanto, il proprio segnale di uscita Q presenter? un basso livello logico, mentre il segnale di uscita Q presenter? un livello logico elevato al termine dell'intervallo di misura della frequenza del segnale LO.
Conseguentemente, quando si verifica l'impulso di "campionamento del contatore LO", ad andamento positivo, lo stesso verr? accoppiato, attraverso la porta logica AND 307 e la porta logica OR 311, al contatore a conteggio progressivo/regressivo 55, sotto forma di un impulso di errore rappresentativo di un "basso conteggio".
Leve essere rilevato che se la frequenza LO risulta corretta, il flip-flop FF 301, di tipo L, verr? impostato appena prima del termine dell'intervallo di misura LO. Conseguentemente, verr? prodotto un impulso di errore rappresentativo di un "conteggio elevato", anche se la frequenza del segnale LO presenta un valore corretto. La struttura schematizzata nella figura 3 e stata volutamente disposta per questo scopo e, pertanto, si verificher? sempre un impulso di errore rappresentativo di un "basso conteggio" o un impulso di errore rappresentativo di un "conteggio elevato", che viene prodotto du rante il modo di funzionamento di sintesi, in modo ta le che la tensione di sintonizzazione possa sempre superare il proprio valore finale. Lo scopo di questa soluzione verr? in seguito descritto con riferimento alla concretizzazione logica dell?unit? di controllo della sintonizzazione 45.
Le porte logiche AND 313 e 315 vengono utilizzate per generare un impulso di errore rappresentativo di un "basso conteggio IF" o di un impulso di errore rappresentativo di un "conteggio elevato IP" se la frequenza della portante di immagine del segnale a frequenza intermedia IF presenta un valore basso, o elevato, rispettivamente, durante il modo di funzionamento corrispondente alla sintonizzazione automatica fine AFT.
Per questo scopo, i segnali di "abilitazione alla sintonizzazione automatica fine" e di "campionamento del contatore IF", vengono alimentati ai rispettivi ingressi delle porte logiche AND 313 e 315, l'uscita Q del flip-flop FF 301, di tipo D, ? collegata ad un ingresso della porta logica AND 313, mentre l?uscita Q del flip-flop FF 301, di tipo D, ? collegata ad un ingresso della porta logica AND 315. Inoltre, l'uscita di un invertitore 317, utilizzato per invertire il segnale rappresentativo del"conteggio principale = 0" viene alimentata ad un altro ingresso della porta logica AND 315.
Le uscite delle porte logiche AND 313 e 315, vengono accoppiate ai rispettivi secondi ingressi delle porte logiche OR 309 e 311.
Le porte logiche AND 313 e 315 cooperano con il flip-flop FF 301, di tipo D, sostanzialmente nello stesso modo precedentemente indicato con riferimento alle porte logiche AND 305 e 307, per la produzione di impulsi di errore rappresentativi di un "basso conteggio e di un "conteggio elevato" se la frequenza della portante di immagine a frequenza intermedia risulta bassa, o alta, rispettivamente. Tuttavia, la presenza dell'invertitore 317 impedisce alla porta logica AND 313 di accoppiare l'impulso di "campionamento del contatore LO" alla porta logica OR 309 se il conteggio del contatore principale regressivo 201 risulta pari a zero, ogni volta che il segnale conteggio principale=0 presenta un basso livello logico al termine dell'intervallo di misura IF. Pertanto, se la frequenza portante di immagine a frequenza intermedia risulta corretta, non verr? prodotto, n? un impulso di errore rappresentativo di un basso conteggio, n? un impulso di errore rappresentativo di un "conteggio elevato".
Deve essere rilevato che gli inizi degli intervalli di misura non vengono sincronizzati con i rispettivi segnali divisi come frequenza. Conseguentemente, quantunque sia possibile conteggiare il numero corretto di fronti impulsivi ad andamento positivo, da parte del contatore principale 201, durante un intervallo di misura, pu? verificarsi un errore di frequenza corrispondente, al massimo, ad un ciclo del rispettivo segnale diviso come frequenza. Questo corrisponde ad un'accuratezza di 250 kHz per la misura della frequenza 10 e ad un'accuratezza di 31,25 kHz per la misura della frequenza intermedia IF. E' stato riscontrato che queste accuratezze sono sufficienti per la sintonizzazione dei ricevitori televisivi. Le accuratezze delle misure delle frequenze possono venire migliorate diminuendo il fattore di divisione del rispettivo demoltiplicatore o aumentando la durata dei rispettivi intervalli di misura. La prima soluzione ? alquanto indesiderabile poich? comporta un aumento della frequenza del segnale con il quale deve lavorare il campionatore di frequenza 31. La seconda soluzione ? pure alquanto indesiderabile per quanto concerne la misura di frequenza del segnale a frequenza intermedia, poich? pu? provocare un'estensione dell'intervallo di misura della frequenza intermedia nell'intervallo riservato alle trasmissioni teletext ed all'intervallo del segnale di prova, in cui la portante di immagine a frequenza intermedia pu? venire, in determinate circostante, sovramodulata, per le ragioni precedentemente indicate.
Le porte logiche AND 319 e 321 ed una porta logica OR 323 vengono impiegate, congiuntamente ai rivelatori 213 e 215 della struttura schematizzata nella figura 2 e congiuntamente al flip-flop FF 301, di tipo D, per generare un impulso di"scostamento" o di "offset" durante il funzionamento degli anelli ad aggancio di frequenza FFL nella sintonizzazione automatica fine (AFT) se la frequenza LO ? stata fatta variare per provocare una variazione dal valore stabilito durante l'operazione precedente degli anelli FLL di sintesi di uno scostamento prefissato pari, ad esempio, a ? 1,25 MHz. Durante la misura della frequenza LO, come precedentemente indicato, ogni conteggio del contatore principale regressivo 201 corrisponde ad un incremento di 0,250 MHz. Conseguentemente, la rivelazione di uno scostamento di frequenza maggiore di 1,25 MHz, richiede la rivelazione di un conteggio rientrante in 5 conteggi di zero.
Come precedentemente indicato, il rivelatore " >5" 213 genera un segnale di uscita "conteggio principale >5" di livello logico elevato se il conteggio nel contatore principale regressivo 201 risulta maggiore di cinque al termine dell?intervallo di misura della frequenza LO. Il segnale in uscita dal rivelatore " > 5" 215 viene alimentato ad un ingresso della porta logica AND 319 la quale riceve pure il segnale di "abilitazione AFT", il segnale ciclo IP, il segnale sviluppato in corrispondenza del terminale di uscita Q del flip-flop FF 301, di tipo D ed il segnale di "campionamento del contatore LO", in corrispondenza dei rispettivi altri ingressi. Quando abilitata dal livello logico elevato del segnale di "abilitazione alla sintonizzazione automatica fine" e dal livello logico elevato del segnale ciclo IF, la porta logica AND 319 genera un impulso ad andamento positivo in risposta all'impulso di "campionamento del contatore LO", ad andamento positivo se il conteggio nel contatore principale regressivo 201, al termine dell?intervallo di misura della frequenza LO risulta maggiore di cinque. Poich? dopo che il contatore principale regressivo 201 ha conteggiato fino a zero, lo stesso continua a conteggiare, in senso discendente, dal conteggio massimo, l'accoppiamento del segnale di uscita Q del flip-flop FF 301, di tipo L, ad un ingresso della porta logica AND 319, garantisce che non venga prodotto, da parte della porta logica AND 319, un impulso ad.andamento positivo in risposta all'impulso di "campionamento del contatore LO", a meno che il conteggio non sia virtualmente maggiore di cinque al di sopra dello zero e non in risposta alla rivelazione di un conteggio elevato al termine dell?intervallo di misura dovuto al fatto che il conteggio ? passato per lo zero.
Come precedentemente indicato,il rivelatore "< max. - 4? 215 genera un segnale di uscita rappresentativo di un "conteggio principale
< max - 4" presentante un elevato livello logico se il contatore principale regressivo 201 dopo un conteggio di zero raggiunge il conteggio massimo al quale pu? arrivare il contatore 201 ed il rivelatore 629 opera mediante rivelazione di quando il conteggio nel contatore 201 cade al di sotto di quattro diminuito del conteggio massimo. Il segnale in uscita dal rivelatore 215 viene alimentato ad uno degli ingressi della porta logica AND 321 la quale riceve pure il segnale di "abilitazione AFT", il segnale ciclo IF, il segnale sviluppato in corrispondenza del terminale di uscita Q del flip-flop FF 301, di tipo D, ed il segnale di "campionamento del contatore LO", in corrispondenza dei rispettivi altri ingressi della stessa. Quando abilitata dal livello logico elevato del segnale di "abilitazione alla sintonizzazione automatica fine" ("AFT enable" ) e dal livello elevato del segnale ciclo IF, la porta logica AND 321 genera un impulso ad andamento positivo in risposta all'impulso di "campionamento del contatore LO" , ad andamento positivo, se il conteggio del contatore principale regre ssivo 201, al termine dell?intervallo di misura della frequenza LO risulta minore di quattro al di sotto del conteggio massimo . Poich? l'operazione di misura della frequenza viene iniziata per mezzo dell'abilitazione del contatore principale regressivo 201 al conteggio regressivo da un numero relativamente elevato , l'accoppiamento del segnale di uscita Q del flip-flop FF 301, di tipo D, ad un ingresso della porta logica AND 321 garantisce che non venga prodotto, da parte della porta logica AND 321, un impulso ad andamento positivo in risposta all'impulso di "campionamento del contatore LO" , a meno che il conteggio abbia incrociato, in precedenza lo zero per cui, conseguentemente , lo stesso risulta maggiore di cinque al di sotto dello zero .
Le uscite delle porte logiche AND 3 19 e 321 vengono alimentate ai rispettivi ingressi della porta logica OR 323. L'impulso di scostamento o di "offset", ad andamento positivo, viene generato, in corrispondenza dell'uscita della porta logica OR 323 quando viene generato un impulso ad andamento positivo all'uscita della porta logica AND 321 o della porta logica AND 319.
Nella figura 4 ? stato rappresentato un complesso logico per la generazione degli impulsi di "pre-impostazione", di "abilitazione" e di "campionamento" del contatore 10 il cui andamento ? stato schematizzato nella figura 4a. In modo pi? specifico, pu? essere rilevato che un invertitore 401 ed una porta logica AND 403 combinano i segnali di tempificazione/e 2R per la generazione degli impulsi di "preimpostazione del contatore 10". Il segnale di tempificazione R, presentante un periodo di 2048 microsecondi, viene utilizzato come segnale di "abilitazione del contatore 10". l'invertitore 401, un invertitore 405 e la porta logica AND 407 combinano i segnali di tempificazione R, 2R e 4R per la generazione degli impulsi di "campionamento del contatore 10".
Nella figura 5 ? stato illustrato un complesso logico per la generazione degli impulsi di "preimpostazione", "abilitazione","campionamento" del contatore IR e dei segnali "ciclo IR" e ciclo IR", il cui andamento ? stato schematizzato nella figura 5a .
Durante la seguente de scrizione della figura 5 sar? utile un riferimento contemporaneo alla figura 5a.
Come precedentemente indicato , il rivelatore 71 che rivela 1 ' " impulso verticale" , della struttura rappresentata nella figura 1, genera un impulso "verticale" , ad andamento positivo (forma d' onda B) dopo il primo impulso di sincronizzazione verticale, durante l ' intervallo di ritraccia verticale . L' impulso "verticale" viene accoppiato al terminale di ingresso per i dati (D) di un flip-flop FF 501, di tipo D. Il segnale di tempificazione 64R (forma d'onda C) , presentante un periodo di 32 microsecondi, viene alimentato al terminale di ingresso di orologio ( C) del flip-flop FF 501, di tipo D. Il flip-flop FF 501, di tipo D, viene imppstato, in modo tale che la propria uscita Q possa presentare un livello logico elevato in risposta al primo fronte, ad andamento positivo, del segnale 64R che si verifica dopo la generazione dell'impulso "verticale" (forma d' onda B) .
l'uscita Q del flip-flop FF 501, di tipo D, viene alimentata al terminale di ingresso D di un flip-flop FF 503, di tipo D. Il segnale di tempificazione 64R viene alimentato al terminale di ingresso C del flip-flop FF 501 di tipo D. Il flip-flop FF 503, di tipo D viene impostato, vale a dire commutato allo stato di "set", in modo tale da provocare lo sviluppo di un basso livello logico in corrispondenza del proprio terminale di uscita Q , in risposta al secondo fronte, ad andamento positivo, del segnale di riferimento generato dopo la generazione dell'impulso "verticale"(forma d'onda B). L'uscita Q del flip-flop FF 501, di tipo D e l'uscita Q del flip-flop FF 503, di tipo D, vengono alimentate agli ingressi di una porta logica NAND 505. Conseguentemente, un impulso ad andamento negativo D, presentante una durata uguale alla durata di un ciclo del segnale di tempiireazione 64R viene genera_ to all'uscita della porta logica NAND 505 dopo il primo fronte ad andamento positivo del segnale di tempificazione 64R, che si verifica dopo la generazione di un impulso "verticale" (forma d'onda B).
L'uscita della porta logica NAND 505 viene applicata ad un invertitore 507 il quale produce l'impulso di "pre-impostazione del contatore IF", ad andamento positivo (forma d'onda D) in risposta all'impulso ad andamento negativo D.
L'impulso di "pre-impostazione del conta tore IF" viene alimentato al terminale di ingresso di impostazione, o di "set" (S) di un flip-flop FF 509, del tipo D.. Il segnale "ciclo IF" (ferina d'onda G) viene sviluppato in corrispondenza dell'uscita Q del flip-flop FF 509 di tipo D, mentre il segnale ciclo IF viene sviluppato in corrispondenza dell'uscita Q del flip-flop FF 509, di tipo D. In risposta all'impulso di "pre-impostazione del contatore IF", ad andamento positivo, il flip-flop FF 509, di tipo D, viene impocommutato stato, vale a dire/allo stato di "set", in modo tale che il segnale rappresentativo del "ciclo IF" possa presentare il livello logico elevato, mentre il segnale ciclo IF presenter? un"basso livello logico.
L'impulso D, ad andamento negativo, viene alimentato al terminale di ingresso per i segnali di orologio 'C) di un flip-flop FF 511 di tipo D.
Un livello logico elevato ("1") viene applicato al terminale di ingresso D del flip-flop FF 511, di tipo D. Il segnale di "abilitazione del contatore IF" (forma d'onda E) viene generato in corrispon-_ denza del terminale di uscita Q del flip-flop FF 511, di tipo L. Il flip-flop FF 511, di tipo L, viene impostato in risposta al fronte ad andamento posidi ingresso di ripristino (R) del flip-flop FF 511, di tipo D. In risposta al livello logico elevato del segnale generato in corrispondenza dell'uscita Q4 del contatore 513, il flip-flop 511, di tipo D, viene ripristinato e, conseguentemente, il segnale di "abilitazione del contatore IF", sviluppato in corrispondenza del terminale di uscita Q del flip-flop FF 511, di tipo D, presenter? un livello logico basso il quale determiner? la cessazione dell'intervallo di misura IF. Poich? ogni periodo del segnale di tempificazione 64R presenta una durata di 32 microsecondi, l'intervallo di misura IP sar? pari a 8 x 32 vale a dire pari a 256 microsecondi. L'impulso di"preimpostazione del contatore IP" viene alimentato al terminale di ripristino (R) del contatore 513, in modo tale da determinarne il ripristino ad una condizione di conteggio zero prima dell'intervallo di misura.
L'impulso di "campionamento del contatore IF" (forma d'onda P) viene generato da un flipflop PP 515, del tipo D, unitamente ad una porta logica AND 517 e ad un invertitore 519? Il segnale (E) in uscita dal terminale Q del flip-flop PP 511, di tipo L, viene alimentato al terminale tivo dell'impiliso D ad andamento negativo, in modo tale che il segnale di "abilitazione del contatore IF", sviluppato in corrispondenza dell'uscita Q del flip-flop FF 511, di tipo D, possa presentare il livello logico elevato, mentre il segnale sviluppato in corrispondenza del terminale di uscita Q di questo flip-flop, presenter? un basso livello logico.
la durata del livello logico elevato del segnale di "abilitazione del contatore IF", vale a dire la durata dell'intervallo di misura IF, viene determinata da un contatore binario a quattro stadi 513. L'impulso di "pre-impostazione del contatore IF" viene alimentato al terminale di ingresso di ripristino o di "reset" (R) del contatore 513, in modo tale da ripristinare ad un conteggio di zero lo stesso, prima dell'intervallo di misura. Successivamente, il contatore 513 conteggia gli impulsi del segnale di tempificazione 64R accoppiato al proprio terminale di ingresso di orologio (C). Quando sono stati conteggiati otto periodi del segnale di tempificazione, 64R, viene sviluppato un livello logico elevato in corrispondenza dell'uscita del quarto stadio (Q4) di questo contatore. L'uscita Q4 del contatore 519 viene alimentata al terminale di ingresso di orologio (C) del flip-flop FF 515 di tipo D. Un impulso presentante un elevato livello logico ("1") viene alimentato al terminale di ingresso per i dati (D) del flip-flop FF 515 di tipo D. l'uscita Q del flip-flop FF 515, di tipo D viene collegata ad un ingresso della porta logica AND 517. Il segnale di tempificazione 64R viene invertito dall'invertitore 519 ed il risultante segnale viene alimentato all'altro ingresso della porta logica AND 517. In risposta al fronte ad andamento positivo prodotto all'uscita Q del flip-flop FF 511, di tipo D, quando termina l'intervallo di misura, viene sviluppato un livello logico elevato all'uscita Q del flip-flop FF 515, di tipo D, il quale comporta l'abilitazione della porta logica AND 517. Il segnale prodotto all'uscita (Q1) del primo stadio del contatore 513 viene alimentato al terminale di ingresso di ripristino;o di "reset" (R) del flip-flop FF 515, di tipo D. Conseguentemente, il flip-flop FF 515,di tipo D viene ripristinato, provocando in tal modo il termine del livello logico elevato sviluppato in corrispondenza della propria uscita Q e disattivando la porta logica AND 517 dopo un ciclo del segnale di tempificazione 64R dal termine dell'intervallo di misura IF. Pertanto la porta logica AND 517 viene abilitata al passaggio di un impulso del segnale di tempificazione 64R in corrispondenza della propria uscita, come impulso di "campionamento del contatore IF", dopo il termine dell'intervallo di misura IF.
L'impulso di "campionamento del contatore IP" viene accoppiato ad un invertitore 521. L'uscita dell'invertitore 521 viene alimentata al terminale di ingresso di tempificazione, o di orologio (C) del flip-flop PP 509, di tipo D. Il terminale di ingresso per i dati (D) del flip-flop PP 509, di tipo D, riceve il livello logico basso ("O"). Conseguentemente, in risposta al fronte ad andamento negativo dell'impulso di "campionamento del contatore IP", viene ripristinato il flip-flop FF 509 di tipo D e, conseguentemente, il segnale del "ciclo IF", sviluppato in corrispondenza dell'uscita Q dello stesso presenter? un basso livello logico, mentre il segnale ciclo IF , sviluppato in corrispondenza del terminale di uscita Q dello stesso, presenter? un livello logico elevato.
Il segnale di "abilitazione alla sintesi" viene alimentato agli ingressi di ripristino (R) dei flip-flop 501 e 509, di tipo D. Il livello logico elevato del segnale di "abilitazione alla sinte_ si" impedisce la generazione degli impulsi di"preimpostazione", "abilitazione " e "campionamento" del contatore IF e l'assunzione, da parte del segnale ciclo IF di un livello logico elevato durante il modo di funzionamento di sintesi.
Nella figura 6 ? stata rappresentata una concretizzazione logica del rivelatore degli impulsi di sincronizzazione verticale 71 schematizzato, in forma diagrammatica a blocchi, nelle figure 1 e 5. Durante la descrizione della figura 6 pu? essere utile fare riferimento alle forme d'onda riportate nella figura 6a.
La concretizzazione pratica del rivelatore degli impulsi di sincronizzazione orizzontale 71 sche matizzata nella figura 6, include due contatori binari commutabili allo stato di ripristino, del tipo a doppio stadio, indicati in 601 e 603. Il segnale di tempificazione 256R, presentante un periodo di otto microsecondi, viene alimentato al terminale di ingresso di orologio (C) dei contatori 601 e 603.
Il segnale composito di sincronizzazione, includente gli impulsi di sincronizzazione orizzontale e vertica le e gli impulsi di equalizzazione, viene alimentato all'ingresso di ripristino (R) del contatore 601 ed all'ingresso di un invertitore 605. L'uscita derivata dall'invertitore 605 viene alimentata al terminale di ingresso di ripristino (R) del contatore 603.
Gli intervalli? fra gli impulsi consecutivi, relativamente stretti, ad andamento positivo, del segnale in uscita dall'invertitore 605, corrispondono con le durate degli impulsi di sincronizzazione verticale, relativamente larghi, ad andamento positivo, che si riscontrano durante l'intervallo di ritraccia verticale. Come pu? essere rilevato dall'analisi della figura 6a la durata di un impulso di sincronizzazione verticale corrisponde, approssimativamente, alla durata di tre cicli consecutivi del segnale di tempificazione 256R. Il contatore 603 viene mantenuto allo stato livello di ripristino in risposta all'elevato/logico di ogni impulso ad andamento positivo del segnale in uscita dall'invertitore 605. Pertanto, la presenza degli impulsi di sincronizzazione verticale viene indicata se vengono conteggiati, da parte del contatore 603, tre impulsi di orologio, ad andamento positivo, fra gli impulsi consecutivi di ripristino, ad andamento positivo. Per la rivelazione di questa condizione, le uscite del primo stadio e del secondo stadio del contatore del contatore 603, vale a dire le uscite Q1 e Q2 vengono alimentate agli ingressi di una porta logica AND 607. Quando i segnali sviluppati in corrispondenza delle uscite Q1 e Q2 del contatore 603 presentano, entrambi, livelli logici elevati,la porta logica AND 607 produrr? un elevato livello logico in corrispondenza della propria uscita. L'uscita della porta logica AND 607 viene alimentata al terminale di ingresso di impostazione o di "set" (S) di un flip-flop RR 609, del tipo S-R. Il livello logico elevato, prodotto in corrispondenza dell'uscita della porta logica AND 607 provocher? la commutazione allo stato di "set" del flipflop RR 409, di tipo S-R, producendo in tal modo un livello logico elevato in corrispondenza della propria uscita Q. L'uscita Q del flip-flop RR 609 del tipo S-R, viene alimentata ad un ingresso di una porta logica AND 613. L'uscita di un rivelatore 615 della "validit? dei sincronismi" viene alimentata all'altro ingresso della porta logica AND 613. L'impulso "verticale" viene prodotto in corrispondenza dell'uscita della porta logica AND 613 quando viene impostato il flip-flop RR 609 del tipo S-R, mentre in corrispondenza dell'uscita del rivelatore di
"validit? dei sincronismi" 615 verr? prodotto un livello logico elevato, secondo quanto verr? in seguito descritto.
Come pu? essere rilevato dall'analisi della figura 6a, l'intervallo fra gli impulsi di post-equalizzazione, ad andamento positivo, consecutivi e relativamente stretti (come pure l'intervallo fra gli impulsi consecutivi, relativamente stretti di pre-equalizzazione, ad andamento positivo) corrisponde, approssimativamente, alla durata di tre cicli consecutivi del segnale di tempificazione 256R. Il contatore 601 ed una porta logica AND 611 sono disposti in modo analogo al contatore 603 ed alla porta logica AND 607, per la generazione dell'elevato livello logico quando sono stati conteggiati tre impulsi di orologio fra due impulsi consecutivi di post-equalizzazione, ad andamento positivo, con conseguente rivelazione dell'inizio dell'intervallo di post-equalizzazione. L'uscita della porta logica AND 611, viene alimentata al terminale di ingresso di ripristino o di "reset" (R) del flip-flop FF 609 di tipo S-R, in modo tale da provocarne il ripristino, determinando in tal modo il termine del livello logico elevato prodotto dall'uscita Q del flip-flop FF 609 di tipo S-R.
Deve essere rilevato che alcune sorgenti di segnali televisivi a radiofrequenza costituite, ad esempio, dalle sorgenti di videogiochi, possono non fornire gli impulsi di pre-equalizzazione e di postequalizzazione. Tuttavia, la struttura schematizzata nella figura 6 operer? sostanzialmente nello stesso modo precedentemente descritto, salvo il fatto che il flip-flop FF 609, di tipo S-R, verr? ripristinato quando vengono conteggiati tre impulsi di orologio da parte del contatore 601, fra gli impulsi consecutivi di sincronizzazione orizzontale anziche fra gli impulsi consecutivi post-equalizzazione.
Il rivelatore della validit? dei sincronismi 615 risulta sensibile al segnale composito di sincronizzazione e genera il segnale di uscita presentante un elevato livello logico, in grado di abilitare la porta logica AND 613, per la produzione dell'impulso "verticale", quando il segnale composito di sincronizzazione risulta corretto e relativamente privo di rumore. Per questo scopo,il rivelatore della "validit? dei sincronismi" 615 pu? essere semplicemente costituito da un rivelatore del valore medio. Un altro complesso appropriato utilizzabile come rivelatore della "validit? dei sincronismi" 615, operante mediante esame della frequenza e del periodo del segnale composito di s?ndo, nel contempo, che l'ondulazione, nel caso peggiore, che si riscontra nella tensione di sintonizzazione possa produrre fluttuazioni della frequenza LO considerevolmente inferiori a quelle che potrebbero comportare la produzione di interferenze visibili, tali fluttuazioni presentando una frequenza pari, ad esempio, a 50 kHz.
Il moltiplicatore binario di frequenza 57 pu? venire realizzato in modo analogo al moltiplicatore binario di frequenza, a circuito integrato, del tipo CD 4089 posto in commercio dalla
Facendo ora riferimento specifico alla concretizzazione pratica del filtro passa-basso schematizzato nella figura 8, pu? essere rilevato che il segnale in uscita dall'unit? BRM 57 viene accoppiato ai primi ingressi delle porte logiche AND 801 e 803. Il segnale d? controllo di "abilitazione alla sintesi" viene alimentato al secondo ingresso oblia porta logica AND 801, mentre il segnale di controllo di "abilitazione alla sintonizzazione automatica fine" viene alimentato al secondo ingresso della porta logica AND 803. Durante il modo di funzionamento di sintesi,il segnale di "abilitazione alla sintesi" presenta un livello logico elevato, conl'ottenimento di un intervallo di tempo sufficiente a garantire che l'unit? BRM 57 possa completare il proprio ciclo operativo e per consentire una variazione della tensione di sintonizzazione fra gli impulsi di errore che. si riscontrano una volta ad ogni campo, durante il modo di funzionamento per la sintonizzazione automatica fine API. Come indicato, a titolo di esempio, nella figura 1 , per questo scopo ? stata riscontrata appropriata una frequenza di 4 MHz . Secondo quanto precedentemente indicato, il modo di funzionamento di sintesi ? stato suddiviso in intervalli corrispondenti ad una sintonizzazione approssimata, ad una sintonizza_ zione e ad una sintonizzazione fine , in ognuno dei quali, il numero di stati BRM che pu? venire variato viene limitato allo scopo di garantire che il segna_ le di orologio, ricorrente ad una frequenza di 4 MHz possa consentire l'introduzione di un intervallo di tempo adeguato per la variazione della tensione di sintonizzazione fra gli impulsi di errore . Inoltre , selezionando una frequenza dei segnali di orologio pari a 4 MHz per l'unit? BHM 57, viene consentito l 'impiego di valori pratici di resistenza e di capacit? per il filtro passa-basso LPF (low pass filter) 59, secondo quanto indicato nella figura 8, garanten cronizzazione, per determinarne la validit?, ? stato descritto nella domanda di brevetto statunitense No.261.449, depositata l'8 Maggio 1981 a nome M. P. French e J. Tults ed assegnata, unitamente alla presente domanda di brevetto, alla In ambienti relativamente esenti da rumore, il rivelatore 615 e la porta logica AND 613 possono venire omessi. In questo caso, l'impulso "verticale" viene prodotto direttamente in corrispondenza del terminale di uscita Q del flip-flop FF 609, di tipo S-R.
Facendo ora riferimento specifico alla figura 8, verr? analizzata una particolare versione della struttura includente l'unit? BRM 57, il filtro passa-basso 59 ed il contatore a conteggio progressivo/re gressivo 55.
Il numero di stadi nell'unit? BRM 57 viene selezionato in modo tale da garantire che i gradini della tensione di sintonizzazione non producano gradi_ ni di frequenza LO che potrebbero comportare una interferenza visibile nell'immagine riprodotta. A titolo di esempio, deve essere rilevato che, per questo scopo ? stato riscontrato appropriato l'impiego di quattordici stadi. La frequenza del segnale di orologio per l'unit? BRM 57 viene scelta in modo tale da garantire sentendo in tal modo alla porta logica AND 801 di accoppiare il segnale in uscita dall'unit? BRM 57, ad una prima sezione del filtro passabasso 59 consistente di un resistore 805 e di un condensatore 807. Durante il modo di funzionamento per la sintonizzazione automatica fine AFT, il segnale di "abilitazione alla sintonizzazione automatica fine" si trova in corrispondenza del proprio livello logico elevato, consentendo in tal modo alla porta logica AND 803 di accoppiare il segnale in uscita dall'unit? BBM 57 ad una seconda sezione del filtro passa-basso 59 consisten_ te di un resistore 809 e di un condensatore 807. Il punto di giunzione dei resistor! 805 e 809 e del condensatore 807 ? collegato all'ingresso dell'amplificatore 61 il quale amplifica la tensione continua prodotta dal filtro passa-basso 59, secondo quanto indicato con riferimento alla figura 1. Poich? la struttura del filtro passa-basso 59 ? relativamente semplice, per il fatto che con_ siste semplicemente di due resistori e di un con_ densatore, ? possibile l'ottenimento di un rispar_ mio economico significativo nei confronti dei complessi a filtro passa-basso, di tipo attivo,pi? complicati, tipicamente impiegati nei sistemi di con_ trollo della sintonizzazione ad anello ad agganci? di fase PLL (phase lock loop).
La concretizzazione pratica del contatore a conteggio progressivo/regressivo 55 rappresentata nella figura 8, comprende un complesso a contatore, del tipo a quattordici stadi, in cui un contatore a conteggio progressivo/regressivo 55a, a due sta_ di, un contatore a conteggio progressivo/regressivo a quattro stadi 55b, un contatore a conteggio progre ssivo/regressivo, a quattro stadi 55c ed un contatore a conteggio progressivo/regressivo 55d, a quattro stadi, risultano collegati in cascata, con le uscite di riporto o di "carry-out" (CO) dei contatori a conteggio progressivo/regre ssivo 55a, 55b e 55c collegate, attraverso le porte logiche OR 811a, 811b e 811c, ai terminali di ingresso di riporto di entrata, o di "carry-in" (CI) dei contatori a con_ teggio progressivo/regre ssivo 55b, 55c e 55d, rispettivamente. I contatori 55a-55d possono venire costruiti in modo analogo al contatore binario pro_ gressivo/regressivo, a circuito integrato, del tipo CD 4516, posto in commercio dalla
Gli impulsi di errore rappresentativi di un "basso conteggio" o di un"conteggio elevato" , provenienti dal campionatore frequenza 30 vengono accoppiati, attraverso una porta logica NOR 813, direttamente al terminale di ingresso di orologio (C) del contatore progressivo/regressivo 55d e, in modo selettivo, ai terminali di ingresso di orologio dei contatori a conteggio progressivo/regressivo 55c, 55b e 55a, attraverso la porta logica NOR 813 e le porte logiche AND 815C, 815b e 815a, rispettivamente. I segnali di controllo per la "sintonizzazione approssimata", per la "sintonizzazione media" e per la "sintonizzazione fine" vengono invertiti per mezzo degli invertitori 817c, 817b e 817a, mentre i segnali risultanti vengono alimentati agli ingressi delle porte logiche AND 815c, 815b e 815a, rispettivamente. Conseguentemente, le porte logiche AND 815c, 815b e 815a vengono disattivate, selettivamente , per accoppiare gli impulsi di errore ai rispettivi ingressi di orologio in risposta ai livelli logici elevati dei segnali di controllo per la "sintonizzazione approssimata", la "sintonizzazione media" e la "sintonizzazione fine", generati dall'unit? di controllo della sintonizzazione 45.
Quando il segnale di controllo per la "sintonizzazione approssimata" presenta un livello logico elevato, le porte logiche AND 815c, 815b e 815a vengono disattivate e gli impulsi ai errore vengono accoppiati soltanto al terminale di ingresso di orologio del contatore 55d. Quando il segnale di controllo per la "sintonizzazione media" presenta un elevato livello logico, le porte logiche AND 815b e 815a vengono disattivate, mentre gli impulsi di errore vengono accoppiati soltanto
agli ingressi di orologio dei contatori 55d e 55c . Quando il segnale di controllo per la "sintonizzazione fine, presente un elevato livello logico, 'viene disattivata la porta logica AND 815a, mentre gli impulsi di errore vengono accoppiati soltanto agli ingressi di orologio dei contatori 55d, 55c e 55b. Quando nessuno dei segnali di control-10 per la "sintonizzazione approssimata", la "sintonizzazione media" o la "sintonizzazione fine" presenta un livello logico elevato, gli impulsi di er_ rore vengono accoppiati agli ingressi di orologio, di tutti i contatori 55d, 55c, 55b e 55a. I segna_ li di controllo per la "sintonizzazione approssimata", la "sintonizzazione media" e la "sintonizzazione fine" vengono pure accoppiati ai terminali di ingresso del_ le porte logiche OR 811c, 811b e 811a, mentre quan__ do gli stessi presentano un elevato livello logico, forniscono i segnali di riporto di ingresso di valore logico elevato, agli ingressi di riporto di ingresso dei contatori 55.d, 55c e 55b, rispet_ tivamente. Secondo quanto verr? in seguito de_ scritto, con maggiori dettagli, con riferimento alla struttura rappresentata nella figura 9, la struttura dell'unit? di controllo della sintoniz_ zazione 43 opera in modo tale per cui i segnali di controllo per la "sintonizzazione approssimata", la "sintonizzazione media" e la "sintonizzazione fine", possono presentare un livello logico elevato durante intervalli successivi, secondo quanto indicato nella figura 9a. Durante il modo di funzionamento per la sintonizzazione automatica fine AFT, tutti i segnali di controllo vengono indotti all'assunzione di bassi livelli logici e, pertanto, ? possibile disporre dell'intera risoluzione a quattordici bit del contatore 55.
Un flip-flop FF 819, di tipo S-R riceve gli impulsi di errore rappresentativi del "conteggio elevato", in corrispondenza del proprio terminale di ingresso di impostazione o di "set" (S) e gli impulsi di errore rappresentativi di un "conteggio basso" in corrispondenza del proprio terminale di ingresso di ripristino o di "reset" (R) mentre presenta la propria uscita Q accoppiata ai terminali di ingresso di controllo di conteggio progressivo/regressivo (U/D) dei contatori 55a - 55d. Quan__ do vengono generati gli impulsi di errore rappresentativi un "conteggio elevato" , il flip-flop Fi1 819, di tipo S-R, viene impostato , vale a dire commuta_ to allo stato di " set" , provocando lo sviluppo di un livello logico elevato in corrispondenza della propria uscita Q. Quando vengono generati gli impulsi di errore rappre sentativi di un "basso conteggio" , il flip-flop FF 819 , di tipo S-R, viene ripristinato, provocando lo sviluppo di un basso livello logico in corrispondenza della propria uscita Q. Quando viene sviluppato un livello logico elevato, in corrispondenza dell'uscita Q del flip-flop FF 819, di tipo S-R, i contenuti dei contatori 55a-55d vengono incrementati in risposta agli impulsi di errore . Quando un basso livello logico viene sviluppato in corrispondenza dell 'uscita Q del flip-flop FF 819, di tipo S-R, i contenuti dei contatori 55a-55d vengono decrementati in risposta agli impulsi di errore .
Nella figura 9 ? stata rappresentata una concretizzazione logica dell'unit? logica di controllo della sintonizzazione 45 rappresentata, in forma schematica a blocchi, nella figura 1. Durante la descri zione della struttura rappresentata nella figura 9, pu? essere utile un riferimento alle forme d'onda riportate nella figura 9a.
Nella struttura della figura 9, la configurazione logica comprendente la porta logica AND 901 ed i flip-flop 903 e 905, di tipo D, seleziona uno degli impulsi di "pre-impostazione del contatore LO" per produrre un impulso di "partenza" dopo la generazione del livello logico elevato del segnale rappresentativo del "nuovo canale", quando viene selezionato un nuovo canale. La porta logica AND 901 viene abilitata in risposta ai segnali sviluppati in corrispondenza dell'uscita Q del flip-flop FF 903, di tipo D ed in corrispondenza dell'uscita Q del flip-flop FF 905, di tipo D, per un intervallo di tempo sufficientemente lungo a consentire l'accoppiamento di un impulso di "preimpostazione" dal proprio ingresso alla propria uscita, come impulso di "partenza", secondo quanto indicato nella figura 9a.
L'impulso di "partenza" viene alimentato al terminale di ingresso di impostazione o di "set" (S) di un flip FF 907, di tipo S-R il quale, in ri_ sposta, genera il segnale di "abilitazione alla sintesi", di livello logico elevato, in corrispondenza della propria uscita Q.
L'impulso di "partenza" viene pure alimentato ai rispettivi terminali di ingresso di impostazione o di "set" (S) dei flip-flop FF 909 e 911, di tipo S-R, i quali cooperano con una porta logica AND 913 per generare un impulso di "ripristino" ad andamento negativo, il quale si estende per un impulso di "campionamento del contatore LO", secondo quanto rappresentato nella figura 9a. Lo scopo di questo impulso verr? in seguito descritto con maggiori dettagli.
Un flip-flop FF 915, di tipo S-R, un
flip-flop FF 917, di tipo D ed un flip-flop FF 919, di tipo D, unitamente ad una porta logica NOR 921, ad una porta ad OR-esclusivo 923 e ad una porta logica NOR 925, generano i segnali di controllo per la "sintonizzazione approssimata", la "sintonizzazione media" e la sintonizzazione fine", per la struttura rappresentata nella figura 8. In modo pi? specifico, il segnale di controllo per la "sintonizzazione approssimata" presenter? un livello logico elevato in risposta al segnale rappresentativo del "nuovo canale" e, successivamente, i segnali di controllo per la "sintonizzazione media" e la "sintonizzazione fine" presenteranno un livello logico elevato, uno alla volta, in sequenza, in risposta alle rispettive variazioni nel senso dell'errore di frequenza rivelato dal campionatore di frequenza LO 31, come manifestato dalle corrispondenti generazioni alternate degli impulsi rappresentativi di un "conteggio basso" e di un "conteggio elevato".
Facendo ora riferimento specifico alla struttura schematizzata nella figura 9, pu? essere rilevato che gli impulsi di errore rappresentativi di un "conteggio elevato" e di un "basso con_ teggio", generati dal campionatore di frequenza 30, vengono alimentati ai terminali di ingresso di impostazione o di "set" (S) e di ripristino o di "reset" (R), rispettivamente, del flip-flop FF 915, del tipo S-R. Le uscite Q e Q del flip-flop S-R 915 vengono alimentate ai terminali di ingresso di orologio (C) dei flip-flop FF 919 e 917, rispettivamente. Le rispettive uscite Q e gli ingressi D dei flip-flop FF 917 e 919, di tipo D, sono collegati fra di loro, in modo tale da configurare i flip-flop FF 917 e 919, di tipo D, come flip-flop del tipo "toggle". L'impulso di "ripristino" viene alimentato ai terminali di ingresso di ripristino dei flip-flop FF 917 e 919, di tipo D. Il segnale di "abilitazione alla sintonizzazione automatica fine", generato in corrispondenza del terminale di uscita Q del flip-flop FF 907, di tipo S-R, viene alimentato ai terminali di ingresso di impostazione o di "set" dei flip-flop FF 917 e 919, di tipo D. Il segnale di uscita, sviluppato in corrispondenza del terminale di uscita Q del
flip-flop FF 917, di tipo D, identificato come A, viene alimentato ad un primo ingresso della por_ ta logica NOR 921 e ad un primo ingresso della por_ ta logica ad OR-esclusivo (XOR) 923, mentre il segnale sviluppato in corrispondenza dell'uscita Q del flip-flop FF 917, di tipo D, identificato come A, viene alimentato ad un primo ingresso della porta logica NOR 925. Il segnale sviluppato sull'uscita Q del flip-flop FF 919, di tipo D, identificato come segnale B, viene alimentato ad un secondo ingresso della porta logica NOR 921 e ad un secondo ingresso della porta logica ad OR-esclusivo XOR 923, mentre il segnale sviluppato sull'uscita Q, del flipflop FF 919, di tipo D, identificato come B, viene alimentato ad un secondo ingresso della porta logi_ ca XOR 925. Il segnale di "abilitazione AFT" viene alimentato ad un terzo ingresso della porta logica NOR 925.
Durante il modo di funzionamento AFT, quando il segnale di "abilitazione alla sintonizzazione automatica fine (ART)" presenta il livello logico elevato, la porta logica NOR 925 viene disattivata nei confronti della funzione di risposta ai segnali A e B poich? la stessa produce sempre un livello logico basso in corrispondenza della propria uscita, in risposta al segnale di "abilitazione alla sintonizzazione automatica fine", presentante un livello logico elevato.
Durante il modo di funzionamento di sintesi, quando il segnale di "abilitazione alla sintonizzazione automatica fine" presenta un basso livello logico, la porta logica NOR 925 viene abilitata alla risposta nei confronti dei livelli dei segna_ li A e B. Il segnale per la "sintonizzazione approssimata" viene sviluppato in corrispondenza dell'uscita della porta logica NOR 921. Il segna_ le per la "sintonizzazione media" viene sviluppato all'uscita della porta logica ad OR-esclusivo XOR 923. Il segnale per la "sintonizzazione fine" viene sviluppato all'uscita della porta logica NOR 925.
L'impulso di "ripristino", ad andamento positivo, generato in risposta al segnale rappresentativo del "nuovo canale", presentante un elevato livel10 logico, provoca il ripristino di entrambi i
flip-flop FF 917 e 919, di tipo 3. Conseguentemente, i segnali A e B risultano entrambi caratte_ rizzati da un basso livello logico mentre il segna_ le per la "sintonizzazione approssimata", sviluppato all'uscita della porta logica NOR 921 presenta un livello logico elevato. Contemporaneamente, il segnale per la "sintonizzazione media", sviluppato in corrispondenza dell'uscita della porta logica XOR 923 si trova ad un basso livello logico, mentre il segnale per la "sintonizzazione fine", sviluppato all'uscita della porta logica OR 925 si trova ad un livello logico basso.
Durante l'intervallo corrispondente alla sintonizzazione approssimata, la frequenza del segnale 10 generato dall'oscillatore locale risulter? superiore o inferiore rispetto a quanto richiesto e verranno generati, consecutivamente, impulsi di errore rappresentativi di un "basso conteggio" o di un "conteggio elevato". A titolo di esempio, si assuma che la frequenza LO risulti inferiore a quanto richiesto dopo la selezione di un nuovo canale, per cui verranno generati impulsi di errore rappresentativi di un "basso conteggio", secondo quanto rappresentato nella figura 9a. Successivamente, il funzionamento del campionatore di frequenza LO 31, congiuntamente al contatore 55 a conteggio progressivo/regressivo, all'unit? BRM 57, al filtro passa-basso LPF 59 ed all'amplificatore 61 provoca un aumento della tensione di sintonizzazione e, conseguentemente, della frequenza LO, mentre quando la frequenza del segnale LO supera il proprio valore finale, o corretto, verranno generati impulsi di errore rappresentativi di un "conteggio elevato", anzich? di un "basso conteggio". Questo provoca il ripristino del flip-flop FF 915 di tipo S-R, provocando in tal modo la produzione di un impulso ad andamento positivo in corrispondenza dell'uscita Q dello stesso.
Conseguentemente, il flip-flop PP 917, di tipo D, verr? commutato allo stato di "set" e, conseguente_ mente, il segnale A assumer? un livello logico elevato, mentre il segnale A assumer? un basso livello logico. A questo punto, B presenter? ancora un basso livello logico, mentre il segnale B presenter?
ancora un livello logico elevato. Conseguentemente, il segnale per la "sintonizzazione approssimata" presenter? un basso livello logico, il segnale per la "sintonizzazione media" presenter? un elevato livello logico, mentre il segnale per la "sintonizzazione fine" presenter? un basso livello logico.
In risposta agli impulsi di errore rappresentativi di un "conteggio elevato", viene provocato il decremento della frequenza LO.
Quando la frequenza del segnale LO supera nuova_ mente il proprio valore finale, verranno nuovamente generati impulsi di errore rappresentativi di un "conteggio basso", anzich? gli impulsi di errore rappresentativi di un "conteggio elevato". Questo provoca nuovamente la commutazione allo stato di " set" del flip-flop FF 9 15, tipo S-R, e del flip-flop FF 919 di tipo D e, pertanto, A e B risultano entrambi ad un elevato livello logico, mentre i segnali A e B si trovano entrambi ad un basso livello logico . Conseguentemente, i segna_ li per la " sintonizzazione approssimata" e per la "sintonizzazione media" si troveranno ad un basso livello logico , mentre il segnale per la "sintonizzazione fine" si trover? ad un elevato livello logico .
Come precedentemente indicato , la struttura logica includente gli elementi strutturali 901-913 provoca la copertura, da parte dell ? impulso di "ripristino", del primo impulso di "campionamento" e , pertanto, del primo impulso di errore rappresentativo di un " conteggio elevato" o " basso conteggio"; generato dopo la generazione del segnale rappresentativo del "nuovo canale", presentante un elevato livello logico?
Questo garantisce che gli stati flip-flop FF 917 e 919 non vengano variati finche varia il senso della correzione di frequenza nelle normali condizioni operative. Se l'impulso di "ripri_ stino", non dovesse coprire il primo impulso di errore, una variazione da un tipo di impulso di errore all'altro potrebbe verificarsi immediata_ mente dopo la selezione di un nuovo canale a causa delle condizioni operative inizialmente errate. Questo potrebbe provocare una variazione degli stati del flip-flop FF 915, di tipo S-R e di uno dei flip-flop FF 917 e 919, di tipo D, alterando quindi l'appropriata sequenza di generazione dei segnali di controllo per la "sintonizzazione approssimata," la "sintonizzazione media" e la "sintonizzazione fine".
L'uscita della porta logica NOR 925 viene alimentata al terminale di ingresso di impostazione o di "set" (S) di un flip-flop FF 927, di tipo S-R. l'uscita Q del flip-flop FF 927 di tipo S-R, viene alimentata ad un ingresso di una porta logica AND 929. L'uscita della porta logica ITOR 925 viene pure alimentata all?ingresso di un invertitore 931 la cui uscita ? collegata ad un secondo ingresso della porta logica AND 929. L'uscita della porta logica AND 929 ? collegata al terminale di ingresso di ripristino del flip-flop FF 907 di tipo S-R. Come precedentemente indicato, il segnale di "abilitazione alla sintesi" viene sviluppato in corrispondenza dell'uscita Q del flip-flop FF 907, di tipo S-R, mentre il segnale di "abilitazione alla sintonizzazione automatica fine" viene sviluppato in corrispondenza del ter_ minale di uscita Q del flip-flop FF 907, di tipo S-R. In risposta al segnale per la "sintonizzazione fine", presentante un elevato livello logico, il flip-flop FF 927, di tipo S-R, viene commutato allo stato di "set" e, pertanto, l?uscita Q dello stesso assumer? un livello logico elevato,con con_ seguente abilitazione della porta logica AND 929. Quando il segnale per la "sintonizzazione fine" presenta un basso livello logico, un corrispondente livello logico elevato verr? sviluppato, da parte dell'invertitore 931 ed accoppiato attraverso la porta logica AND 929 abilitata, al terminale di ripristino del flip-flop FF 907, di tipo S-R.
Quest'ultimo opera in modo tale per cui il segnale di "abilitazione alla sintonizzazione automatica fine? , sviluppato in corrispondenza del terminale di uscita Q del flip-flop FF 927, di tipo S-R, pu? assumere il proprio livello logico elevato . L' impulso di "partenza" viene alimentato al terminale di ingresso di ripristino del flip-flop FF 927 , di tipo S-R, con conseguente ripristino del flip-flop FF 927, di tipo S-R considerato . Questo provoca la disattivazione della porta logica AND 929, ed impedisce quindi che lo sviluppo del livello logico basso all'usci ta della porta logica NOR 925, durante il modo di funzionamento di sintesi, possa provocare il ripristino del flip-flop FF 907, di tipo S-R, se non dopo la generazione del segnale per la "sintonizzazione fine", presentante un elevato livello logico .
Il segnale di "abilitazione alla sintonizzazione automatica fine" , ad elevato livello logico, ? tale per cui i flip-flop FF 917 e 919, di tipo D, possono rimanere impostati durante il modo di funzionamento AFT, corrispondente alla sintonizzazione automatica fine . Conseguentemente , i segnali A e B rimangono in corrispondenza di un livello logico elevato, mentre i segnali A e B rimangono in corrispondenza del loro basso livello logico, durante il modo di funzionamento AFT. Come precedentemente indicato, il segnale di "abilitazione alla sintonizzazione automatica fine", presentante un livello logico elevato, disattiva pure la porta logica NOR 925, nel senso che la stessa non pu? pi? rispondere ai segnali A e B, operando in modo tale da determinare l'assunzione, da parte del segnale di uscita, di un basso livello logico. Conseguentemente, durante il modo AFT, tutti i segnali di controllo per la "sintonizzazione approssimata", la "sintonizzazione media", e la "sintonizzazione fine" presentano un basso livello logico durante il modo di funzionamento per la sintonizzazione automatica fine.
Il segnale di "scostamento" o di "offset" viene alimentato ad un secondo terminale di ingresso di impostazione o di "set" (S) del flip-flop FF 907, di tipo S-R. Il flip-flop FF 907, di tipo S-R, viene impostato in risposta all'impulso di "scostamento", ad andamento positivo, provocando in tal modo l'assunzione, da parte del segnale di "abilitazione alla sintesi" di un elevato livello logico, mentre il segnale di "Abilitazione alla sintonizzazione automatica fine" presenter? un basso livello logico. Questo determina la cessazione del modo di funzionamento AFT e provocher? nuovamente l'inizio del modo di funzionamento di sintesi.
In risposta al segnale di "abilitazione AFT", presentante un basso livello logico, la porta logica NOR 925 viene abilitata alla risposta nei confronti dei segnali A e B i quali si trovano ad un basso livello logico (deve essere rilevato che questi segnali hanno assunto questa condizione in risposta al segnale di "abilitazione AFT", presentante un elevato livello logico ). Conseguentemente, il segnale di controllo per la ?sintonizzazione fine" verr? indotto all'assunzione di un elevato livello logico. Successivamente, quando la frequenza LO supera il proprio valore finale, uno dei flip-flop FF 917 e 919, di tipo D, viene ripristinato. Questo provoca l'assunzione, da parte del segnale per la "sintonizzazione fine", di un basso livello logico. Conseguentemente, secondo quanto precedentemente descritto, quando termina l'elevato livello logico del segnale di ?sintonizzazione fine", il flip-flop FF 907, di tipo S-R, viene ripristinato e, pertanto, il segnale di "abilitazione alla sintonizzazione automatica fine" presenter? un elevato livello logico, mentre il segnale di "abilitazione alla sintesi" presente_ r? un basso livello logico.
Quantunque la presente invenzione sia stata descritta con riferimento ad un sistema di sintonizzazione ad anelli ad aggancio di frequenza, deve essere rilevato cbe l'invenzione in oggetto pu? pure venire utilizzata in un sistema di sin_ tonizzazione ad anelli ad aggancio di fase, ad esempio del tipo descritto nel brevetto statunitense No.4.078.212 intitolato "Dual Mode Frequency Synthesizerfor a Television Tuning Apparatus", rilasciato il 7 Marzo 1978 Inoltre, quantunque nella specifica versione illustrata e descritta, la misura di frequenza dell'immagine IF sia stata effettuata durante l'intervallo di sincronizzazione della ritraccia verticale, ? pure contemplato lo svolgimento di quell'operazione durante l'intervallo di sincronizzazione della ritraccia orizzontale. Quantunque la specifica versione descritta utilizzi un singolo complesso a contatori a multiplazione temporale, utilizzato in comune, per la misura delle frequenze dell'oscillatore locale e delle frequenze intermedie IF, deve essere rilevato che ? possibile l'impiego di contatori separati per lo svolgimento di queste funzioni. Queste ed altre modifiche vengono contemplate come rientranti nello scopo della presente invenzione, definito dalle rivendicazioni riportate in appendice.
Claims (12)
1. Apparato di controllo della sintonizzazione, per un sistema televisivo, del tipo includente un ingresso per segnali televisivi a radio frequenza (RF) corrispondenti ai canali rispettivi, ogni segnale RF presentando una portante di immagine modulata con informazioni video includenti informazioni di immagine in intervalli di immagine verificantisi fra intervalli di ritraccia orizzontale i quali si verificano tra gli intervalli di ritraccia verticale; uno stadio RF (3) per elaborare detti segnali RF; un oscillatore locale (7) per generare un segnale dell'oscillatore locale (LO-local oscillator), presentante una frequenza correlata a detto canale selezionato, in risposta a detto segnale di controllo della sintonizzazione; un miscelatore (5) accoppiato a detto stadio RF e sensibile a detto segnale derivato dall'oscillatore locale, per produrre un segnale IF presentante una portante di immagine modulata nello stesso modo della portante di immagine del segnale RF corrispondente al canale selezionato; mezzi di elaborazione delle immagini (13, 15, 23) sensibili a detto segna le IF per produrre un segnale di immagine rappresentativo di dette informazioni dell'immagine contenute in detti intervalli di immagine e mezzi di elaborazione della sincronizzazione (17, 25, 27, 29) sensibili a detto segnale IF per produrre segnali di sincronizzazione orizzontale e verticale rappresentanti la ricorrenza di detti intervalli di ritraccia orizzon tale e verticale, rispettivamente, caratterizzato dal fatto che comprende:
mezzi per la generaziione di segnali di con trollo della sintonizzazione (55, 57, 59, 61) per generare detto segnale di controllo della sintonizzazione;
mezzi di controllo per la sintonizzazione fine (30) accoppiati a detti mezzi di generazione dei segnali di controllo della sintonizzazione e sensibili a detto segnale IF , quando abilitati per questo scopo, per controllare detto segnale di controllo della sintonizzazione, in modo tale che detta portante di immagine IF possa presentare la propria frequenza nominale; e mezzi di abilitazione alla sintonizzazione fine (71), accoppiati a detti mezzi di controllo della sintonizzazione fine (30) e sensibili a determinati segnali di sincronizzazione per abilitare, selettivazione secondo la rivendicazione 1, 2, o 3, caratterizzato dal fatto che:
detti mezzi di controllo della sintonizza zione fine (30) includono mezzi di conteggio (30;201-205, 209,211,217,221-225, 237-253) per conteggiare i cicli di detto segnale IF quando abilitati per questo scopo da parte di detti mezzi di abilitazione alla sintonizzazione fine (71, inclusi 501-521).
5. Apparato di controllo della sintonizzazione secondo la rivendicazione 4, caratterizzato dal fatto che comprende:
mezzi di controllo della sintonizzazione per sintesi (41-45,50,213,215,219,227-233,305,307, 401-407) accoppiati a detti mezzi di generazione dei segnali di controllo della sintonizzazione e sensibili a detto segnale LO per controllare il segnale di controllo della sintonizzazione, in modo tale che detto segnale LO possa presentare una frequenza correlata alla propria frequenza nominale, per il canale selezionato, in un modo predeterminato.
6. Apparato di controllo della sintonizzazione secondo la rivendicazione 5, in cui detti mezzi di conteggio (30) includono un contatore (201;203), caratterizzato dal fatto che lo stesso contatore mente, detti mezzi di controllo per la sintonizzazione fine (30) alla risposta a detto segnale IF, durante porzioni predeterminate dei rispettivi in tervalli fra detti intervalli di ritraccia.
2. Apparato di controllo della sintonizzazione secondo la rivendicazione 1, caratterizzato dal fatto che:
detti mezzi di abilitazione alla sintonizzazione fine (71, includenti 501-521) abilitano, selettivamente, detti mezzi di controllo della sintonizzazione (30) alla risposta a detto segnale IF durante una porzione predeterminata di detti intervalli di ritraccia verticale.
3. Apparato di controllo della sintonizzazione secondo la rivendicazione 2, caratterizzato dal fatto che:
detti mezzi di abilitazione alla sintonizzazione fine (71, includenti 501-521) abilitano, selettivamente, detti mezzi di controllo della sintonizzazione fine (30) alla risposta a detto segnale IF durante una porzione predeterminata di detto intervallo di ritraccia verticale che risulta esclu sivo di detti intervalli ausiliari riservati per le informazioni di "test" o "teletext".
Apparato di controllo della sintonizza(201; 203) viene selettivamente abilitato al conteggio di cicli di detto segnale IF durante un primo intervallo e selettivamente abilitato per conteggiare i cicli di detto segnale LO, durante un secondo intervallo.
7. Apparato di controllo della sintonizzazione secondo la rivendicazione 2, caratterizzato dal fatto che:
detti mezzi di controllo della sintonizzazione fine includono mezzi contatori IF (30;201-205, 209,211,217,221-225,237-253) per conteggiare i cicli di detto segnale IF durante un intervallo predeterminato di misura IF, quando abilitati per questo scopo da parte di detti mezzi di abilitazione per la sintonizzazione fine; e mezzi per la generazione di un segnale di errore IF (301,303,309-315) accoppiati a detti mezzi contatori per generare un segnale di "errore IF di basso conteggio" o un segnale di "errore IF di conteggio elevato", dipendentemente dal senso dell'eventuale deviazione del conteggio di detti mezzi contatori IF, in corrispondenza del termine di detto intervallo di misura IF da un conteggio IF predeterminato, corrispondente alla frequenza nominale di detta portante di immagine IF; e
detti mezzi di generazione dei segnali
di controllo della sintonizzazione includono mezzi di conteggio, a conteggio progressivo/regressivo (55), accoppiati a detti mezzi di generazione dei segnali di errore per il conteggio in un senso progressivo o in un senso regressivo, dipendentemente dal fatto che venga prodotto detto segnale di "errore IF di basso conteggio" o detto segnale di "errore IF di conteggio elevato", da parte di detti mezzi di generazione del segnale di errore IF; mezzi generatori di impulsi (35, 37, 57) accoppiati a detti mezzi di conteggio, a conteggio progres sivo/regressivo, per la generazione di un segnale impulsivo il cui valore medio dipende dal conteggio di detti mezzi di conteggio a conteggio progressivo/regressivo; e mezzi C59) per filtrare detto segnale impulsivo, per la generazione di detto segnale di controllo della sintonizzazione.
8. Apparato di controllo della sintonizzazione secondo la rivendicazione 7, caratterizzato dal fatto che:
detti mezzi generatori di impulsi includono un moltiplicatore di frequenza, di tipo binario, (BRM - binary rate multiplier - 57) per generare un numero di impulsi, in un dato intervallo, dipendentemente dal conteggio di detti mezzi contatori a conteggio progressivo/regressivo (55).
9. Apparato di controllo della sintonizzazione secondo la rivendicazione 8, caratterizzato dal fatto che comprende:
mezzi di controllo della sintonizzazione per sintesi (41-45,50,213,215,219,227-233,305,307, 401-407) , accoppiati a detti mezzi di generazione dei segnali di controllo della sintonizzazione per controllare detto segnale di controllo della sintonizzazione, in modo tale che il segnale LO possa presentare una frequenza desiderata correlata alla propria frequenza nominale per il canale selezionato, in un modo predeterminato, detti mezzi di controllo della sintonizzazione per sintesi (301, 303,309-315) includendo mezzi di conteggio LO (213, 215,219,227-233,401-407) per il conteggio di cicli di detto segnale LO durante un intervallo predeter minato di misura LO e mezzi generatori di segnali di errore LO (305,307) accoppiati a detti mezzi di conteggio LO per generare un segnale di "errore LO di basso conteggio" o un segnale di "errore LO di conteggio elevato", dipendentemente dal conteggio di detti mezzi di conteggio LO al termine di detto intervallo di misura LO, in relazione ad un conteggio LO predeterminato corrispondente alla
frequenza LO desiderata;
detti mezzi di conteggio a conteggio progressivo/regressivo (55) essendo pure accoppiati a detti mezzi di generazione del segnale di errore LO per conteggiare pure in un senso progressivo, o in un senso regressivo, dipendentemente dal fatto che venga prodotto, da parte di detti mezzi generatori dei segnali di errore LO, un segnale di "errore LO di basso conteggio" o un segnale di "errore LO di conteggio elevato".
10. Apparato di controllo della sintonizzazione secondo la rivendicazione 9, caratterizzato dal fatto che comprende:
mezzi di controllo del modo (45) operanti in modo tale per cui detti mezzi a conteggio progressivo/regressivo (55) possono rispondere ai segnali di "errore LO" in un modo di funzionamento di sintesi dopo che viene selezionato un nuovo canale e per provocare la risposta, da parte di detti mezzi a conteggio progressivo/regressivo, nei confronti di detti segnali di "errore IF" in un modo di funzionamento di sintonizzazione fine dopo che la frequenza di detto segnale LO ? stata indotta a rientrare in una gamma predeterminata del la propria frequenza nominale, durante il modo di funzionamento di sintesi.
11. Apparato di controllo della sintonizzazione secondo la rivendicazione 10, caratterizzato dal fatto che:
detti mezzi di conteggio a conteggio progressivo/regressivo (55) includono un contatore a pi? stadi, a conteggio progressivo/regressivo (55a, 55b, 55c, 55d) e mezzi di selezione degli stadi (811a, 811b, 811?, 813, 815a, 815b, 815c, 817a, 817b, 817c, 819) accoppiati a detti mezzi di controllo del modo (45) per abilitare gruppi di stadi di ordine successivamente inferiore di detto contatore multistadio, a conteggio progressivo/regressivo, nei confronti della risposta a detti segnali di "errore LO", durante detto modo di funzionamento di sintesi.
12. Apparato di sintonizzazione secondo la rivendicazione 10, caratterizzato dal fatto che:
detti mezzi di controllo del modo (45) includono mezzi di rivelazione del senso (915, 917, 919) accoppiati a detti mezzi di conteggio LO (305, 307), per rivelare quando varia il senso di detti segnali di "errore LO" generati da detti mezzi di conteggio LO, durante detto modo di funzionamento di sintesi; e mezzi di controllo della sequenza (921-925) accoppiati a detti mezzi di rivelazione del senso (915,917,919) ed a detti mezzi di selezione degli stadi (811a, 811b, 811c, 813, 815a, 815b, 815c, 817a, 8l7b, 817c, 819), per provocare la risposta, da parte di particolari gruppi di stadi di ordine successivamente inferiore di detto contatore a pi? stadi, a conteggio progressivo/regressi vo (55a, 55b, 55c, 55d), a detti segnali di "errore LO" quando varia il senso di detti segnali di "errore LO", durante detto modo di funzionamento di sintesi ed essendo accoppiati a detti mezzi di conteggio (55) a conteggio progressivo/regressivo, per provocare la risposta, da parte di detti mezzi di conteggio, a conteggio progressivo/regressivo, nei confronti di detti segnali di "errore IF", quando il senso di detti "segnali LO" ? variato per un numero predeterminato di volte.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/413,769 US4485404A (en) | 1982-09-01 | 1982-09-01 | Digital aft system which is activated during vertical retrace intervals |
| US06/413,762 US4484221A (en) | 1982-09-01 | 1982-09-01 | Shared counter arrangement for a digital frequency locked loop tuning system for selectively measuring the frequencies of the LO and IF signals |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8322693A0 IT8322693A0 (it) | 1983-08-30 |
| IT8322693A1 true IT8322693A1 (it) | 1985-03-02 |
| IT1171083B IT1171083B (it) | 1987-06-10 |
Family
ID=27022287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT22693/83A IT1171083B (it) | 1982-09-01 | 1983-08-30 | Sistema digitale per la sintonizzazione automatica fine, attivato durante gli intervalli di ritraccia verticale |
Country Status (11)
| Country | Link |
|---|---|
| JP (1) | JPH0793710B2 (it) |
| KR (1) | KR920009011B1 (it) |
| AT (1) | AT386713B (it) |
| AU (1) | AU567304B2 (it) |
| CA (1) | CA1203330A (it) |
| DE (1) | DE3331609A1 (it) |
| ES (1) | ES8406020A1 (it) |
| FR (1) | FR2541545B1 (it) |
| GB (1) | GB2126813B (it) |
| HK (1) | HK59291A (it) |
| IT (1) | IT1171083B (it) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503465A (en) * | 1982-11-24 | 1985-03-05 | Rca Corporation | Analog signal comparator using digital circuitry |
| JPS59106265U (ja) * | 1982-12-31 | 1984-07-17 | 日本電気ホームエレクトロニクス株式会社 | 自動微同調回路 |
| US4524387A (en) * | 1983-03-30 | 1985-06-18 | Rca Corporation | Synchronization input for television receiver on-screen alphanumeric display |
| US4601060A (en) * | 1984-10-24 | 1986-07-15 | Rca Corporation | Automatic digital fine tuning system |
| NL8801874A (nl) * | 1988-07-26 | 1990-02-16 | Philips Nv | Televisie-ontvanger met een afstemschakeling die een frequentiesyntheseschakeling bevat. |
| JPH0648778B2 (ja) * | 1989-09-29 | 1994-06-22 | 三洋電機株式会社 | 衛星放送受信装置のａｆｃ方法 |
| US5163164A (en) * | 1990-12-31 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Microprocessor controlled digital aft unit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB673770A (en) * | 1950-03-30 | 1952-06-11 | Standard Telephones Cables Ltd | Improvements in or relating to automatic frequency control arrangements for radio communication systems |
| IT1073074B (it) * | 1975-11-14 | 1985-04-13 | Rca Corp | Sintetizzatore di frequenze televisive,per portanti di frequenza non standardizzata |
| DE2660248C2 (de) * | 1975-11-14 | 1982-06-24 | RCA Corp., 10020 New York, N.Y. | Abstimmeinrichtung für Fernsehempfänger |
| FR2340909A1 (fr) * | 1976-02-10 | 1977-09-09 | Omnium Assainissement | Materiaux-supports de fermentation biologique |
| US4084127A (en) * | 1976-07-29 | 1978-04-11 | Rca Corporation | Digital frequency deviation detector useful in a television tuning system |
| JPS5580928A (en) * | 1978-12-15 | 1980-06-18 | Sony Corp | Channel selection device |
| JPS55147884A (en) * | 1979-05-07 | 1980-11-18 | Sanyo Electric Co Ltd | Aft circuit of television receiver |
| NZ193794A (en) * | 1979-05-30 | 1984-03-30 | Rca Corp | Channel identification in multiband sweep tuning system |
| JPS56782A (en) * | 1979-06-15 | 1981-01-07 | Sanyo Electric Co Ltd | Automatic tuning unit |
| US4358791A (en) * | 1980-12-01 | 1982-11-09 | Rca Corporation | Phase locked loop tuning control system including a sync activated AFT signal seeking arrangement |
| US4368540A (en) * | 1981-06-05 | 1983-01-11 | Rca Corporation | Phase locked loop tuning system including a prescaler conditioned to oscillate at an out-of-band frequency |
| US4402089A (en) * | 1981-09-16 | 1983-08-30 | Rca Corporation | Television tuning system with electronic frequency adjustment apparatus |
| JPS58111522A (ja) * | 1981-12-25 | 1983-07-02 | Sony Corp | Ａｆｔ回路 |
-
1983
- 1983-08-25 ES ES525161A patent/ES8406020A1/es not_active Expired
- 1983-08-29 CA CA000435566A patent/CA1203330A/en not_active Expired
- 1983-08-30 AU AU18544/83A patent/AU567304B2/en not_active Ceased
- 1983-08-30 IT IT22693/83A patent/IT1171083B/it active
- 1983-08-31 JP JP58161183A patent/JPH0793710B2/ja not_active Expired - Lifetime
- 1983-08-31 KR KR1019830004077A patent/KR920009011B1/ko not_active IP Right Cessation
- 1983-09-01 DE DE3331609A patent/DE3331609A1/de active Granted
- 1983-09-01 GB GB08323490A patent/GB2126813B/en not_active Expired
- 1983-09-01 FR FR838314040A patent/FR2541545B1/fr not_active Expired
- 1983-09-01 AT AT0313583A patent/AT386713B/de not_active IP Right Cessation
-
1991
- 1991-08-01 HK HK592/91A patent/HK59291A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATA313583A (de) | 1988-02-15 |
| KR920009011B1 (ko) | 1992-10-12 |
| ES525161A0 (es) | 1984-06-16 |
| IT1171083B (it) | 1987-06-10 |
| DE3331609C2 (it) | 1988-01-21 |
| CA1203330A (en) | 1986-04-15 |
| ES8406020A1 (es) | 1984-06-16 |
| IT8322693A0 (it) | 1983-08-30 |
| JPH0793710B2 (ja) | 1995-10-09 |
| DE3331609A1 (de) | 1984-03-01 |
| HK59291A (en) | 1991-08-09 |
| FR2541545B1 (fr) | 1989-06-30 |
| GB2126813A (en) | 1984-03-28 |
| AU1854483A (en) | 1984-03-08 |
| JPS5964980A (ja) | 1984-04-13 |
| AU567304B2 (en) | 1987-11-19 |
| GB8323490D0 (en) | 1983-10-05 |
| KR840006116A (ko) | 1984-11-21 |
| GB2126813B (en) | 1986-07-23 |
| AT386713B (de) | 1988-10-10 |
| FR2541545A1 (fr) | 1984-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4031549A (en) | Television tuning system with provisions for receiving RF carrier at nonstandard frequency | |
| US4025953A (en) | Frequency synthesizer tuning system for television receivers | |
| KR890000979B1 (ko) | 텔레비젼 수상기용 동기회로 | |
| US4038689A (en) | Frequency synthesizer tuning system with manual fine tuning control | |
| US4078212A (en) | Dual mode frequency synthesizer for a television tuning apparatus | |
| US4122488A (en) | Sync signal generator with memorization of phase detection output | |
| US4485404A (en) | Digital aft system which is activated during vertical retrace intervals | |
| US4405947A (en) | Dual search mode type tuning system | |
| US4422096A (en) | Television frequency synthesizer for nonstandard frequency carriers | |
| US4291413A (en) | Search type tuning system with direct address channel selection apparatus | |
| US4484221A (en) | Shared counter arrangement for a digital frequency locked loop tuning system for selectively measuring the frequencies of the LO and IF signals | |
| IT8322693A1 (it) | Sistema digitale per la sintonizzazione automatica fine, attivato durante gli intervalli di ritraccia verticale | |
| US4387401A (en) | Carrier detector apparatus useful in a multiband sweep type tuning system | |
| US4317225A (en) | Channel identification apparatus useful in a sweep type tuning system | |
| JPS6033791A (ja) | ディジタルコンバ−ジェンス補正装置 | |
| US4009439A (en) | Programming unit for a television tuning phase locked loop | |
| FI66269B (fi) | Anordning foer avstaemning av en mottagare till en radiofrekvent baervaog | |
| CA1149978A (en) | Search type tuning system | |
| US4398303A (en) | Signal-seeking tuning system with automatic bandswitching for a television receiver | |
| KR100220306B1 (ko) | If 신호 주파수 측정 방법 및 장치 | |
| US4254506A (en) | Channel identification apparatus useful in a multiband sweep type tuning system | |
| GB2056800A (en) | Aft arrangement for a phase locked loop tuning system | |
| US4442547A (en) | Counter arrangement useful in a frequency locked loop tuning system for measuring the frequency of a local oscillator signal | |
| US4223344A (en) | Beam index color cathode ray tube | |
| GB2123246A (en) | Synchronization of a television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19960828 |