IT8021913A1 - Circuito logico digitale perfezionato - Google Patents
Circuito logico digitale perfezionato Download PDFInfo
- Publication number
- IT8021913A1 IT8021913A1 IT1980A21913A IT2191380A IT8021913A1 IT 8021913 A1 IT8021913 A1 IT 8021913A1 IT 1980A21913 A IT1980A21913 A IT 1980A21913A IT 2191380 A IT2191380 A IT 2191380A IT 8021913 A1 IT8021913 A1 IT 8021913A1
- Authority
- IT
- Italy
- Prior art keywords
- transistor
- region
- transistors
- circuit according
- signal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 59
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 description 22
- 238000005265 energy consumption Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 244000045947 parasite Species 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
D E S C R I Z I O N E
dell'invenzione avente per titolo:
"CIRCUITO LOGICO DIGITALE PERFEZIONATO"
Riassunto dell'invenzione
Sono descritti circuiti logici bipolari quali, ad esempio, circuiti NAND e invertitori che hanno un consumo di energia .c. estremamente basso ed una velocit? molto alta. In una forma di realizzazione incorporante una coppia di transistori bipolari complementari quando uno dei transistori non ? conduttivo, l'altro ? conduttivo e viceversa. Ciascuna delle basi dei transistori complementari ? collegata a una sorgente di corrente di riserva (standby) e a una combinazione in parallelo di un condensatore e un diodo; entrambi i quali sono collegati a un terminale di entrata. Quando il transistore NPN, ad esempio, viene disattivato (cio? portato nello stato non conduttivo) dall'applicazione di un segnale ad andamento negativo, la corrente di riserva dalle sorgenti di corrente viene commutata a massa attraverso il diodo che ha un punto di commutazione pi? basso di quello del diodo costituito dalla combinazione emet titore-base del transistore NPN. Il condensatore collegato in parallelo al diodo, viene caricato durante questo periodo cos? che quando all'entrata viene applicato un segnale transitorio ad andamento positivo, il diodo ? polarizzato inversamente ed il segnale transitorio viene applicato, unitamente alla corrente di riserva, alla base del transistore NPN, commutandolo nello stato conduttivo, o stato "ON". Il condensatore ha una capacit? maggiore della capacit? di entrata del dispositivo NPN, cos? che l'intero segnale di tensione applicato ai condensatori sistemati in serie ? quasi interamente attraverso il condensatore avente la minor capacit?. Una volta che il livello di tensione del segnale transitorio di entrata ha raggiunto il punto di commutazione o soglia del diodo costituito dalla combinazione base-emettitore del dispositivo NPN, il condensatore scarica la carica risultante da tale segnale nella base del transistore, il che, unitamente alla corrente di riserva, determina la Commutazione del transistore bipolare a velocit? estremamente alte. Quando il transistore NPN viene attivato (cio? portato nello stato conduttivo), il transistore di carico PNP viene disattivato. In tali circostanze, un nodo di uscita fra i dispositivi viene mantenuto ad una tensione di massa, il livello alto al terminale di entrata viene invertito a un livello basso al terminale di uscita. La base del transistore PNP ? collegata a una sorgente di corrente di riserva di polarit? opposta a quella applicata alla base del transistore NPN. Un circuito in parallelo simile, costituito da un condensatore e un diodo, ? collegato alla base del transistore PNP. Il diodo ?, tuttavia, di polarit? opposta a quella del diodo nel circuito di base del transistore NPN. Il circuito in parallelo del transistore di carico ? collegato all'entrata. Quando il diodo associato al transistore NPN 6 nello stato conduttivo, il diodo associato al transistore PHP ? nello stato non conduttivo, e quando il condensatore associato al transistore NPN sta inviando corrente al transistore ad esso associato, il condensatore associato al dispositivo PHP viene caricato.
Oltre al circuito logico di base, ? descritto un circuito NANS a due entrate che include una coppia di transistori bipolari PNP ed Una coppia di transistori bipolari NPN. La base di ogni transistore ? collegata a un circuito in parallelo che include un condensatore e un diodo di appropriata polarit?, ciascuno dei quali opera nello stesso modo descritto in precedensa con-riferimento al circuito invertitore. Inoltre, la base di ciascuno d?i transistori bipolari ? alimentata da una sorgente di corrente di riserva. circuito NAND opera anche a velocit? estremamente alta e con un minimo consumo di energia.
Descrizione dell'invenzione
La presente invenzione concerne circuiti logici digitali ed in particolare circuiti logici invertitori e NAND con energia di riserva (standby) c.c. estremamente bassa. I circuiti sono anche in grado di operare a velocit? estremamente alta Grazie al basso consumo di energia e all'alta velocit?, si ottiene un miglior rapporto potenza-velocit? effettiva, unitamente a un fattore potenza per ritardo che risulta migliorato di un ordine di grandezza rispetto a circuiti noti.
Circuiti NAND e invertitori bipolari che utilizzano dispositivi bipolari sono gi? noti. Questi ultimi sono descritti, ad esempio, nel brevetto statunitense n. 3.956.641 di Berger ed altri, intitolato "Complementary Transistor Circuit for Carrying Out Boolean Functions", depositato l'11 febbraio 1975 e ceduto alla International Business Machines Corporation. Il circuito illustrato in figura 2C di tale brevetto ? identico al circuito della presente descrizione, tranne che le sorgenti di corrente di riserva e la struttura in parallelo di un diodo e di un condensatore, in conformit? agli insegnamenti della presente invenzione, non sono collegate alle basi dei transistori. Non incorporando il circuito del brevetto le reti diodocondensatore nei circuiti di base dei suoi dispositivi, come invece si ha nel circuito della presente domande, il circuito NAND del brevetto citato opera a velocit? di commutazione pi? lente ed ha un maggior consumo di energia. Inoltre, i dispositivi utilizzati nel circuito del brevetto citato richiedono parametri di dispositivo molto critici in quanto sia i livelli dei segnali di entrata sia le tensioni di alimentazione devono essere controllati con molta precisione. Il circuito della presente domanda rappresenta un perfezionamento rispetto ai circuiti del tipo descritto nel brevetto citato, in quanto permette di ottenere sia una velocit? di commutazione pi? alta, sia un minor consumo di energia.
Nel brevetto statunitense n. 3.816.758 di Berger ed altri, intitolato "Digital Logic Circuite", depositato il 15 marzo
1973, sono impiegati circuiti NAND e NOR che utilizzano dispositivi transistori bipolari. Il brevetto citato n? incorpora le sorgenti di corrente di riserva della presente domanda n? incorpora la
rete diodo-condensatore nei circuiti di base di ciascuno dei transistori bipolari, come invece si ha nel circuito della
presente domanda.
Nel brevetto statunitense n. 3.867.644
intitolato "High Speed Low Power Schottky Integrated Logic Gate Circuit with Current Boost"? depositato il 7 gennaio 1974, ? descritto un circuito logico integrato Schottky a bassa energia, ad alta velocit?, di una porta NAND a due entrate quadrupla. In una forma di realizzazione di tale brevetto, un diodo Schottky ? posto fra un terminale di entrata e la base di un transistore Schottky. Il diodo ? opportunamente sistemato in
modo da fornire una caduta di tensione in senso opposto rispet
to alle cadute di tensione base-emettitore di una coppia di transistori Schottky collegati in cascata. La somma delle
cedute di tensione fornisce una soglia di entrata. In un'altra
forma di realizzazione, un diodo ? posto fra il terminale di
entrata e una coppia di diodi di entrata associati e l'entrata
di base di un transistore Schottky. Il diodo citato per primo ? collegato in senso opposto, cos? che la sua caduta di tensione annulla quella del diodo di entrata. In questo modo, la tensione di soglia ? determinata unicamente dalle cadute di tensione base-emettitore di una coppia di transistori collegati in cascata. In un'ulteriore forma di realizzazione, per ovviare alle limitazioni di velocit? della forma di realizzazione precedente, un transistore collegato a diodo ha il proprio collettore accoppiato all'entrata di base di un transistore Schottky. La caduta di tensione base-emettitore di questo dispositivo ? in un senso tale da sommarsi alle cadute di tensione base-emettitore di una Coppia di transistori Schottky in cascata. Pertanto, la caduta di tensione del diodo del transistore di entrata collegato a diodo viene annullata e si ottiene una tensione di soglia pi? alta. Per migliorare la velocit? di questo circuito, viene:impiegato un transistore elevatore di corrente (current boost transistor) che fornisce un cammino di bassa impedenza e alta corrente per caricare la relativa capacit? parassita associata alla regione base?emettitore del primo transistore della c?ppia di transistori Schottky in cascata. Il transistore di carica fornisce il necessario aumento (boost) di corrente per una rapida commutazione, Anche se nei circuiti di entrata del brevetto citato vi sono dei diodi, questi ultimi vengono utilizzati per fornire cadute di tensione che avvengono in senso opposto rispetto alle cadute di tensione di altri transistori.
I diodi del brevetto citato, pertanto, operano in un regime di cancellazione di tensione per controllare la soglia di entrata, senza eseguire alcuna funzione che permetta di staccare una sorgente di corrente di riserva dalla base di un transistore associato. Nel brevetto si ottiene un circuito operante ad una maggior velocit? caricando la capacit? d'interelettrodo emettitore-base di uno dei suoi dispositivi, e si manette che la carica immagazzinata opportunamente liberata pu? migliorare la velocit? di consnutazione. Il brevetto, tuttavia, utilizza un transistore di carica per collegare la corr?nte di alimentazione del circuito alla capacit? d'interelettrodo di uno dei transistori Schottky del circuito. Il circuito della presente invenzione utilizza un effettivo condensatore nel circuito di base di ogni dispositivo logico ed una sorgente di corrente di riserva bassa per caricare tale condensatore quando il diodo di shuntaggio toglie la corrente di riserva dalla base del transistore ad esso associato. Pertanto, il circuito del brevetto citato utilizza i diodi per uno scopo del tutto differente, e per quanto il brevetto citato utilizzi la carica immagazzinata per migliorare la velocit? del proprio circuito, ci? viene effettuato in modo completamente diverso da quello descritto nella presente domanda.
Di conseguenza, lo scopo,principale della presente invenzione ? di fornire circuiti logici bipolari aventi un consumo di energia c.c. estremamente basso ed operanti ad alta velocit? Un altro scopo della presente invenzione ? di fornire circuiti logici bipolari aventi un prodotto energia-ritardo estremamente basso, che rappresenta un miglioramento di un ordine di grandezza rispetto e circuiti noti.
Un altro scopo della presente invenzione ? di fornire circuiti logici perfezionati che possono essere realizzati con qualsiasi processo bipolare standard.
Un ulteriore scopo ? di fornire circuiti logici bipolari aventi esigenze di segnale e di alimentazione meno critiche di quelle di circuiti logici noti dello stesso tipo.
Il circuito di base descritto 3 un circuito invertitore che incorpora almeno un singolo transistore commutabile? In una forma di realizzazione Ohe prevede l'impiego di transistori NPN, l'emettitore ? collegato a un livello di tensione che pu? essere il livello di massa, mentre il collettore ? collegato, attraverso un dispositivo di carico, a una tensione di alimentazione che ?, ad esempio, positiva. Il dispositivo di carico pu? essere un resistore o un transistore PHP complementare. Quando quest'ultimo 3 nello stato non conduttivo, il transistore NPN ? Conduttivo e viceversa, la base del transistore NPN ? collegata a una sorgente di corrente di riserva e ad una combinazione in parallelo di un condensatore e un diodo, entrombi i quali sono collegati a un terminale di entrata. Quando il transistore NPN viene disattivato dall'applicazione di un segnale ad andamento negativo, la corrente di riserva dalla sorgente viene commutata a massa attraverso il diodo avente un punto di commutazione pi? basso di quello del diodo emettitorebase del transistore NPN. Il condensatore collegato in parallelo al diodo dorante questo periodo si carica, cos? che quando all'entrata viene applicato un segnale transitorio ad andamento positivo, il diodo si polarizza inversamente ed il segnale transitorio viene applicato, unitamente alla corrente di riserva, alla base del transistore NPN, commutandolo nello stato . conduttivo, o stato "0??. Il condensatore ha una capacit? molto pi? grande della capacit? di entrata del dispositivo NPN, cos? che l'intero segnale di tensione applicato ai condensatori in serie ? quasi interamente attraverso il condensatote di minor capacit?. Una volta che il livello di tensione del segna e transitorio di entrata ha raggiunto il punto di commutazione o soglia del diodo costituito dalla combinazione base-emettito re del dispositivo NPN, il condensatore scarica la carica risultante da tale segnale nella base del transistore che, unitamente alla corrente di riserva, determina la commutazione del transistore bipolare a velocit? estremamente alte. Come gi? detto, quando il transistore NPN ? attivato, il transistore di carico PNP S disattivato. In tali circostanze, un nodo di uscita fra i dispositivi viene mantenuto a una tensione di massa, e il livello alto al terminale di entrata viene invertito a un livello basso al terminale di uscita. La base del transistore di carico ? collegata a una sorgente di corrente di riserva che ? di polarit? opposta a quella applicata alla base del transistore NPN. Un circuito in parallelo simile, costitu?to da un condensatore e un diodo, ? collegato alla base del transistore d? carico. Il diodo ? tuttavia, di polarit? opposta a quella del diodo nel circuito di base del transistore NPN. Il circuito in paraitelo del transistore di carico ? collegato all'entrata. Quando il diodo associato al transistore NPN ? nello stato conduttivo, il diodo associato al transistore di carico ? nello stato non conduttivo e quando il condensatore associato al transistore NPN sta inviando corrente al transistore ad esso associato, il condensatore associato al dispositivo di carico si carica. Il circuito invertitore sopra descritto opera a velocit? estremamente alta e con un consumo di energia estremamente basso.
Oltre al circuito logico di base, ? descritto un circuito NAND a due entrate che include una coppia di transistori bipolari PNP ed una coppia di transistori bipolari NPN. La base di ogni transistore ? collegato a un circuito in parallelo che include un condensatore e un diodo di appropriata polarit? ciascuno dei quali opera nello stesso modo descritto in precedenza con riferimento al circuito invertitore. Inoltre, la base di ciascuno dei transistori bipolari ? alimentata da una sorgente d? corrente d? riserva. Questo circuito opera inoltre a velocit? estremamente alta e con consumo di energie molto basso. Questi circuiti possono essere impiegati per la fabbricazione di circuiti integrati e possono essere realizzati utilizzando qualsiasi processo standard noto agli esperti nel campo dei semiconduttori.
I precedenti ed altri scopi, caratteristiche e vantaggi risulteranno pi? evidenti dalla descrizione pi? particolareggiata che segue delle forme di realizzazione preferite.
La figura 1 e uno schema.di un circuito invertitore che, in conformit? agli insegnamenti della presente invenzione, opera con un'energia di riserva c.c. estremamente bassa, pur coramitando a velocit? estremamente alte. l circuito include una coppia di transistori bipolari, uno dei quali ? un dispositivo PNP e l?altro un dispositivo NPN, le cui basi sono collegate a sorgenti di corrente che forniscono energia di riserva. Alle basi di entrambi i dispositivi ? applicata un?entrata comune, ed ogni base ? collegata in serie a un diodo dell'appropriata polarit?. Ciascuno di questi ultimi ? shuntato da un condensatore. Una linea di uscita Collegata ai collettori dei dispositivi bipolari, naturalmente, fornisce un'uscita che ? l?inverso del segnale applicato all?entrata del circuito.
La figura 2 ? uno schema di un circuito NAND avente una coppia di entrate che incorpora 1 circuiti ed i principi oper -tivi del circuito invertitore di figura 1. Il circuito logico illustrato in figura 2 include una coppia di dispositivi bipolari PNP collegati in parallelo ed una coppia di dispositivi bipolari NPN collegati in serie. I collettori dei dispositivi PNP sono collegaci a un collettore di un dispositivo NPN.
Un'entrata ? collegata alla base di un dispositivo bipolare PNP e alla base di un dispositivo bipolare NPN, mentre l'altra entrata ? analogamente collegata alle basi dei rimanenti dispositivi bipolari. Ogni circuito di base di ciascuno dei dispositivi ? collegato a una sorgente di corrente di riserva e a un circuito diodo-condensatore simile a quello mostrato nei circuiti di base dei dispositivi bipolari di figura 1.
Facendo ora riferimento alla figura 1 ? mostrato uno schema di un circuito invertitore 1 che include un dispositivo transistore bipolare PNP 2 e un dispositivo transistore bipolare NPN 3, i cui collettori sono collegati a un nodo di uscita comune 4. L'emettitore 5 del dispositivo PNP 2 ? collegato a una sorgente di tensione mentre l'emettitore 6 del dispositivo NPN 3 ? collegato alla tensione di massa. Le basi 7, 8 dei dispositivi bipolari rispettivamente 2, 3 sono collegate a sorgenti di corrente rispettivamente 9, 10. In figura 1, una coppia di diodi di polarit? opposta 11, 12 ? collegata alle basi rispettivamente 7, 8 dei dispositivi rispettivamente 2, 3. Ciascuno dei diodi 11, 12 ? shuntato da un condensatore 13, 14. I diodi 11, 12 sono progettati in modo da avere un punto di commutazione o soglia pi? basso del punto di commutazione o soglia dei diodi costituiti dalla combinazione base-emettitore dei dispositivi bipolari 2, 3. Il motivo di cid risulter? evidente nel corso della descrizione che segue del funzionamento del circuito di figura 1. Il diodo 11 ? collegato nel circuito 1 in nodo tale che un segnale transitorio ad andamento negativo polarizza inversamente tale diodo 11 rendendolo non conduttivo. 11 diodo 12 sperimentando la stessa tensione ad andamento negativo, si polarizza direttamente (diviene conduttivo) . Allo stesso modo, una tensione ad andamento positivo rende conduttivo il dispositivo 11, mentre la stessa tensione rende non conduttivo il dispositivo 12. Infine, in figura 1 al terminale di entrata 15 viene applicato un impulso di entrata 15 che viene in definitiva applicato come corrente alle basi dei transistori bipolari 2, 3.
Il circuito di figura 1 opera cos?. Supponendo che il dispositivo transistore bipolare NFN 3 sia nello stato di conduzi?ne dopo essere stato attivato dall'applicazione di un segnale transitorio positivo, il dispositivo 3 viene mantenuto in tale stato dall'applicazione di una corrente di riserva alla base 8 del dispositivo 3, proveniente dalla sorgente 10 che fornisce corrente di riserva positiva Nello stesso istante al quale il dispositivo 3 viene attivato, il transistore bipolare 2 viene commutato nello stato di interdizione. Il nodo di uscita 4 ? pertanto, effettivamente alla tensione di massa o vicino alla tensione di massa. La corrente di riserva ha un valore sufficiente a mantenere il dispositivo 3 nello stato di conduzione. Quando l'impulso di entrata applicato al terminale di entrata 15 scende al livello zero, la base 8 del dispositivo NPN 3 sperimenta un segnale transitorio negativo, disattivando il dispositivo 3. Poich? il diodo 12 ha una caratteristica corrente-tensione che gli consente di commutare ad una tensione piti bassa d? quella alla quale commuta il diodo costituito dalla combinazione base-emettitore del dispositivo bipolare 3, il diodo 12 commuta prima del diodo del dispositivo 3 fornendo un percorso preferenziale per la corrente di riserva a massa. La tensione del nodo di uscita 4 del circuito invertitore 1 ora sale al livello della tensione applicata al collettore del dispositivo 2 meno qualsiasi caduta di tensione in tale dispositivo. Nelle condizioni descritte, il dispositivo 2 ? stato reso conduttivo in seguito all'applicazione del segnale transitorio ad andamento negativo alla base 7 del dispositivo 2. La Corrente di riserva di polarit? negativa fornita dalla sorgente di corrente 9 e applicata alla base 7 del dispositivo 2 mantiene quindi il dispositivo 2 nello.stato conduttivo. Per attivare di nuovo il dispositivo 3, un segnale transitorio positivo viene applicato al terminale dientrata 15. A questo punto, il diodo 12 ? polarizzato inversamente e diventa non conduttivo. Il segnale transitorio positivo viene ora trasmesso dal condensatore 14 ed applicato alla base 8 del dispositivo 3. Il dispositivo 3 commuta una volta raggiunto il punto di commutazione del diodo base-emettitore del dispositivo 3 rendendo il dispositivo 3 conduttivo e facendo scendere la tensione del nodo di uscita 4 quasi al livello di massa. Quando il diodo 12 ? nello stato conduttivo, si ha una caduta di tensione attraverso di esso e attraverso il condensatore 14 in parallelo al diodo 12. In tali circostanze, sul condensatore 14 si forma una carica che ? in funzione della sua capacit? e della sua tensione. Quando il segnale transitorio positivo viene applicato al terminale di entrata 15, la tensione attraverso il condensatore 14 cambia immediatamente . Quindi, quando la soglia del diodo base-emettitore del dispositivo 3 viene superata, la maggior carica sul condensatore 14 resa disponibile dalla sorgente 34 viene scaricata sotto forma di corrente nella base 8 del dispositivo 3 da dove essa circola, attraverso il diodo base-emetti tore, a massa, determinando la commutazione del dispositivo 3 ad una velocit? molto alta.
Il condensatore 14 o condensatore ? progettato in modo da avere una capacit? molto pi? grande della capacit? di entrata del dispositivo 3. Il condensatore C e la capacit? di entrata del dispositivo 3 sono effettivamente in serie prima dell'applicazione d?i segnale transitorio positivo. Quando il segnale di entrata sotto forma di un segnale transitorio positivo viene applicato all'entrata 15, il segnale di entrata del circuito in serie appare inizialmente pressoch? tutto attraverso la Capacit? di entrata.Quando il punto di commutazione del diodo emettitore-base del dispositivo 3 viene superato, tutta la corrente capacitiva del condensatore viene shuntata a massa attraverso il diodo emettitore-base del dispositivo 3 ed il dispositivo 3 commuta ad una velocit? estremamente alta. Il nodo di uscita 4 ? ora circa alla tensione di massa come risultato dello stato di conduzione del dispositivo 3 e dello stato di non conduzione del dispositivo 2. A questo punto risulter? evidente che, quando il dispositivo 3 ? nello stato di conduzione, il dispositivo 2 ? nello stato di non conduzione e che il diodo 11 ed il condensatore 13 eseguono le stesse funzioni del diodo 12 e del condensatore 14, tranne che le correnti fornite sono di polarit? opposta. Pertanto, quando il dispositivo 2 ? nello stato di conduzione, la corrente circola dalla base 7 alla sorgente 9, e quando il dispositivo 2 ? nello stato di interdizione, la corrente circola attraverso il diodo 11 alla sorgente 9. Analogamente, la carica fornita dal condensatore 13 ha un'appropriata polarit? al fine di aumentare la corrente di riserva dalla sorgente 9. I dispositivi 2, 3 possono, naturalmente, essere intercambiati senza per questo allontanarsi dallo spirito della presente invenzione fintanto che le polarit? della corrente, del segnale e del diodo sono appropriate. Risulter? pure evidente che il dispositivo 2 pu? essere sostituito da un resistore di carico ? che gli elementi 9, 11 e 13 possono essere eliminati. In questo modo, il circuito di figura 1 fornirebbe, al nodo di uscita 4, il negato di un segnale applicato al terminale di entrata 15. La corrente di riserva fornita dalla sorgente 10 verrebbe ancora shuntata a massa attraverso il diodo 12 quando polarizzato direttamente ed il condensatore fornirebbe ancora corrente per aumentare la corrente di riserva al fine di determinare una rapida commutazione del dispositivo 3. La corrente di riserva pu? essere superiore o inferiore a un valore fisso in un dato circuito, a seconda delle caratteristiche dei transistori?
In un circuito realizzato, i dispositivi transistori bipolari. 2, 3 del circuito invertitore 1 hanno alti guadagni di corrente rispettivamente I dispositivi transistori bipolari 2, 3 sono ritenuti disattivati se le loro correnti di emettitore interne ed attivati Se
La corrente di carico al terminale di collettore del dispositivo 3 ? quando l?invertitore 1 ? caricato da un?unica entrata dell?invertitore.
La tensi?ne di saturazione del dispositivo 3 in tali condizioni ?:
Pertanto, il segnale di livello basso al terminale di entrata 15 ? Per mantenete il dispositivo 2 nello stato di interdizione, valgono le seguenti condizioni:
L?escursione del segnale di tensione necessaria al terminale di entrata 15 per attivare il dispositivo transistore NPN 3 ?:
ente di emettitore interna ? aumentata di un fattore di m = 10.
(La tensione ai capi del diodo 12 rimane essenzialmente la stessa in quanto ? possibile ignorare la corrente di base del dispositivo 3 per ? di gran lunga maggiore di 1)? Pertanto, la tensione di alimentazione deve essere in base alla relazione
I segnali di tensione sono leggermente maggiori se viene considerata una porta logica con un fan-in >1 ed un fan-out >1.
Aumentando l'escursione di tensione la corrente di cosamitazione nei transistori di uscita 2, 3 pud essere notevolmente aumentata se i diodi 11, 12 vengono shuntati da capacit? relativamente grandi rispettivamente rispetto alle effettive capacit? di entrata ai terminali di base. In tali condizioni, l'escursione di tensione all?entrata viene trasferita all'entrata di base del dispositivo 3 o del dispositivo 2 determinando una commutazione molto veloce nonostante una corrente di ri serve molto basse.
Poich? nel sist?mi logici il tempo medio di utilizzazione dei circuiti logici ? relativamente basso ( < 10%), il consumo di energia medio ? notevolmente ridotto rispetto a un circuito logico statico avente la stessa velocit?, la caratteristiche operative non variano significativamente se i guadagni di
corrente dei transistori 2, 3 sono bassi o se si devono tenere in considerazione le tolleranze sui parametri di dispositivo.
In un modo preferito, le tensioni dei diodi 11, 12 dovrebbero seguire le tensioni dei transistori. Ci? pud essere, ad esempio, ottenuto facilm?nte utilizzando la stessa struttura con rapporti d? area regolati.
Gli alimentatori di corrente dir Riserva 9, 10 possono
essere realizzati impiegando un resistere o un dispositivo di carico transistore a base Comune alimentato da un alimentatore ausiliario?.
Ad un livello ancor pi? pratico, per fabbricare un circuito simile a quello mostrato in figura 1 possono essere utilizzati i seguenti parametri circuitali.
Facendo ora riferimento alla figura 2 ? mostrato uno
schema di un circuito logico NAND simile a quello mostrato in figura 1 del brevetto statunitense n. 3.956.641 cui ? gi? stato fatto riferimento nella parte relativa alla tecnica nota. Il circuito della presente domanda differisce da quello mostrato nel brevetto citato per il fatto che esso evidenzia un circuito diodo/condensatore all'entrata di ciascuno dei transistori mostrati ed ogni base ? alimentata da una sorgente di corrente di riserva. Il circuito invia in uscita una funzione NAND. L'uscita viene commutata circa a massa se entrambi i segnali di entrata hanno livelli alti. Se uno dei segnali di entrata ha un livello basso, il segnale di uscita risultante ha un livello alto. Il circuito di figura 2 ? un circuito di base per eseguire una funzione NAND (logica positiva) o una funzione NOR (logica negativa) se al circuito vengono applicate due variabili di entrata. E' noto che tutte le funzioni logiche complesse possono essere realizzate combinando solo tali funzioni NAND o NOR.
Facendo ora dettagliatamente riferimento alla figura 2, il circuito HM D 20 S costituito da due transistori bipolari HPN collegati in serie 21, 22 che sono simili al dispositivo transistore 3 di figura 1. Due transistori bipolari PNP 23, 24 sono collegati in parallelo ed i loro collettori sono collegati a un terminale di uscita 25. Quest'ultimo ? collegato al terminale di collettore del transistore bipolare NPN 21. L'emettitore del transistore bipolare NPN 22 ? collegato alla tensione di massa mentre gli emettitori dei transistori bipolari 23, 24 sono collegati a una sorgente di energia Ciascuna delle basi dei transistori bipolari 21-24 ? collegato a una sorg?nte di corrente di appropriata polarit? per fungere da sorgente di corrente di riserva per mantenere un transistore bipolare commutato nel suo stato di conduzione. Pertanto, le sorgenti di corrente associate ai dispositivi FNP 23, 24 sono sorgenti di polarit? negativa, mentre le sorgenti di corrente 26 associate ai transistori bipolari NPN 21, 22 sono sorgenti di polarit? positiva. Le basi dei transistori PHP 23, 24 sono collegate a diodi 27 entrambi i quali sono polarizzati direttamente da un segnale transitorio positivo. I diodi 27 sono shuntati da condensatori 28 e la combinazione in parallelo del diodo 27 e del condensatore 28 collegata alla base del transistore bipolare 24 ? collegata a un terminale di entrata 29, mentre la combinazione in parallelo del diodo 27 e del condensatore 28 associata al transistore bipolare 23 ? collegata a un terminale di entrata 30. I terminali di.entrata 29, 30 sono collegati a sorgenti di tensione ad impulsi rispettivamente 33, 34, altrimenti identificate in figura 2 rispettivamente come "sorgente A" e "sorgente B". Le basi dei transistori bipolari 21, 22 sono analogamente collegate a una combinazione diodo?condensatore. Specificamente, le basi dei transistori 21, 22 sono collegate a diodi 31 ciascuno dei quali ? shuntato da un condensatore 32. I diodi 31 sono polarizzati in senso dir?tto da un segnale transitorio ad andamento negativo. La combinazione in parallelo del diodo 31 e del condensatore 32 connessa alla base del transistore bipolare 21 ? collegata al terminale di entrata 29 mentre la combinazione in parallelo del diodo 31 e del condensatore 32 connessa alla base del transistore bipolare 226 collegata all' entrata 30. Come gi? detto, se ai terminali di entrata 29, 30 vengono applicati due segnali di livello alto, i transistori 21, 22 vengono resi conduttivi ? la tensione al nodo di uscita 25 viene shuntata a circa il livello di massa. Un livello alto ed un livello basso applicati imultaneamente ai terminali rispettivamente 29, 30, rendono il dispositivo 22 non conduttivo ed il nodo di uscita 25 viene mantenuto circa alla tensione nonostante il fatto che il dispositivo transistore 24 sia reso non conduttivo.
Le sorgenti ad impulsi 33, 34 forniscono appropriati segnali o segnali transitori ai terminali di entrata 29, 30. Un impulso rettangolare, ad esempio, che sale dalla tensione di massa ad un livello di tensione positivo fornisce un segnale transitorio ad andamento positivo, mentre il passaggio dal livello di tensione positivo alle tensione di massa fornisce un segnale transitorio ad andamento negativo. I vari transistori, diodi e condensatori dei circuiti descritti in precedenza rispondono ai segnali transitori, mentre le sorgenti di corrente di riserva o mantengono un transistore nello stato di conduzione oppure caricano le capacit? del circuito.
Il funzionamento di ciascuno dei transistori 21?24 ? esattamente lo stesso descritto con riferimento al funzionamento dei transistori 2, 3 di figura 1. Pertanto, quando un dispositivo transistore viene reso conduttivo, esso viene mantenuto in tale stato dalla corrente finch? il dispositivo non sperimenta una transizione di polarit? appropriata che lo rende non conduttivo. In tutti i casi, quando un dispositivo transistore viene disattivato, la corrente di riserva viene shuntata rispettivamente a massa o a attraverso un diodo associato. Quando uno qualsiasi dei transistori viene di nuovo reso conduttivo, ogni volta che esso conduce, esso viene cornimitato dalla combinazione di corrente fornita dal segnale transitorio di appropriata polarit? e della corrente di riserva
Come nel caso del circuito di figura 1, i condensatori 28, 32 hanno capacit? molto pi? grandi della capacit? di entrata dei transistori bipolari ad essi associati. Inoltre, i diodi 27, 31 commutano ad un punto di commutazione pi? basso del punto di cosmutazione del diodo base-emettitore bipolare staccando cosi la corrente di base di riserva da ciascuno dei dispositivi transistori.
I circuiti sopra descritti permettono di ottenere prodotti potenza-ritardo estremamente bassi, il che rappresenta un miglioramento di un ordine di grandezza rispetto alla logica avanzata nota, ad esempio la logica integrata a transistor (MTL) Inoltre, ? possibile ottenere una velocit? di commutazione estremamente alta, nell?ordine inferiore ai nanosecondi. Escursioni di tensione di entrata molto piccole determinano un rapporto potenza-velocit? ottimizzato. Inoltre, il rapporto fra potenza attiva e potenza di riserva ? largamente indipendente dai guadagni di corrente dei transistori utilizzati.
Poich? il processo per fabbricare tali circuiti non rientra nella presente invenzione, nulla ? stato finora detto in inerito. Tuttavia, si comprender? che i circuiti della presente domanda possono essere realizzati impiegando qualsiasi processo bipolare standard ben noto agli esperti nel campo del trattamento di semiconduttori, senza implicare alcuna considerazione speciale. Inoltre, le reti diodo-condensatore utilizzate nei circuiti della presente domanda possono essere realizzate in molti modi senza scostarsi dai processi ben noti agli esperti nel campo dai semiconduttori.
Gli stessi parametri circuitali descritti con riferimento alla figura 1 possono essere stilizzati per realizzare in pratica un circuito NAND quale, ad esempio, quello mostrato in figura 2.
Si comprender? inoltre che la struttura di figura 2 pu? essere estesa in senso rettilineo cos? da includere porte aventi pi? di due entrate, come descritto nel brevetto statunitense a. 3.956.641. Inoltre, anzich? configurazioni PNP in parallelo e NPN in serie possono essere impiegate configurazio
Claims (27)
1. Circuito invertitore comprendente almeno un singolo transistore bipolare commutabile, una prima regione del quale ? collegata a una data tensione ed una seconda regione del quale ? collegata a una tensione diversa da detta data tensione, un dispositivo di carico posto fra detta tensione diversa da detta data tensione e detta seconda regione, un terminale di uscita collegato a detta seconda regione e a detto dispositivo di carico, un terminale di entrata collegato a una terza regione di detto transistore, una sorgente di corrente di riserva avente una prima polarit? collegata a detta terza regione di detto transistore per mantenere detto transistore in uno stato conduttivo quando esso ? reso conduttivo da un seguale applicato a detto terminale di entrata, mezzi collegati fra detta sorgente di corrente di riserva e detto terminale di astrata per shuntare detta sorgente a detta data tensione quando detto transistore viene reso non conduttivo da un altro segnale applicato a detta entrata, ? mezzi collegati a detta terza regione di detto transistore e a detto terminale di entrata per aumentare detta corrente di riserva quando detto segnale viene applicato a detto terminale di altrata.
2. Circuito invertitore secondo la rivendicazione 1 in cui detta prima regione ? l?emettitore di detto transistore, detta seconda regione ? il collettore di detto transistore e detta terza regione ? la base di detto transistore.
3. Circuito invertitore secondo la rivendicazione 1 in cui detto dispositivo di carico 6,un altro transistore bipolare commutabile .
4. Circuito invertitore secondo la rivendicazione 1 in cui detti mezzi per shuntare detta sorgente a detta data tensione sono un diodo che viene reso conduttivo dall'applicazione di detto altro segnale a detta entrata.
5. Circuito invertitore secondo la rivendicazione 1 in cui detti mezzi per aumentare detta corrente di riserva avente una prima polarit? sono un condensatore, la carica sol quale viene cambiata quando detto transistore viene reso conduttivo.
6. Circuito invertitore secondo la rivendicazione 1 includente inoltre mezzi collegati a detto terminale di entrata per applicare detto segnale e detto altro segnale a detto circuito invertitore.
7. Circuito invertitore secondo la rivendicazione 2 in cui il diodo formato da detta base e da detto emettitore di detto transistore ha un dato punto di commutazione e detto transistore ha una data capacit? di entrata.
8. Circuito invertitore secondo la rivendicazione 3 in cui detto altro transistore bipolare commutabile ? il complemento di detto transistore commut?bile e in eui una prima regione d? detto altro transisto re bipolare commut?bile ? collegata a detta tensione diversa da detta data tensione, una seconda regione di detto altro dispositivo bipolare commutabile ? collegata a detto terminale di uscita e detta terza regione di detto altro dispositivo bipolare ? collegata a detto terminale di entrata, una sorgente di corrente di riserva, avente una seconda polarit?, collegata a detta terza regione di detto altro transistore per mantenere detto altro transistore in uno stato conduttivo quando esso ? reso conduttivo da detto altro segnale applicato a detto terminale di entrata, mezzi collegati fra detta sorgente di corrente di riserva, avente una seconda polarit?, e detto terminale di entrata per shuntare detta sorgente di corrente di riserva, avente una seconda polarit?, al livello di tensione di detto segnale quando detto altro transistore viene reso non conduttivo da detto segnale applicato a detta entrata, e mezzi collegati a detta terza regione di detto altro transistore e a detto terminale di entrata per aumentare detta corrente di riserva avente una seconda polarit? quando detto altro segnale viene applicato a detto terminale di entrata..
9. Circuito invertitore secondo la rivendicazione 7 in cui detti mezzi per shuntare detta sorgente a detta date tensione sono costituiti da un diodo che viene reso conduttivo dall'applicazione di detto altro segnale applicato a detta entrata.
10. Circuito invertitore secondo la rivendicazione 7 in cui detti mezzi per aumentare detta corrente di riserva avente una prima polarit? sono costituiti da un condensatore, la carica sul quale viene cambiata quando detto transistore viene reso conduttivo.
11. Circuito invertitore secondo la rivendicazione 8 in cui detta prima regione ? l'emettitore di detto altro transistare, detta seconda regione ? il collettore di detto altro transistore e detta terza regione ? la base di detto altro transistore.
12. Circuito invertitore secondo la rivendicazione 9 in cui detto diodo ha un punto di commutazione che ? inferiore a detto dato punto di commutazione di detto diodo formato da detta base e da detto emettitore di detto transistore.
13. Circuito invertitore secondo la rivendicazione 10 in cui detto condensatore ha una capacit? maggiore di detta data capacit? di entrata.
14. Circuito invertitore secondo la rivendicazione 11 in cui il diodo formato dalla base ? dall'emettitore di detto altro transistore ha un dato punto di commutazione e detto altro transistore ha ima data capacit? di entrata.
15. Circuito invertitore secondo la rivendicazione 14 in cui detti mezzi per shuntare detta sorgente di corrente di riserva avente una seconda polarit? a detto livello di tensione di detto segnale sono costituiti da un diodo che viene reso conduttivo dall'applicazione di detto segnale applicato a detta entrata.
16. Circuito invertitore secondo la rivendicazione 14 in cui detti mezzi per aumentare detta corrente di riserva avente detta seconda polarit? sono costituiti da un condensatore, la carica sul quale viene cambiata quando detto altro transistore viene reso conduttivo.
17. Circuito invertitore secondo la rivendicazione 15 in cui detto diodo ba un punto di commutazione che ? pi? basso di detto dato punto di commutazione di detto diodo formato da detta base e detto emettitore di detto altro transistore.
18. Circuito invertitore secondo la rivendicazione 16 in cui detto condensatore ha una capacit? maggiore di detta data ?capacit? di entrata di detto altro transistore.
19. Circuito logico comprendente una prima coppia di transistori bipolari cammutabili collegati in serie, una prima regione di uno di detta prima coppia di transistori essendo collegata a una data tensione, una seconda coppia di transistori bipolari commutabili che sono i complementi di detta prima coppia di transistori collegati in parallelo, la prima regione dei quali ? collegata a una tensione differente da detta data tensione e la seconda regione dei quali ? collegata a una seconda regione di un altro transistore di detta prima coppia, una prima regione di dett? altro transistore di detta prima coppia essendo collegata a una seconda regione di detto primo transistore di detta prima coppia, un terminale d? uscita collegato a dette seconde regioni di detta seconda coppia di transistori e a detta seconda regione di detto altro transistore di detta prima coppia, un primo terminale di entrata collegato a una terza regione; di uno di detta prima coppia di transistori e a detta terza regione di uno di detta seconda coppia di transistori, un secondo terminale di entrata collegato a una terza regione di un altro di detta prima coppia di transistori e a una terza regione di un altro di detta seconda coppia di transistori, una sorgente di corrente di riserva avente una prima polarit? collegata a ciascuna di dette terze regioni di detta prima coppia di transistori per mantenere detti transistori in uno stato conduttivo quando resi conduttivi da un segnale applicato a detto primo e a detto secondo terminale di entrata, una sorgente di corrente di riserva, avente una seconda polarit?, collegata a ciascuna di dette terze regioni di detta seconda coppia di transistori per mantenere detti transistori in uno stato conduttivo quando resi conduttivi da un altro segnale applicato a detto primo e a detto secondo terminale di entrata, mezzi collegati fra ciascuna di dette sorgenti di corrente di riserva e detti terminali di entrata per shuntare dette sorgenti di corrente di riserva di detta prima e detta seconda polarit? rispettivamente a detta data tensione e a detto livello di detto segnale quando detta prima e detta seconda coppia di transistori Sono rese non conduttive rispettivamente da detto altro segnale e detto segnale applicati a dette entrate, e mezzi collegati in parallelo a ciascuno di detti mezzi di shunt?ggio per aumentare detta corrente di riserva avente una prima polarit? e detta corrente di riserva avente seconda polarit? quando detto segnale e detto altro segnale,vengono applicati a dette terze regioni rispettivamente di detta prima e di detta seconda coppia di transistori.
20. Circuito logico secondo la rivendicazione 19 in cui dette prime regioni, dette seconde regioni e dette terze regioni sono rispettivamente emettitori, collettori e basi di detti transistori.
21. Circuito logico secondo la rivendicazione 20 in cui detti mezzi per shuntare dette sorgenti di corrente di riserva di detta prima e detta seconda polarit? rispettivamente a detta data tensione e a detto livello d? detto segnale, sono un primo e un secondo diodo che vengono resi conduttivi dall'applicazione rispettivamente di detto altro segnale e di detto segnale a detta entrata
22. Circuito logico secondo la rivendicazione 20 in cui detti mezzi per aumentare detta corrente di riserva avente una prima polarit? e detta corrente di riserva avente una seconda -capacit? sono costituiti da un condensatore, la carica sul quale viene cambiata quando detti transistori vengono resi conduttivi
23. Circuito logica secondo la rivendicazione 20 includente inoltre mezzi collegati a detti terminali di entrata per applicare detto segnale e detto altro segnale a detto circuito logico.
24. Circuito logico secondo la rivendicazione 21 in cui i diodi formati da dette basi e detti emettitori di detti transistori hanno un dato punto di commutazione.
25. Circuito logico secondo la rivendicazione 22 in cui i transistori hanno una data capacit? di entrata.
26. Circuito logico secondo la rivendicazione 24 in cui detti primi e detti secondi diodi hanno un punto di commutazione che ? pi? basso di detto dato punto di commutazione di detti diodi formati da dette basi e detti emettitori di detti transistori.
27. Circuito logico secondo la rivendicazione 25 in cui detto condensatore ha una capacit? maggiore di detta data capacit? di entrata.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/048,423 US4306159A (en) | 1979-06-14 | 1979-06-14 | Bipolar inverter and NAND logic circuit with extremely low DC standby power |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8021913A0 IT8021913A0 (it) | 1980-05-09 |
| IT8021913A1 true IT8021913A1 (it) | 1981-11-09 |
| IT1149955B IT1149955B (it) | 1986-12-10 |
Family
ID=21954490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT21913/80A IT1149955B (it) | 1979-06-14 | 1980-05-09 | Circuito logico digitale perfezionato |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4306159A (it) |
| EP (1) | EP0021141B1 (it) |
| JP (1) | JPS564933A (it) |
| DE (1) | DE3062604D1 (it) |
| IT (1) | IT1149955B (it) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4423409A (en) * | 1981-04-03 | 1983-12-27 | Burr-Brown Research Corporation | Digital-to-analog converter having single-ended input interface circuit |
| US4605870A (en) * | 1983-03-25 | 1986-08-12 | Ibm Corporation | High speed low power current controlled gate circuit |
| EP0163756B1 (en) * | 1984-06-08 | 1989-02-01 | Ibm Deutschland Gmbh | Bipolar logic circuit with storage charge control |
| US4697099A (en) * | 1986-10-30 | 1987-09-29 | International Business Machines Corporation | Open line detector circuit |
| US4853561A (en) * | 1987-06-10 | 1989-08-01 | Regents Of The University Of Minnesota | Family of noise-immune logic gates and memory cells |
| US4868904A (en) * | 1987-09-18 | 1989-09-19 | Regents Of The University Of Minnesota | Complementary noise-immune logic |
| US4855622A (en) * | 1987-12-18 | 1989-08-08 | North American Philips Corporation, Signetics Division | TTL compatible switching circuit having controlled ramp output |
| JPH01101194U (it) * | 1987-12-21 | 1989-07-07 | ||
| DE68924426T2 (de) * | 1989-10-26 | 1996-05-02 | Ibm | Selbstreferenzierte Stromschaltungslogik mit Push-Pull-Ausgangspuffer. |
| US5023481A (en) * | 1989-12-27 | 1991-06-11 | North American Philips Corporation | Totem pole circuit with additional diode coupling |
| US5365117A (en) * | 1993-03-05 | 1994-11-15 | International Business Machines Corporation | Logic gates having fast logic signal paths through switchable capacitors |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3183366A (en) * | 1959-12-31 | 1965-05-11 | Ibm | Signal translating apparatus |
| NL273715A (it) * | 1961-01-23 | |||
| US3160766A (en) * | 1962-11-28 | 1964-12-08 | Rca Corp | Switching circuit with a capacitor directly connected between the bases of opposite conductivity transistors |
| US3244910A (en) * | 1963-04-18 | 1966-04-05 | Bendix Corp | Electric switching circuit |
| US3654486A (en) * | 1965-04-30 | 1972-04-04 | Sperry Rand Corp | Transistor logic circuit with upset feedback |
| US3381144A (en) * | 1965-09-20 | 1968-04-30 | Ferroxcube Corp | Transistor switch |
| DE2356301C3 (de) * | 1973-11-10 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte, logische Schaltung |
| US3867644A (en) * | 1974-01-07 | 1975-02-18 | Signetics Corp | High speed low power schottky integrated logic gate circuit with current boost |
| DE2426447C2 (de) * | 1974-05-31 | 1982-05-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen |
| DE2448117A1 (de) * | 1974-10-09 | 1976-04-22 | Merk Gmbh Telefonbau Fried | Schaltungsanordnung fuer einen mindestens zwei zueinander phasenverschobene taktfolgen gleicher frequenz liefernden taktgenerator |
| DE2504823B2 (de) * | 1975-02-05 | 1976-11-25 | Siemens AG, 1000 Berlin und 8000 München | Elektronischer schalter |
| US3987310A (en) * | 1975-06-19 | 1976-10-19 | Motorola, Inc. | Schottky diode - complementary transistor logic |
| JPS5359353A (en) * | 1976-11-09 | 1978-05-29 | Mitsubishi Electric Corp | Constant current driving type switching circuit |
-
1979
- 1979-06-14 US US06/048,423 patent/US4306159A/en not_active Expired - Lifetime
-
1980
- 1980-04-09 JP JP4580580A patent/JPS564933A/ja active Granted
- 1980-05-09 IT IT21913/80A patent/IT1149955B/it active
- 1980-06-03 EP EP80103078A patent/EP0021141B1/en not_active Expired
- 1980-06-03 DE DE8080103078T patent/DE3062604D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0021141B1 (en) | 1983-04-06 |
| JPH0136290B2 (it) | 1989-07-31 |
| JPS564933A (en) | 1981-01-19 |
| DE3062604D1 (en) | 1983-05-11 |
| EP0021141A1 (en) | 1981-01-07 |
| US4306159A (en) | 1981-12-15 |
| IT1149955B (it) | 1986-12-10 |
| IT8021913A0 (it) | 1980-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115710A (en) | Substrate bias for MOS integrated circuit | |
| JPH03235517A (ja) | スイッチ回路 | |
| IT8021913A1 (it) | Circuito logico digitale perfezionato | |
| US3629618A (en) | Field effect transistor single-phase clock signal generator | |
| US3479523A (en) | Integrated nor logic circuit | |
| GB2179220A (en) | Power-on reset circuit arrangements | |
| KR930000969B1 (ko) | 상보 전계 효과 트랜지스터 구비형 디지탈 집적 회로 | |
| EP0055570A2 (en) | Logic circuit | |
| US20220004217A1 (en) | Current generation device | |
| US3007061A (en) | Transistor switching circuit | |
| US6677784B2 (en) | Low voltage bipolar logic and gate device | |
| US3054911A (en) | Inverting circuit employing a negative resistance device | |
| JPS592438A (ja) | ダイナミツク型論理回路 | |
| US3535559A (en) | Thyristor circuits | |
| US3418492A (en) | Logic gates | |
| US3156830A (en) | Three-level asynchronous switching circuit | |
| US3790823A (en) | High-speed transistor digital gating | |
| JPS60167523A (ja) | 低電力ｃｍｏｓ集積回路 | |
| JPS5923922A (ja) | インタ−フエ−ス回路 | |
| US5789946A (en) | Active pull down emitter coupled logic circuit | |
| JP3094040B2 (ja) | Ｃｍｏｓ論理回路 | |
| CA1313401C (en) | Multi-emitter bicmos logic circuit family with superior performance | |
| JP2003188696A (ja) | 双安定回路 | |
| JPS60210028A (ja) | 複合半導体回路素子 | |
| Henle | High-speed transistor computer circuit design |