FR3088479A1 - Dispositif electronique incluant une puce electronique et une antenne - Google Patents

Dispositif electronique incluant une puce electronique et une antenne Download PDF

Info

Publication number
FR3088479A1
FR3088479A1 FR1860504A FR1860504A FR3088479A1 FR 3088479 A1 FR3088479 A1 FR 3088479A1 FR 1860504 A FR1860504 A FR 1860504A FR 1860504 A FR1860504 A FR 1860504A FR 3088479 A1 FR3088479 A1 FR 3088479A1
Authority
FR
France
Prior art keywords
front face
support substrate
chip
encapsulation layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1860504A
Other languages
English (en)
Other versions
FR3088479B1 (fr
Inventor
Didier Campos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1860504A priority Critical patent/FR3088479B1/fr
Priority to US16/680,134 priority patent/US20200152586A1/en
Publication of FR3088479A1 publication Critical patent/FR3088479A1/fr
Application granted granted Critical
Publication of FR3088479B1 publication Critical patent/FR3088479B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

Dispositif électronique comprenant un substrat de support (2) incluant un réseau intégré de connexions électriques (5) d'une face à l'autre et une antenne électromagnétique (9) située du côté d'une face avant du substrat de support et reliée audit réseau et une puce électronique (10) montée au-dessus de la face avant (3) du substrat de support (2), reliée audit réseau (5), l'antenne et la puce étant situées sur des zones distinctes de la face avant (3) du substrat de support (2), et une couche (14) d'encapsulation de la puce (10), formée au-dessus de la face avant (3) du substrat de support (2); et dans lequel la couche d'encapsulation (14) présente, en creux par rapport à sa face avant (15), un évidement local (16) situé latéralement à distance de la puce (10) et s'étendant sur une zone qui recouvre au moins en partie la zone de l'antenne (9).

Description

Dispositif électronique incluant une puce électronique et une antenne.
Des modes de réalisation de la présente invention concernent des dispositifs électroniques incluant des antennes électromagnétiques.
Selon un mode de réalisation, il est proposé un dispositif électronique qui comprend un substrat de support présentant une face avant et une face arrière et incluant un réseau intégré de connexions électriques d’une face à l’autre et une antenne électromagnétique située du côté de la face avant et sur une zone de cette dernière et reliée audit réseau de connexions électriques ; une puce électronique montée audessus de la face avant du substrat de support, sur une zone de cette dernière, reliée audit réseau de connexions électriques, l’antenne et la puce étant situées sur des zones distinctes de la face avant du substrat de support ; et une couche d’encapsulation au moins partielle de la puce, formée au-dessus de la face avant du substrat de support et présentant une face avant.
Avantageusement, la couche d’encapsulation présente, en creux par rapport à sa face avant, au moins un évidement local qui est situé latéralement à distance de la puce et qui s’étend sur au moins une zone qui recouvre au moins en partie la zone de l’antenne.
Ainsi, les effets d’atténuation et/ou de perturbation, dus à la couche d’encapsulation de la puce, des signaux électromagnétiques émis et/ou reçus par l’antenne, sont limités du fait de l’existence de l’évidement local aménagé dans cette couche d’encapsulation.
L’évidement local peut s’étendre en profondeur sur une partie de l’épaisseur de la couche d’encapsulation.
L’évidement local peut s’étendre en profondeur sur toute l’épaisseur de la couche d’encapsulation, jusqu’à la face avant du substrat de support.
La couche d’encapsulation peut recouvrir la puce.
La face avant de la couche d’encapsulation peut être parallèle à la face avant du substrat de support.
La couche d’encapsulation peut être moulée.
Il est également proposé un procédé de fabrication du dispositif électronique, qui comprend les étapes suivantes :
placer le substrat de support muni de la puce électronique dans une cavité d’un moule, cette cavité présentant une face située en regard de la face avant du substrat de support, injecter une matière d’encapsulation dans la cavité du moule de sorte à réaliser la couche d’encapsulation de la puce, démouler le dispositif intermédiaire obtenu, réaliser ledit évidement local par enlèvement de la matière de la couche d’encapsulation.
Il est également proposé un autre procédé de fabrication du dispositif électronique, qui comprend les étapes suivantes :
placer le substrat de support muni de la puce électronique dans une cavité d’un moule, cette cavité présentant une face située en regard de la face avant du substrat de support et pourvue d’au moins une partie en saillie en direction de la face avant du substrat de support et située latéralement et à distance de la puce, injecter une matière d’encapsulation dans la cavité du moule de sorte à réaliser une couche d’encapsulation de la puce, présentant, à l’endroit de ladite partie en saillie du moule, ledit évidement local, démouler le dispositif obtenu.
Un dispositif électronique va maintenant être décrit à titre d’exemple de réalisation non limitatif, illustré par le dessin dans lequel :
la figure 1 représente une coupe d’un dispositif électronique ; et la figure 2 représente une vue de dessus du dispositif électronique de la figure 1, selon la coupe II-II.
Comme illustré sur les figures, un dispositif électronique 1 comprend un substrat de support 2, sous la forme d’une plaque, qui présente une face avant 3 et une face arrière 4 et qui inclut un réseau intégré de connexions électriques 5 d’une face à l’autre.
Le réseau intégré de connexions électriques 5 peut comprendre des niveaux métalliques avant et arrière situés de part et d’autre d’un cœur 6, en une matière diélectrique, du substrat de support 2, ces niveaux métalliques étant reliés par des vias métalliques traversant ce cœur. Néanmoins, le réseau intégré de connexions électriques 5 peut comprendre en outre des niveaux métalliques intermédiaires situés entre des couches du cœur du substrat de support 2, les niveaux métalliques étant reliés par des vias métalliques.
Le substrat de support 2 comprend en outre une couche avant 7 de passivation et une couche arrière 8 de passivation, qui sont situées de part et d’autre du cœur 6 et sont en une matière diélectrique.
Le substrat de support 2 inclut en outre une antenne électromagnétique 9 qui est située du côté de la face avant 3 et est reliée au réseau de connexions électriques 5. L’antenne 9 est formée à plat dans le niveau métallique avant du réseau de connexions électriques 5, au-dessous de la couche avant de passivation 7. L’antenne 9 comprend des branches et est formée sur une zone de la face avant 3 du substrat de support 2, circonscrite à ces branches.
Par exemple, comme illustré sur la figure 2, l’antenne 9 se présente sous la forme d’une fourche et comprend deux branches parallèles 9a et 9b, à faible distance, qui sont reliées entre elles par une branche transversale 9c qui est reliée au réseau de connexions électriques 5. Dans ce cas, la zone sur laquelle est formée l’antenne 9 est rectangulaire.
Le dispositif électronique 1 comprend une puce électronique 10 montée au-dessus de la face avant 3 du substrat de support 2 et reliée au réseau de connexions électriques 5. La puce électronique 10 est apte à gérer des signaux radiofréquence.
L’antenne 9 et la puce 10 sont situées sur des zones distinctes de la face avant 3 du substrat de support 2.
La puce 10 est reliée au réseau de connexions électriques 5 par l’intermédiaire d’éléments de connexion électrique 11 interposés entre le substrat de support 2 et la puce 10. Les éléments de connexion électrique 11 sont placés sur des plots avant 12 du réseau de connexions électriques 5, au travers de la couche avant de passivation 7 et au-dessus de plots 13 de la puce 10.
Néanmoins, la puce 10 pourrait être reliée au réseau de connexions électriques 5 par des fils électriques connectés à des plots du substrat de support 2 situés à la périphérie et à distance de la puce 10. Dans ce cas, la zone occupée par la puce 10 inclut ces plots.
Le dispositif électronique 1 comprend une couche d’encapsulation 14, en une matière diélectrique, au-dessus de la face avant 3 du substrat de support 2, dans laquelle la puce 10 est au moins partiellement noyée et qui présente une face extérieure 15.
La face extérieure 15 de la couche d’encapsulation 14 s’étend parallèlement à la face avant 3 du substrat de support 2 et recouvre ou affleure la puce 10.
La couche d’encapsulation 14 présente, en creux par rapport à la face avant 15, au moins un évidement local 16 qui est à distance de la puce 10 et qui s’étend sur au moins une zone qui recouvre au moins en partie la zone de l’antenne 9.
Dans le cas précité d’une antenne 9 en forme de fourche, l’évidement local 16 peut présenter un pourtour rectangulaire à l’intérieur duquel la zone de l’antenne 9 est située, les branches 9a et 9b étant à l’intérieur de la zone de l’évidement local 16 et étant parallèles à deux côtés opposées de l’évidement local 16.
L’évidement local 16 s’étend en profondeur sur une partie de l’épaisseur de la couche d’encapsulation 14 ou sur toute l’épaisseur de la couche d’encapsulation, jusqu’à la face avant 3 du substrat de support 2.
Ainsi, la couche d’encapsulation 14, prévue pour enrober la puce 10, ne constitue pas un obstacle, ou limite les effets par atténuation et/ou perturbation, à l’émission et/ou la réception de signaux électromagnétiques par l’antenne 9 du fait de l’existence de l’évidement local 16.
Le dispositif électronique 1 peut être monté sur une plaque de circuits imprimés 17, par l’intermédiaire d’éléments de connexion électrique 18 interposés entre des plots arrière 19 du réseau de connexions électrique 5 du substrat de support 2 et des plots 20 de la plaque de circuits imprimés 17
Selon une variante de réalisation, le dispositif électronique peut être obtenu de la manière suivante.
On place le substrat de support 2 muni de la puce 10 dans une cavité d’un moule, cette cavité présentant une face qui est située en regard de la face avant 3 du substrat de support 2 et qui est à distance ou en contact sur la puce 10.
Puis, on injecte une matière d’encapsulation dans la cavité du moule de sorte à réaliser une couche d’encapsulation 14, d’épaisseur constante, de la puce 10.
Après démoulage du dispositif intermédiaire obtenu, on réalise l’évidement local 16 par enlèvement local de la matière de la couche 16, de sorte à obtenir le dispositif électronique 1. L’enlèvement de la matière peut être obtenu par une attaque mécanique et/ou chimique de la matière de la couche d’encapsulation 14.
Selon une autre variante de réalisation, le dispositif électronique peut être obtenu de la manière suivante.
On place le substrat de support 2 muni de la puce 10 dans une cavité d’un moule, cette cavité présentant une face située en regard de la face avant 3 du substrat de support 2 et pourvue d’une partie locale en saillie en direction de la face avant 3 du substrat de support 2 et située latéralement et à distance de la puce 10. La face d’extrémité de la partie en saillie est en contact sur ou à faible distance de la face avant 3 du substrat de support 2.
Puis, on injecte une matière d’encapsulation dans la cavité du moule de sorte à réaliser une couche d’encapsulation 14 de la puce 10, cette couche d’encapsulation 14 présentant directement, à l’endroit de ladite partie en saillie du moule, l’évidement local 16. Puis, on extrait du moule le dispositif électronique 1 qui se trouve directement obtenu.

Claims (8)

  1. REVENDICATIONS
    1. Dispositif électronique comprenant un substrat de support (2) présentant une face avant (3) et une face arrière (4) et incluant un réseau intégré de connexions électriques (5) d’une face à l’autre et une antenne électromagnétique (9) située du côté de la face avant et sur une zone de cette dernière et reliée audit réseau de connexions électriques, une puce électronique (10) montée au-dessus de la face avant (3) du substrat de support (2), sur une zone de cette dernière, reliée audit réseau de connexions électriques (5), l’antenne et la puce étant situées sur des zones distinctes de la face avant (3) du substrat de support (2), et une couche (14) d’encapsulation au moins partielle de la puce (10), formée au-dessus de la face avant (3) du substrat de support (2) et présentant une face avant (15) ;
    et dans lequel la couche d’encapsulation (14) présente, en creux par rapport à sa face avant, au moins un évidement local (16) qui est situé latéralement à distance de la puce (10) et qui s’étend sur au moins une zone qui recouvre au moins en partie la zone de l’antenne (9).
  2. 2. Dispositif selon la revendication 1, dans lequel l’évidement local s’étend en profondeur sur une partie de l’épaisseur de la couche d’encapsulation.
  3. 3. Dispositif selon la revendication 1, dans lequel l’évidement local s’étend en profondeur sur toute l’épaisseur de la couche d’encapsulation, jusqu’à la face avant du substrat de support.
  4. 4. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la couche d’encapsulation recouvre la puce.
  5. 5. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la face avant de la couche d’encapsulation est parallèle à la face avant du substrat de support.
  6. 6. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la couche d’encapsulation est moulée.
  7. 7. Procédé de fabrication du dispositif électronique selon l'une quelconque des revendications 1 à 6, comprenant les étapes suivantes :
    placer le substrat de support muni de la puce électronique dans une cavité d’un moule, cette cavité présentant une face située en regard de la face avant du substrat de support, injecter une matière d’encapsulation dans la cavité du moule de 5 sorte à réaliser la couche d’encapsulation de la puce, démouler le dispositif intermédiaire obtenu, réaliser ledit évidement local par enlèvement de la matière de la couche d’encapsulation.
  8. 8. Procédé de fabrication du dispositif électronique selon l'une 10 quelconque des revendications 1 à 6, comprenant les étapes suivantes :
    placer le substrat de support muni de la puce électronique dans une cavité d’un moule, cette cavité présentant une face située en regard de la face avant du substrat de support et pourvue d’au moins une partie en saillie en direction de la face avant du substrat de support et située 15 latéralement et à distance de la puce, injecter une matière d’encapsulation dans la cavité du moule de sorte à réaliser une couche d’encapsulation de la puce, présentant, à l’endroit de ladite partie en saillie du moule, ledit évidement local.
FR1860504A 2018-11-14 2018-11-14 Dispositif electronique incluant une puce electronique et une antenne Active FR3088479B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1860504A FR3088479B1 (fr) 2018-11-14 2018-11-14 Dispositif electronique incluant une puce electronique et une antenne
US16/680,134 US20200152586A1 (en) 2018-11-14 2019-11-11 Electronic device including an electronic chip and an antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1860504A FR3088479B1 (fr) 2018-11-14 2018-11-14 Dispositif electronique incluant une puce electronique et une antenne

Publications (2)

Publication Number Publication Date
FR3088479A1 true FR3088479A1 (fr) 2020-05-15
FR3088479B1 FR3088479B1 (fr) 2022-08-05

Family

ID=65685750

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1860504A Active FR3088479B1 (fr) 2018-11-14 2018-11-14 Dispositif electronique incluant une puce electronique et une antenne

Country Status (2)

Country Link
US (1) US20200152586A1 (fr)
FR (1) FR3088479B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557525B2 (en) * 2021-05-25 2023-01-17 Nxp Usa, Inc. Semiconductor package thermal spreader having integrated RF/EMI shielding and antenna elements
CN114531135B (zh) * 2022-04-25 2022-08-05 深圳新声半导体有限公司 一种用于SAW filter CSP形式的封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
US20140145316A1 (en) * 2011-12-05 2014-05-29 Panasonic Corporation Wireless module
US20170062299A1 (en) * 2015-08-28 2017-03-02 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integrated conductor element and fabrication method
EP3364457A1 (fr) * 2017-02-15 2018-08-22 Nxp B.V. Conditionnement de circuit intégré avec antenne

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
US20140145316A1 (en) * 2011-12-05 2014-05-29 Panasonic Corporation Wireless module
US20170062299A1 (en) * 2015-08-28 2017-03-02 Stmicroelectronics (Grenoble 2) Sas Electronic device provided with an integrated conductor element and fabrication method
EP3364457A1 (fr) * 2017-02-15 2018-08-22 Nxp B.V. Conditionnement de circuit intégré avec antenne

Also Published As

Publication number Publication date
FR3088479B1 (fr) 2022-08-05
US20200152586A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
FR3088479A1 (fr) Dispositif electronique incluant une puce electronique et une antenne
WO2007076022A3 (fr) Procédé et système permettant d'intégrer un blindage contre les radiofréquences dans un boîtier à matrice moulée
US20080111087A1 (en) Infrared Detector and Process for Fabricating the Same
CN105765731B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
FR2684235A1 (fr) Carte a circuit integre comprenant des moyens de protection du circuit integre.
WO2005088708A3 (fr) Rendement de bord ameliore d'un circuit mmic a connexions par bossages au moyen de structures de bande interdite electromagnetique periodique
FR2996054A1 (fr) Module electronique et procede connexe
WO2008112101A4 (fr) Procédés de mise en boîtier de dispositifs d'imagerie
CN103400825A (zh) 半导体封装件及其制造方法
WO2010127949A1 (fr) Composant miniature hyperfrequences pour montage en surface
EP0887861B1 (fr) Dispositif semi-conducteur à moyen d'échanges à distance
FR3040535B1 (fr) Dispositif electronique muni d'un element conducteur integre et procede de fabrication
KR100958790B1 (ko) 마이크로스트립라인과 도파관 사이의 접합부를 위한 장치
FR2917534A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
FR2764114A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique
FR2707798A1 (fr) Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé.
JP2022022168A (ja) 導波路構造を有するレーダセンサ
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
EP3005244A1 (fr) Procede de fabrication d'un dispositif electronique anti-fissuration
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
FR2793990A1 (fr) Boitier electronique sur plaque et procede de fabrication d'un tel boitier
FR2963704A1 (fr) Cellule photovoltaïque et capteur autonome
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200515

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5