FR2917534A1 - Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence - Google Patents

Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence Download PDF

Info

Publication number
FR2917534A1
FR2917534A1 FR0704293A FR0704293A FR2917534A1 FR 2917534 A1 FR2917534 A1 FR 2917534A1 FR 0704293 A FR0704293 A FR 0704293A FR 0704293 A FR0704293 A FR 0704293A FR 2917534 A1 FR2917534 A1 FR 2917534A1
Authority
FR
France
Prior art keywords
chip
circuit
antenna
conductive
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0704293A
Other languages
English (en)
Other versions
FR2917534B1 (fr
Inventor
Yannick Grasset
Christophe Halope
Nicolas Pangaud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASK SA
Original Assignee
ASK SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASK SA filed Critical ASK SA
Priority to FR0704293A priority Critical patent/FR2917534B1/fr
Priority to US12/138,796 priority patent/US7988059B2/en
Priority to PCT/FR2008/000829 priority patent/WO2009010649A1/fr
Priority to TW097122373A priority patent/TWI495062B/zh
Publication of FR2917534A1 publication Critical patent/FR2917534A1/fr
Application granted granted Critical
Publication of FR2917534B1 publication Critical patent/FR2917534B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07756—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being non-galvanic, e.g. capacitive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Aerials (AREA)

Abstract

L'invention concerne un procédé de connexion d'une puce électronique (10) sur des plots de connexion (47 et 48) d'un circuit électrique et destinés à recevoir la puce, la puce étant munie de deux plaques conductrices (31 et 32) situées sur la dernière couche constitutive de la puce et au moins d'une couche de blindage électromagnétique, au moins une des plaques (31 ou 32) étant totalement recouverte d'une couche électriquement isolante (34), le procédé comprenant les étapes suivantes :- déposer une matière diélectrique adhésive (40) sur le circuit entre les plots de connexion (47, 48), de façon à maintenir la puce électronique (10) en position fixe par rapport au circuit,- positionner la puce électronique (10), sur le circuit de manière à ce que les plaques conductrices (31 et 32) soient en regard des plots de connexion (47 et 48) du circuit électrique, de façon à créer au moins une liaison capacitive entre la puce et le circuit électrique constituée de la plaque conductrice (31 ou 32), de la couche électriquement isolante recouvrant totalement ladite plaque et du plot de connexion (47 ou 48).

Description

La présente invention concerne les moyens de connexion des circuits
intégrés sur des circuits électriques et concerne en particulier un procédé de connexion d'une puce électronique sur un dispositif d'identification radiofréquence. Dans le domaine des semi conducteurs, les circuits intégrés ou puces électroniques de très petite taille sont largement utilisés dans de nombreux domaines dont celui des cartes à puces, celui des étiquettes et cartes d'identification radiofréquence appelé communément le domaine du RFID. Pour être reliés aux circuits électriques, les circuits intégrés comportent plusieurs moyens de contact aptes à venir se connecter aux plages de contact du circuit, leur nombre variant en fonction de l'application.
Dans le domaine du RFID, le nombre de contacts du circuit intégré varie généralement entre 2, 3 et 4. Le processus de fabrication d'un semi-conducteur est basé sur l'utilisation d'un procédé photographique complexe pour réaliser le masque de chaque couche. Selon la complexité du circuit intégré, il peut y avoir jusqu'à 20 à 30 couches. Sur les dernières couches sont disposées des niveaux de métallisation qui consiste à déposer de l'aluminium ou du cuivre. Le dernier niveau de métallisation situé à la périphérie du circuit intégré sur la dernière couche constitutive de la puce est réalisé lors des dernières étapes de fabrication du circuit intégré et comprend des plaques conductrices. Ces plaques conductrices seront utilisées ensuite pour recevoir les moyens de contact qui serviront à connecter le circuit intégré sur son circuit électrique de destination. La dernière étape de fabrication du circuit intégré est la réalisation d'une couche de passivation sur la face du circuit intégré où affleurent les plaques conductrices. Cette couche de passivation consiste en une couche de matière isolante d'épaisseur constante de quelques microns et comportant des ouvertures situées en regard des plaques conductrices de façon à permettre un contact ohmique de résistance électrique quasi nulle avec le moyen de connexion. Une des techniques utilisées pour effectuer les connexions électriques entre la puce électronique et le circuit sur lequel il s'insère consiste à utiliser le câblage par fil (traduction de wire bonding). En référence à la figure 1, le câblage est simplement réalisé par des fils 14 (ou bond) soudés entre les deux plots de connexion prévus à cet usage sur chacun des éléments à connecter ensemble. La soudure des fils en aluminium, en or ou en cuivre est généralement réalisée par ultrasons. Le diamètre du fil est de l'ordre de 25 gm (micromètres). Afin de protéger les fils, la puce 10 est généralement encapsulé dans un boîtier 16, face active sur le dessus. Les fils sont câblés sur les plaques conductrices 12 affleurantes à la face active de la puce 10. La seconde extrémité des fils est connectée à des pattes de connexion rigide 18 solidaires du boîtier 16 et destinées à être soudées au circuit de destination. Ainsi, les moyens de contacts entre la puce et les plots de connexion du circuit de destination comprennent d'une part des contacts filaires conducteurs entre les plaques conductrices situées sur le dernier niveau de métallisation de la puce et les pattes rigides 18 du boîtier 16 et d'autre part des soudures entre les pattes rigides 18 et les plots de connexion du circuit de destination. Ce moyen de contact a l'avantage de procurer grâce aux pattes 18 et au boîtier 16 de grosses tailles par rapport à la puce. Le boîtier 16 généralement en matière plastique apporte une inertie thermique supplémentaire importante et permet de limiter les variations de température de la puce. L'inconvénient d'un tel montage réside dans le fait qu'il est coûteux. De plus, son épaisseur est importante du fait des fils de connexion, du boîtier et des pattes. Ainsi, la taille d'un tel montage le rend inadapté aux cartes à puces, aux étiquettes et cartes d'identification radiofréquence qui présente une épaisseur inférieure à 1 mm. Enfin, la taille des fils demande une précision élevée lors du montage, de l'ordre de quelques dizaines de micromètres. Une deuxième façon de réaliser les montages de circuits intégrés ou puces électroniques est basée sur une autre technique d'assemblage dans laquelle la puce est retournée, il s'agit de la technique "Flip Chip". Cette technique se caractérise par une connexion directe de la face active de la puce sur le circuit électrique de destination, contrairement à la technique de câblage de type "Wire Bonding" et est représentée en coupe sur la figure 2. Cette technique consiste à venir déposer une boule de matériau conducteur 20 appelé communément "bump" généralement en or sur chacune des plaques conductrices 12 de la puce :LO dans les ouvertures d'une couche électriquement isolante 34 qui représente la couche de passivation située sur la face active de la puce. La puce est alors connectée par sa face active sur le circuit électrique de destination 22 par contact des boules de matériau conducteur sur les plages de contact 24 du circuit électrique ; les plages de contact étant placées de façon à reproduire l'emplacement des boules de matériau conducteur. Pour une telle technique de montage, les moyens de contact entre la puce et les plots de connexion du circuit de destination consiste en une boule de matériaux conducteurs en contact entre les deux parties. L'inconvénient d'un tel montage réside dans la précision du positionnement, la taille des boules de matériau conducteur et celle des plaques conductrices de la puce étant de l'ordre de 100 m, cela rend le montage délicat. De plus, l'étape qui consiste à venir déposer les boules de matériau conducteur représente un coût non négligeable dans le procédé de fabrication des circuits intégrés ou puces électroniques. Les deux techniques traditionnelles de montage utilisées pour la connexion des puces électroniques et décrites précédemment consiste donc à réaliser une liaison ohmique et nécessite l'ajout d'un matériau conducteur pour le contact entre la puce et le circuit électrique sur lequel elle s'insère. C'est pourquoi le but de l'invention est de fournir un procédé de montage de la puce sur un circuit électrique ne nécessitant pas de moyens de contacts ajoutés à la puce pour réaliser la connexion entre la puce et le circuit électrique. L'objet de l'invention est donc un procédé de connexion d'une puce électronique sur des plots de connexion d'un circuit électrique et destinés à recevoir la puce, la puce étant munie de deux plaques conductrices situées sur la dernière couche constitutive de la puce et au moins d'une couche de blindage électromagnétique, au moins une des plaques étant totalement recouverte d'une couche électriquement isolante, le procédé comprenant les étapes suivantes . - déposer une matière diélectrique adhésive sur le circuit entre les plots de connexion, de façon à maintenir la puce électronique en position fixe par rapport au circuit, - positionner la puce électronique, sur le circuit de manière à ce que les plaques conductrices soient en regard des plots de connexion du circuit électrique, de façon à créer au moins une liaison capacitive entre la puce et le circuit électrique constituée de la plaque conductrice, de la couche électriquement isolante recouvrant totalement la plaque et du plot de connexion. Les buts, objets et caractéristiques de l'invention apparaîtront plus clairement à la lecture de la description qui suit faite en référence aux dessins dans lesquels : La figure 1 représente une technique de montage des puces utilisant des fils conducteurs, La figure 2 représente une technique de montage des des puces utilisant les bumps , La figure 3 représente une vue en coupe de la puce selon l'invention, La figure 4 représente une vue en coupe du support du circuit électrique après l'étape de dépôt de la matière diélectrique, La figure 5 représente une vue en coupe du support du 5 circuit électrique après l'étape de positionnement de la puce, La figure 6 représente un objet portable sans contact vue de dessus sur lequel est connectée une puce selon l'invention. 10 Selon la figure 3 qui représente un schéma en coupe, la puce ou le circuit intégré 10 comprend deux plaques métalliques 31 et 32 correspondant à des métallisations réalisées au dernier niveau de la puce. Dans les techniques de montage par fils conducteurs ou par boules de matériau 15 conducteur, ces plaques métalliques représentent les plages de contact sur lesquelles viennent se connecter les moyens de contact en vue d'une liaison ohmique entre la puce et le circuit électrique sur lequel il est monté. Dans le cadre de l'invention, au moins une des plaques métalliques est 20 réalisée de taille plus grande par rapport à celles utilisées pour la connexion des circuits intégrés par les méthodes traditionnelles donc par contact ohmique. Le mode de réalisation préféré de l'invention décrit deux plaques métalliques identiques pour réaliser deux connexions selon 25 l'invention. Dans ce cas, pour une puce de taille 1 mm x 0,6 mm, la taille de chaque plaque métallique est de l'ordre de 200 m x 500 gm. De plus, la couche de passivation électriquement isolante qui est réalisée en dernier sur la face active de la puce, c'est à dire la face 30 comportant les plaques métalliques, ne comporte aucune ouverture contrairement aux puces électroniques adaptées pour se connecter par des moyens de contact de type ohmique. La couche électriquement isolante 34 est réalisée sur la totalité de la surface active de la puce de façon à 35 former une couche isolante d'épaisseur uniforme en générale inférieur à 3 m.
Selon la figure 4, le support 46 sur lequel vient se connecter la puce est représenté en coupe. Il peut s'agir d'un support en matériau souple tel qu'un support en papier sur lequel est imprimée une antenne par impression de type sérigraphie, flexographie, héliogravure, offset ou jet d'encre. Ou bien, il peut s'agir d'un circuit électrique quelconque comme une carte électronique par exemple. L'antenne représentée par les deux morceaux de pistes 67 et 68 comporte deux plots de connexion 47 et 48 également réalisés de la même façon que l'antenne et dans le prolongement de celle-ci afin de connecter la puce et l'antenne. L'encre conductrice utilisée est préférentiellement une encre polymère chargée en éléments conducteurs tels que l'argent, le cuivre ou le carbone. Une matière diélectrique adhésive 40 est déposée sur le support 46, entre les deux plots de connexion 47 et 48. Cette matière adhésive est déposée avant de placer la puce sur le support. Une fois que la matière adhésive est déposée, la puce est positionnée sur le support 46 de manière à ce que les plaques métalliques 31 et 32 de la puce soient en regard des plots de connexion 47 et 48 de l'antenne. Peu importe que l'encre constituant les plots de connexion 47 et 48 soient sec ou pas. Une pression est exercée sur la puce.
Sous l'effet de la pression exercée, la matière diélectrique adhésive 40 s'étale et vient recouvrir toute la surface de la puce entre les plots de connexion 47 et 48. Elle permet alors de maintenir l'assemblage de la puce 10 sur le support 46 et en particulier pour maintenir la puce 10 en position fixe sur le support. Une liaison capacitive est ainsi réalisée entre la plaque métallique 31 et le plot de connexion 47. De même, une liaison capacitive est ainsi réalisée entre la plaque métallique 32 et le plot de connexion 48. La valeur de la capacité obtenue est proportionnelle à la surface des plaques en regard et à la valeur de la permittivité de la couche d'isolant qui les sépare et est inversement proportionnelle à l'épaisseur de cette couche d'isolant. La permittivité est exprimée en farads par mètre (F/m). Elle peut aussi être exprimée par une quantité adimensionnelle: la permittivité relative ou constante diélectrique, normalisée par rapport à la permittivité du vide so (Epsilon0) = 8,854187x10-12F/m. La permittivité du matériau est alors égale à s = Fo * ER. (Epsilon = Espislon0 * Epsilon R) Quelle que soit l'épaisseur de la couche électriquement isolante dite couche de passivation, la valeur usuelle de la permittivité relative est de l'ordre de 4 pour les matériaux utilisés dans la fabrication des puces. D'une façon générale, l'épaisseur de la couche électriquement isolante est de l'ordre de 3 m. Un objet portable sans contact 60 tel qu'une carte à puce ou un ticket est représenté vue de face sur la figure 6. L'antenne 62 comporte deux pistes conductrices 67 et 68 se terminant par deux plots de connexion, similaires aux deux plots 47 et 48 décrits précédemment. La puce 10 est connectée à l'antenne selon le procédé de l'invention.
Chaque connexion formée d'une plaque métallique, d'une couche d'isolant et d'un plot de connexion forme un condensateur. En effet, un condensateur ou une capacité étant constitué de deux plaques conductrices séparées par un isolant électrique, la liaison capacitive représentée par la connexion réalisée selon le procédé de l'invention est constituée pour une des plaques conductrices par un plot de connexion ou plaques conductrices 31 ou 32 au sein même de la puce électronique 10, pour l'isolant par la couche électriquement isolante ou couche de passivation de la puce électronique et pour la seconde plaque conductrice par les plots de connexion 47 et 48 du circuit électrique et destinés à recevoir la puce. La valeur de la capacité nécessaire dépendra de l'impédance du circuit à connecter, à la fréquence de fonctionnement désirée, ce afin de réaliser l'impédance optimum de la puce pour son adaptation (communément appelée en anglais matching network ) à l'impédance de l'antenne.
L'objet de l'invention s'adapte de préférence pour les domaines de la bande de fréquence à partir des Ultra Hautes Fréquences (UHF) de l'ordre du GHz et en particulier supérieure à 860 MHz (fréquence de 1 GHz selon la norme ISO 18000-6 et fréquence de 2,45 GHz selon la norme ISO 18000-4). En effet, les puces utilisées pour de telles fréquences ont une impédance complexe d'entrée de l'ordre de Z = 20 - j*100 Ohms, ce qui correspond par exemple à un circuit électrique contenant une résistante et un condensateur en série, donc un circuit RC dont la valeur de la capacité est de l'ordre de 800 fF. Lorsque la puce est intégrée à un circuit électrique et que les signaux échangés entre la puce et le circuit sont des signaux en hautes fréquences, il est toujours nécessaire de réaliser un élément ou réseau d'adaptation rajouté en sortie de la puce ou pas. Cette adaptation permet d'optimiser le transfert de puissance du signal échangé ou d'optimiser les performances en bruit c'est à dire diminuer les signaux aléatoires et non désirés se superposant aux signaux utiles. L'adaptation est réalisée grâce à un réseau de composants tels que capacité ou inductance. Le dispositif selon l'invention permet de rajouter au modèle RC de la puce une capacité en série qui joue le rôle d'élément d'adaptation de façon à permettre une adaptation optimum entre la puce et le réseau électrique auquel elle est connectée. Dans les cas de dispositifs RFID, le réseau connecté à la puce est une antenne. La valeur de la capacité de la liaison capacitive réalisée entre la puce et l'antenne telle que définie par l'invention est prise en compte dans l'adaptation de l'antenne à la puce et permet donc d'optimiser cette adaptation. Donc pour adapter l'impédance d'entrée de la puce à l'impédance du circuit et par exemple pour une partie imaginaire de l'impédance d'entrée de la puce correspondant à 800 fF (femto Farad), un diélectrique d'épaisseur e = 3 gm et correspondant à la couche d'isolant de permittivité relative sR (Epsilon R) de l'ordre de 4, on en déduit la surface nécessaire des plaques de connexions en regard selon la formule C = so * ER * S / e (C = Epsilon 0 * Epsilon R*S / e). La surface nécessaire est de l'ordre de 6,8 10-6 m2 ce qui correspond par exemple à une surface de 200 gm x 340 gm. Pour réaliser l'invention avec des puces RFID dans la gamme des fréquences UHF, soit des fréquences de l'ordre du giga Hertz, il faudra donc prévoir des plaques conductrices de surface au moins égale à 200 m x 340 gm. Pour une partie imaginaire de l'impédance d'entrée de la puce supérieure à 800 fF, on peut prévoir des plaques conductrices de surface inférieure à 200 gm x 340 gm. La liaison capacitive réalisée selon le procédé de l'invention contribue donc au réglage de l'adaptation de la puce et du circuit sur lequel elle s'insère donc dans notre cas de la puce à l'antenne et représente même un élément primordial du réseau d'adaptation. Lorsqu'il s'agit d'un objet portable sans contact de type étiquette RFID fonctionnant dans les Ultra Hautes Fréquences, la liaison capacitive réalisée alors entre la puce et l'antenne et telle que définie par l'invention est prise en compte également dans le réglage de l'accord de l'antenne à la puce. En effet, l'antenne doit être accordée à la fréquence de fonctionnement du lecteur. Le procédé selon l'invention a l'avantage de faciliter la mise en place de la puce sur les plots de connexion du circuit de destination. En effet, la taille des plaques métalliques étant très importante devant la taille de la puce, la précision du montage selon le procédé de l'invention est bien inférieure à celle requise pour le montage des puces selon la technique d'assemblage de type flip chip telle que décrite précédemment et dans laquelle la connexion se fait par l'intermédiaire des bumps de la puce dont le diamètre est inférieur à 100 m. Ainsi, avec une puce dont la face active est de forme rectangulaire et: dans laquelle les plaques métalliques se situent le long des petits côtés du rectangle de façon symétrique par rapport à l'axe de symétrie parallèle aux petits côtés du rectangle, le positionnement de la puce sera possible juste par repérage du grand côté et du petit côté de la face active de la puce. Ainsi, lors du montage de la puce sur le circuit électrique de destination, la forme rectangulaire de la face active et la disposition symétrique des plaques conductrices permettent de s'affranchir de l'orientation de la puce suivant le grand côté puisque les deux orientations sont possibles. De plus, de part la grande taille des plaques conductrices, cela permet d'augmenter les tolérances lors du montage de la puce. De cette façon, le temps gagné sur la phase de repérage des bumps de la puce et le relâchement des tolérances de montage permet d'augmenter les cadences de montage des puces sur les circuits destiné à les recevoir et donc de réduire les coûts de production. En outre, le fait que la couche de matière isolante recouvre totalement la ou les plaques conductrices de la face active de la puce, les plaques métalliques sont protégées contre les pollutions, diffusions, migrations et autres phénomènes électriques venant altérer la qualité et la fonctionnalité de la puce électronique. La fabrication de la puce ou circuit intégré est basée sur l'utilisation d'un procédé photographique complexe pour réaliser les différentes couches contenant l'ensemble des circuits. Les différentes couches constitutives de la puce 10 sont fabriquées de telle sorte que la partie dans l'épaisseur de la puce située en regard des plaques conductrices 31 et 32 située à la périphérie de la puce contient le moins possible de connexions métalliques qui forment le circuit intégré. En plaçant la puce horizontale, cette partie correspond à la partie de la puce située à la verticale des plaques conductrices 31 et 32. De plus, la puce peut également contenir, sur un ou plusieurs niveaux une ou plusieurs couches de métal supplémentaires afin de minimiser les capacités parasites entre les plaques 31 et 32 de la capacité et toutes connexions métalliques en regard. Cette (ou ces) couche(s) joue(nt) le rôle de blindage ou d'écran électromagnétique aux rayonnement émis par les connexions de la puce qui, à l'échelle de la puce créent des capacités parasites néfastes à la capacité de liaison créée entre les plaques conductrices 31 et 32 et les plots de connexion 47 et 48. La présence de telle capacité parasite a tendance à réduire la valeur de la capacité de la liaison capacitive réalisée entre la puce et l'antenne et peut même la réduire au point de rendre la connexion électrique entre la puce et l'antenne insuffisante. La présence de cette (ou ces) couche(s) supplémentaire(s) de blindage électromagnétique est donc très importante. Ce blindage est donc situé de préférence entre les plaques conductrices et les connexions de la puce de façon à réduire le plus possible les capacités parasites qui pourraient apparaître entre les plaques conductrices et les connexions de la puce et à optimiser la valeur de la capacité de la liaison capacitive.

Claims (8)

REVENDICATIONS
1. Procédé de connexion d'une puce électronique (10) sur des plots de connexion (47 et 48) d'un circuit électrique et destinés à recevoir ladite puce, ladite puce étant muni de deux plaques conductrices (31 ou 32) situées sur la dernière couche constitutive de la puce et au moins d'une couche de blindage électromagnétique, au moins une des plaques (31 ou 32) étant totalement recouverte d'une couche électriquement isolante (34), ledit procédé comprenant les étapes suivantes : - déposer une matière diélectrique adhésive (40) sur ledit circuit entre les plots de connexion (47, 48), de façon à maintenir ladite puce électronique (10) en position fixe par rapport au circuit, - positionner la puce électronique (10), sur ledit 15 circuit de manière à ce que lesdites plaques conductrices (31 et 32) soient en regard des plots de connexion (47 et 48) du circuit électrique, de façon à créer au moins une liaison capacitive entre la puce et le circuit électrique constituée de la 20 plaque conductrice (31 ou 32), de la couche électriquement isolante recouvrant totalement ladite plaque et du plot de connexion (47 ou 48).
2. Procédé selon la revendication 1 dans lequel ledit 25 circuit électrique est un dispositif d'identification par radio-fréquence comprenant une antenne (62, 67, 68) disposée sur un support (46), ladite antenne comprenant deux plots de connexion (47 et 48). 30
3. Procédé selon la revendication 2 dans lequel ladite antenne est obtenue par impression d'une encre conductrice sur ledit support (46). 13
4. Procédé selon la revendication 1 ou 2 dans lequel ledit dispositif radiofréquence fonctionne dans des domaines de fréquence supérieures à 860 MHz.
5. Procédé selon la revendication 3 ou 4 dans lequel la taille de ladite plaque conductrice (31 ou 32) formant une liaison capacitive avec le circuit électrique est de l'ordre de 200 m x 500 gm.
6. Procédé selon la revendication 3, 4 ou 5 dans lequel lesdites plaques conductrices (31 et 32) sont situées de façon symétrique sur ladite puce (10) par rapport à l'axe de symétrie parallèle au petit côté de la face active de la puce lorsque celle-ci est de forme rectangulaire.
7. Procédé selon l'une des revendications précédents dans lequel la couche électriquement isolante (34) est une couche dite de passivation d'épaisseur de l'ordre de 3 gm.
8. Procédé selon l'une des revendications 3 à 7, dans lequel ledit support (46) est en matière fibreuse telle que du papier. 25 9 Procédé selon l'une des revendications 3 à 8, dans lequel l'encre utilisée pour réaliser ladite antenne et lesdits plots de connexion est une encre polymère chargée en éléments conducteurs en argent. 30 10 Procédé selon l'une des revendications 3 à 9, dans lequel l'encre utilisée pour réaliser ladite antenne est une encre polymère chargée en éléments conducteurs en carbone. 35 11 Procédé selon l'une des revendications 3 à 10 dans lequel la valeur de la capacité de ladite liaison20capacitive est prise en compte dans l'adaptation de ladite antenne à ladite puce. 12. Dispositif d'identification par radiofréquence de type carte ou étiquette comprenant une puce électronique et une antenne connectée ensemble selon l'une des revendications 1 à 11.
FR0704293A 2007-06-15 2007-06-15 Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence Expired - Fee Related FR2917534B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0704293A FR2917534B1 (fr) 2007-06-15 2007-06-15 Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
US12/138,796 US7988059B2 (en) 2007-06-15 2008-06-13 Method for connecting an electronic chip to a radiofrequency identification device
PCT/FR2008/000829 WO2009010649A1 (fr) 2007-06-15 2008-06-16 Procédé de connexion d'une puce électronique sur un dispositif d'identification radiofréquence
TW097122373A TWI495062B (zh) 2007-06-15 2008-06-16 將電子晶片連接到無線射頻辨識裝置上的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0704293A FR2917534B1 (fr) 2007-06-15 2007-06-15 Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence

Publications (2)

Publication Number Publication Date
FR2917534A1 true FR2917534A1 (fr) 2008-12-19
FR2917534B1 FR2917534B1 (fr) 2009-10-02

Family

ID=38962654

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0704293A Expired - Fee Related FR2917534B1 (fr) 2007-06-15 2007-06-15 Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence

Country Status (4)

Country Link
US (1) US7988059B2 (fr)
FR (1) FR2917534B1 (fr)
TW (1) TWI495062B (fr)
WO (1) WO2009010649A1 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037035B1 (ko) * 2007-07-17 2011-05-25 가부시키가이샤 무라타 세이사쿠쇼 무선 ｉｃ 디바이스 및 전자기기
FR2927441B1 (fr) * 2008-02-13 2011-06-17 Yannick Grasset Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
FR2936096B1 (fr) * 2008-09-12 2011-01-28 Yannick Grasset Procede de fabrication d'objets portatifs sans contact
FR2949018B1 (fr) * 2009-08-06 2012-04-20 Rfideal Connexion ohmique au moyen de zones de connexion elargies dans un objet electronique portatif
US8267494B2 (en) * 2009-12-09 2012-09-18 Hand Held Products, Inc. Automatic RFID circuit tuning
EP2458530B1 (fr) * 2010-11-30 2014-04-02 Nxp B.V. Objet étiqueté de transpondeur et procédé de fabrication associé
CN102332413A (zh) * 2010-12-22 2012-01-25 傅华贵 一种smt锡膏链接工艺
CN105793872B (zh) * 2013-11-18 2019-01-01 安全创造有限责任公司 具有金属层和天线的卡
CN111192946A (zh) * 2020-01-10 2020-05-22 深圳市隆利科技股份有限公司 一种led点胶方法
CN111192948A (zh) * 2020-01-10 2020-05-22 深圳市隆利科技股份有限公司 一种led点胶方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10064411A1 (de) * 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige Verbindung zwischen einem Chip und einem Koppelelement sowie Sicherheitselement, Sicherheitspapier und Wertdokument mit einer solchen Verbindung
DE10133588A1 (de) * 2001-07-11 2002-09-05 Infineon Technologies Ag Anordnung eines Chips und einer Leiterstruktur
US20050148112A1 (en) * 2002-04-11 2005-07-07 Weekamp Johannus W. Method of manufacturing an electronic device, and electronic device
WO2006009934A1 (fr) * 2004-06-18 2006-01-26 Avery Dennison Corporation Dispositif d'identification par radiofrequence (rfid) et procede de fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2826154B1 (fr) * 2001-06-14 2004-07-23 A S K Carte a puce sans contact avec un support d'antenne et un support de puce en materiau fibreux
KR100910769B1 (ko) * 2002-06-11 2009-08-04 삼성테크윈 주식회사 Ｉｃ 카드 및, 그것의 제조 방법
US6940408B2 (en) * 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
FR2853115B1 (fr) * 2003-03-28 2005-05-06 A S K Procede de fabrication d'antenne de carte a puce sur un support thermoplastique et carte a puce obtenue par ledit procede
FR2894714B1 (fr) * 2005-12-13 2008-02-29 K Sa As Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10064411A1 (de) * 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige Verbindung zwischen einem Chip und einem Koppelelement sowie Sicherheitselement, Sicherheitspapier und Wertdokument mit einer solchen Verbindung
DE10133588A1 (de) * 2001-07-11 2002-09-05 Infineon Technologies Ag Anordnung eines Chips und einer Leiterstruktur
US20050148112A1 (en) * 2002-04-11 2005-07-07 Weekamp Johannus W. Method of manufacturing an electronic device, and electronic device
WO2006009934A1 (fr) * 2004-06-18 2006-01-26 Avery Dennison Corporation Dispositif d'identification par radiofrequence (rfid) et procede de fabrication

Also Published As

Publication number Publication date
TW200910556A (en) 2009-03-01
TWI495062B (zh) 2015-08-01
FR2917534B1 (fr) 2009-10-02
US20090014527A1 (en) 2009-01-15
WO2009010649A1 (fr) 2009-01-22
US7988059B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
FR2917534A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0424262B1 (fr) Electronique portable connectable à puces
FR2882174A1 (fr) Procede de fabrication d'un dispositif microelectronique a fonctionnement sans contact notamment pour passeport electronique
FR2786959A1 (fr) Composant a ondes de surface encapsule et procede de fabrication collective
FR2790328A1 (fr) Composant inductif, transformateur integre, notamment destines a etre incorpores dans un circuit radiofrequence,et circuit integre associe avec un tel composant inductif ou transformateur integre
EP1886382A2 (fr) Entite electronique a antenne magnetique
WO2005036697A1 (fr) Antenne interne de faible volume
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
EP1792526A1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR2653634A1 (fr) Systeme de carte a puces munie d'une electronique portable deportee.
FR2894714A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
WO2017102667A1 (fr) Dispositif radiofrequence a circuit lc ajustable comprenant un module electrique et/ou electronique
EP2243160A2 (fr) Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
EP2840530A1 (fr) Dispositif électronique à mémoire
FR2938096A1 (fr) Dispositif electronique autorisant des communications sans contact en champ proche.
EP2350930A2 (fr) Procede de fabrication d'objets portatifs sans contact avec pont dielectrique et objets portatifs
FR2847726A1 (fr) Module radiofrequence
FR2629667A1 (fr) Dispositif a circuit imprime
EP2915104B1 (fr) Procédé de fabrication d'un connecteur pour module de carte à puce, connecteur de carte à puce obtenu par ce procédé et module de carte à puce comportant un tel connecteur
FR2811509A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante
FR2936096A1 (fr) Procede de fabrication d'objets portatifs sans contact
FR2795202A1 (fr) Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact
EP2471028B1 (fr) Procede de realisation d'un dispositif comprenant un circuit radiofrequence, et dispositif obtenu

Legal Events

Date Code Title Description
GC Lien (pledge) constituted

Effective date: 20110608

RG Lien (pledge) cancelled

Effective date: 20140825

PLFP Fee payment

Year of fee payment: 9

GC Lien (pledge) constituted

Effective date: 20151210

ST Notification of lapse

Effective date: 20170228