FR3077425A1 - Cellule integree precaracterisee - Google Patents

Cellule integree precaracterisee Download PDF

Info

Publication number
FR3077425A1
FR3077425A1 FR1850725A FR1850725A FR3077425A1 FR 3077425 A1 FR3077425 A1 FR 3077425A1 FR 1850725 A FR1850725 A FR 1850725A FR 1850725 A FR1850725 A FR 1850725A FR 3077425 A1 FR3077425 A1 FR 3077425A1
Authority
FR
France
Prior art keywords
precharacterized
cell
capacitive
integrated
continuity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1850725A
Other languages
English (en)
Inventor
Abderrezak Marzaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1850725A priority Critical patent/FR3077425A1/fr
Priority to US16/259,424 priority patent/US10868199B2/en
Priority to CN201920155162.0U priority patent/CN209691754U/zh
Priority to CN201910087359.XA priority patent/CN110098185A/zh
Publication of FR3077425A1 publication Critical patent/FR3077425A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

La cellule intégrée précaractérisée (STD1) comprend au moins une région semiconductrice (SRI) comportant un domaine fonctionnel incluant au moins un transistor (TRR), et un domaine dit de continuité (DC10, DC11) destiné à être attenant à au moins un autre domaine de continuité (DCi) d'au moins une autre cellule intégrée précaractérisée (STDi), la cellule comportant au moins un élément capacitif (TR10, TR11, TR0) logé dans le domaine de continuité (DC1) et/ou autour d'une région de substrat (RSub) du transistor (TRR).

Description

L’invention concerne les circuits intégrés, et plus particulièrement les cellules précaractérisées, par exemple des cellules d’entrée/sortie, communément désignées par l’homme du métier sous le vocable anglosaxon de « standard cells ».
Les cellules précaractérisées sont généralement réalisées en technologie CMOS, et sont conçues et optimisées par avance, afin par exemple d’être mises en mémoire dans des bibliothèques de cellules précaractérisées.
Les cellules précaractérisées peuvent avoir des fonctions logiques.
Ainsi, le concepteur d’un circuit intégré peut faire appel à ces cellules précaractérisées pour les placer et les interconnecter en fonction de l’architecture d’un circuit intégré à concevoir.
La figure 1 représente une vue de dessus d’une partie logique LG d’un circuit intégré. Les parties logiques LG de circuit intégré comportent habituellement une alternance de caissons semiconducteurs de type N et de caissons semiconducteurs de type P.
Les caissons semiconducteurs de type N et les caissons semiconducteurs de type P peuvent avoir une disposition de bandes parcourant la partie logique selon une première direction (dans une direction X), alternées une à une selon une deuxième direction orthogonale à la première direction (dans une direction Y, perpendiculaire à la direction X). Cela permet notamment de réaliser des cellules précaractérisées dans lesquelles sont formées des portes logiques réalisées en technologie complémentaire (CMOS).
Dans les parties logiques LG des circuits intégrés, des pics de courant peuvent provoquer des chutes de tension très brèves qui gênent le fonctionnement des composants.
Ces chutes de tension sont d’autant plus gênantes que la tension d’alimentation est faible.
Des condensateurs de découplages DECAP connectés entre la masse et l’alimentation permettent de filtrer les variations brusques de la tension d’alimentation. Par conséquent, des éléments capacitifs de découplage réalisés en technologie MOS, du type condensateur grillecanal (« channelcap » selon le terme anglais usuel), occupent un espace dédié situé en bordure de la partie logique LG.
L’encombrement de l’espace dédié aux condensateurs de découplage DECAP est important.
Pour des raisons d’architecture, la partie logique LG comporte parfois des espaces vacants dans lesquels ne sont pas formées de portes logiques.
Il a été proposé des cellules capacitives de remplissage FC qui sont formées dans ces espaces vacants. Cela permet d’exploiter les espaces vacants, s’il y en a, d’une conception de circuit intégré.
Néanmoins, il est toujours souhaitable d’augmenter la valeur capacitive des éléments capacitifs de découplage, de préférence sans augmenter l’empreinte surfacique.
Selon un mode de réalisation, il est proposé une cellule précaractérisée, avantageusement réalisée dans une technologie CMOS, par exemple 40 nanomètres voire moins (par exemple inférieure ou égale à 28nm, en particulier 20nm) ou plus (par exemple 55nm ou 90nm), comprenant en particulier des éléments capacitifs permettant d’augmenter la valeur capacitive globale des condensateurs de découplage, sans augmenter l’espace utilisé par le circuit intégré.
Selon un aspect, il est ainsi proposé une cellule intégrée précaractérisée comprenant :
- au moins une région semiconductrice comportant au moins un domaine fonctionnel incluant au moins un transistor, par exemple un transistor MOS;
- au moins un domaine dit de continuité destiné à être attenant à au moins un autre domaine de continuité d’au moins une autre cellule intégrée précaractérisée;
- au moins un élément capacitif logé dans ledit au moins un domaine de continuité et/ou autour d’au moins une région de substrat dudit au moins un transistor.
En d’autres termes, des éléments capacitifs sont logés dans des espaces « disponibles » au sein d’une cellule précaractérisée.
Par espace disponible, on entend par exemple un espace qui, dans une cellule précaractérisée dont l’architecture relative à sa fonction est achevée, est apte à accueillir au moins un élément capacitif, sans modifier ni altérer ladite fonction de la cellule précaractérisée.
Ainsi, chaque cellule précaractérisée participe à l’augmentation de la valeur capacitive globale d’un condensateur de découplage.
Selon un mode de réalisation, ledit élément capacitif logé dans ledit domaine de continuité comporte une portion de tranchée capacitive située au bord dudit domaine de continuité, et est destiné à former une tranchée capacitive complète avec un autre élément capacitif situé au bord dudit autre domaine de continuité.
L’espace disponible dans le domaine de continuité pouvant être relativement faible, ce mode de réalisation permet de former une tranchée capacitive complète en combinant deux portions de tranchée capacitive appartenant à deux cellules précaractérisées attenantes l’une à l’autre.
Selon un mode de réalisation, ladite portion de tranchée capacitive comprend une région conductrice verticale et une paroi diélectrique séparant ladite région conductrice de ladite région semiconductrice sur le fond et sur un flanc de la région conductrice.
Une telle configuration verticale permet d’assurer une valeur capacitive par unité de surface avantageuse.
Selon un mode de réalisation, ledit au moins un élément capacitif logé dans le domaine de continuité comporte au moins une tranchée capacitive comportant une région conductrice verticale enveloppée d’une paroi diélectrique.
Ce mode de réalisation correspond à une configuration où l’espace disponible dans le domaine de continuité est suffisant pour accueillir au moins une tranchée capacitive complète, et est notamment avantageux en matière de plus-value de valeur capacitive par cellule précaractérisée.
Selon un mode de réalisation, ledit transistor comprend une région de substrat délimitée par des régions isolantes, et l’élément capacitif logé autour de la région de substrat du transistor encadre ladite région de substrat, à l’intérieur desdites régions isolantes.
Selon un mode de réalisation, ledit élément capacitif logé autour de ladite région de substrat comprend une tranchée capacitive comportant une région conductrice verticale enveloppée d’une paroi diélectrique.
Selon un mode de réalisation, ledit élément capacitif est situé à distance desdites régions isolantes.
Ce mode de réalisation présente l’avantage de maximiser la surface capacitive de l’élément capacitif, ce qui est avantageux en matière de plus-value de valeur capacitive par cellule précaractérisée.
Selon un mode de réalisation, ledit élément capacitif est situé en contact avec lesdites régions isolantes.
Ces modes de réalisation présentent notamment l’avantage de minimiser l’empreinte surfacique de l’élément capacitif au sein d’une cellule précaractérisée.
Il est également proposé un circuit intégré comportant plusieurs cellules précaractérisées telles que définies ci-avant.
Il est également proposé un appareil électronique, tel qu’un téléphone portable ou un ordinateur de bord de véhicule, comportant un circuit intégré tel que défini ci-avant.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
la figure 1, précédemment décrite, illustre schématiquement une partie logique de circuit intégré comprenant des condensateurs de découplage classiques et des cellules précaractérisées classiques;
les figures 2 à 8 illustrent des exemples de modes de réalisation de l’invention.
La figure 2 représente une vue en coupe d’un exemple d’une première cellule intégrée précaractérisée STD1 et d’une deuxième cellule intégrée précaractérisée STD2.
Chaque cellule précaractérisée STD1, STD2 comporte au moins un domaine respectif, dit domaine de continuité DC1, DC2, destiné à être attenant au domaine de continuité de l’autre cellule précaractérisée.
Dans une cellule précaractérisée, un domaine de continuité DC1, DC2 est par exemple situé aux extrémités de cette cellule précaractérisée.
Le domaine de continuité est destiné à faire la jonction entre deux cellules précaractérisées.
Les cellules précaractérisées peuvent comporter par exemple des fonctions logiques réalisées en technologie complémentaire (CMOS).
Le domaine de continuité permet d’assurer la continuité, au niveau rails d’alimentation et pistes métalliques d’interconnexion, d’un assemblage de cellules précaractérisées pour réaliser par exemple des combinaisons des fonctions logiques desdites cellules précaractérisées.
Les cellules précaractérisées STD1, STD2 comprennent des régions isolantes STI, par exemple des tranchées d’isolation peu profondes, ou un oxyde local (LOCOS pour « LOCal Oxydation of Silicon » selon le terme usuel anglosaxon).
Une cellule précaractérisée comporte généralement un caisson de type N et un caisson de type P.
Les deux cellules précaractérisées comprennent deux éléments capacitifs TRI, TR2 respectifs.
Dans cet exemple, les domaines de continuité DC1, DC2 comprennent chacun un espace disponible.
Par espace disponible, on entend ici un espace qui, dans une cellule précaractérisée dont l’architecture relative à sa fonction est achevée, est apte à accueillir au moins un élément capacitif, sans modifier ni altérer ladite fonction de la cellule précaractérisée.
Comme détaillé ci-après, les propriétés semiconductrices de cet espace disponible sont avantageusement exploitées, sans compromettre ladite fonction de la cellule précaractérisée.
Les domaines de continuité DC1, DC2 font mutuellement la jonction entre les cellules précaractérisées STD1, STD2 voisines.
La première cellule précaractérisée STD1 comprend une première portion de tranchée TRI, ici une demi-tranchée.
La première portion de tranchée TRI comprend une première région électriquement conductrice CCI et une première paroi diélectrique CD1 séparant ladite première région électriquement conductrice CCI sur le fond et un flanc de la première région CCI.
Le flanc de la première région électriquement conductrice CCI recouvert par ladite paroi diélectrique CD1 est le flanc situé vers l’intérieur de la première cellule précaractérisée STD1.
Symétriquement, la deuxième cellule précaractérisée STD2 comprend une deuxième portion de tranchée TR2, ici une demitranchée.
La deuxième portion de tranchée comprend une deuxième région électriquement conductrice CC2 et une deuxième paroi diélectrique CD2 séparant ladite deuxième région électriquement conductrice CC2 sur le fond et un flanc de cette même deuxième région CC2.
Le flanc de la deuxième région électriquement conductrice CC2 recouvert par ladite paroi diélectrique CD2 est le flanc situé vers l’intérieur de la deuxième cellule précaractérisée STD2.
Ensemble, les deux portions de tranchées TRI, TR2 forment ainsi une tranchée capacitive complète TR.
La tranchée capacitive complète TR est située à la jonction des domaines de continuité DC1, DC2.
La tranchée capacitive complète TR loge une portion centrale électriquement conductrice CC enveloppée dans une paroi diélectrique CD.
La tranchée capacitive complète est formée dans les régions semiconductrices SRI de chaque cellule précaractérisée.
Ainsi, le caisson SRI forme une première électrode El de l’élément capacitif.
La portion centrale électriquement conductrice CC forme une deuxième électrode E2 de l’élément capacitif.
En pratique, la tranchée complète TR est formée lors de la réalisation d’une partie logique par assemblage de deux portions de tranchées, appartenant chacune au domaine de continuité de cellules précaractérisées attenantes.
La première région et la deuxième région électriquement conductrices CCI, CC2 forment ensemble une région conductrice complète CC.
La première paroi diélectrique et la deuxième paroi diélectrique CD1, CD2 forment ensemble une paroi diélectrique complète CD.
La paroi diélectrique complète CD enveloppe la région conductrice complète CC sur le fond et les flancs.
Une première prise de contact substrat dans le caisson SRI forme une connexion de première électrode El de l’élément capacitif.
Une deuxième prise de contact dans la portion centrale électriquement conductrice CC de la tranchée unitaire TR forme une connexion de deuxième électrode E2 de l’élément capacitif.
La figure 3 représente une vue de dessus de deux cellules précaractérisées STD1, STD2.
Chaque cellule précaractérisée STD1, STD2 comporte généralement un caisson SRI de type N et un caisson SR2 de type P formé par le substrat.
Les deux cellules STD1 et STD2 comportent ensemble deux éléments capacitifs TRI, TR2 au niveau des domaines de continuité DC1 et DC2.
De façon analogue à l’exemple décrit précédemment en relation avec la figure 2, un élément capacitif TRi comporte une tranchée capacitive comprenant une région conductrice CCi et une paroi diélectrique CDi enveloppant ladite région conductrice CCi.
Le caisson SRI de type N forme une première électrode (El) de l’élément capacitif TRI, par exemple destinée à être couplée à une tension d’alimentation.
La région conductrice CCI remplissant la tranchée TRI forme une deuxième électrode (E2) de cet élément capacitif, par exemple destinée à être couplée à la masse.
Le caisson SR2 de type P forme une deuxième électrode (E2) de l’élément capacitif TR2 par exemple destinée à être couplée à la masse.
La région conductrice CC2 remplissant la tranchée TR2 forme une première électrode (El) de cet élément capacitif, qui est par exemple destinée à être couplée à une tension d’alimentation.
La figure 4 représente une vue en coupe d’un autre exemple d’une première cellule précaractérisée STD1 et d’une deuxième cellule précaractérisée STD2.
Chaque cellule précaractérisée STD1, STD2 comporte au moins un domaine dit de continuité respectif DC1, DC2, destiné à être attenant au domaine de continuité de l’autre cellule précaractérisée.
De façon analogue aux domaines de continuité des cellules précaractérisées décrites précédemment en relation avec la figure 2, les domaines de continuité DC1, DC2 font mutuellement la jonction entre les cellules précaractérisées STD1, STD2 voisines.
Dans ce mode de réalisation, chaque domaine de continuité comporte une tranchée capacitive complète TRi comportant une région conductrice complète CCi et une paroi diélectrique complète CDi enveloppant ladite région conductrice.
Bien entendu, si l’espace disponible le permet, plus d’une tranchée peut-être réalisée dans le domaine de continuité.
La première cellule précaractérisée STD1 comprend ainsi au moins une tranchée TRI comprenant une première région électriquement conductrice CCI enveloppée par une première paroi diélectrique CD 1.
La tranchée TRI est formée dans une région semiconductrice située dans le domaine de continuité DC1 de ladite cellule précaractérisée STD1.
La deuxième cellule précaractérisée STD2 comprend ainsi au moins une tranchée TR2 comprenant une première région électriquement conductrice CC2 enveloppée par une première paroi diélectrique CD2.
La tranchée TR2 est formée dans une région semiconductrice située dans le domaine de continuité DC2 de ladite cellule précaractérisée STD2.
La figure 5 représente une vue en coupe d’un autre exemple d’une cellule précaractérisée STD5.
Un élément capacitif ou tranchée capacitive TR encadre ladite région de substrat RSub du transistor TRR, et est en contact avec les régions isolantes STI.
Ladite tranchée encadre le transistor TRR de tous les côtés.
La figure 6 représente une variante de l’exemple décrit précédemment en relation avec la figure 5, dont les éléments communs supportent les mêmes références et ne seront pas détaillés à nouveau ici.
La tranchée capacitive TR encadre la région de substrat RSub du transistor TRR, et est située à distance des régions isolantes STI.
La figure 7 représente une vue en coupe d’un exemple d’assemblage de trois cellules précaractérisées STD1, STD2 et STD3 combinant les exemples de modes de réalisation décrits précédemment en relation avec les figures 2 et 5, dont les éléments communs supportent les mêmes références et ne seront pas détaillés à nouveau ici.
Une première cellule précaractérisée STD1 comprend une première portion de tranchée capacitive TRIO logée dans un domaine de continuité DC10, une deuxième portion de tranchée capacitive TR11 logée dans un domaine de continuité DC11 et un élément capacitif TRO logé autour d’une région de substrat d’un transistor TRR.
Une deuxième cellule précaractérisée STD2 comprend une portion de tranchée capacitive TR2 logée dans un domaine de continuité DC2, en contact avec la portion de tranchée capacitive TR11.
Une troisième cellule précaractérisée STD3 comprend une portion de tranchée capacitive TR3 logée dans un domaine de continuité DC3, en contact avec la portion de tranchée capacitive TRIO.
Les portions de tranchée capacitive TR11, TR2 forment une tranchée capacitive complète TR12.
Les portions de tranchée capacitive TRIO, TR3 forment une tranchée capacitive complète TR13.
La figure 8 représente un appareil électronique APP, tel qu’un téléphone portable, un ordinateur de bord de véhicule ou tout autre appareil connu, comportant un circuit intégré CI comprenant des cellules précaractérisées selon des modes de réalisation décrits précédemment en relation avec les figures 2 à 6, ou des combinaisons de ceux-ci.
Une partie logique LG du circuit intégré CI comporte une succession de caissons NW semiconducteurs d’un premier type de conductivité, par exemple du type N, et de caissons PW semiconducteurs opposé au premier type de conductivité, par exemple du type P.
Les caissons NW et PW sont disposés en bandes parcourant en longueur la partie logique (dans une direction X), alternées une à une latéralement (dans une direction Y, perpendiculaire à la direction X). Cela permet de réaliser des cellules précaractérisées dans lesquelles sont formées des portes logiques réalisées en technologie complémentaire (CMOS).
Des condensateurs de découplages DECAP, occupant un espace dédié situé en bordure de la partie logique LG, permettent de filtrer des variations brusques de la tension d’alimentation.
Des cellules précaractérisées STD1, STD2, STD3, STD4 sont assemblées selon le même mode de réalisation décrit précédemment en relation avec les figures 2 à 6 ou toute combinaison possible des différents modes de réalisation décrits en relation avec les figures 2 à
6.
Chaque cellule précaractérisée, en outre de sa fonction logique, apporte une plus-value à la valeur capacitive globale du condensateur de découplage sans empreinte surfacique.
Le circuit intégré CI comporte par ailleurs d’autres parties fonctionnelles BL1, BL2, BL3 telles que, dans un exemple de circuit intégré CI de mémoire, un plan-mémoire, un amplificateur de lecture 10 ou une interface de bus de données.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation mais en embrasse toutes les variantes, par exemple, les différents modes de réalisation décrits peuvent être combinés entre eux pour former tout type d’agencement s’adaptant aux besoins et aux 15 possibilités des architectures.

Claims (10)

  1. REVENDICATIONS
    1. Cellule intégrée précaractérisée (STD1) comprenant au moins une région semiconductrice (SRI) comportant au moins un domaine fonctionnel incluant au moins un transistor (TRR), et au moins un domaine dit de continuité (DC1) destiné à être attenant à au moins un autre domaine de continuité d’au moins une autre cellule intégrée précaractérisée (STDi), la cellule comportant au moins un élément capacitif logé dans ledit au moins un domaine de continuité (DC1) et/ou autour d’une région de substrat (RSub) dudit au moins un transistor (TRR).
  2. 2. Cellule intégrée précaractérisée (STDI) selon la revendication 1, dans laquelle ledit élément capacitif logé dans ledit domaine de continuité (DC1) comporte une portion de tranchée capacitive (TR) située au bord dudit domaine de continuité (DC1), et est destiné à former une tranchée capacitive complète (TR) avec un autre élément capacitif (TR) situé au bord dudit autre domaine de continuité (DC2).
  3. 3. Cellule intégrée précaractérisée selon la revendication 2, dans laquelle ladite portion de tranchée capacitive (TR) comprend une région conductrice verticale (CC) et une paroi diélectrique (CI) séparant ladite région conductrice (CC) de ladite région semiconductrice (SRI) sur le fond et sur un flanc de la région conductrice (CC).
  4. 4. Cellule intégrée précaractérisée (STDI) selon la revendication 1, dans laquelle ledit au moins un élément capacitif logé dans le domaine de continuité (DC1) comporte au moins une tranchée capacitive (TR) comportant une région conductrice verticale (CC) enveloppée d’une paroi diélectrique (Cil).
  5. 5. Cellule intégrée précaractérisée (STD) selon l’une quelconque des revendications précédentes, dans laquelle ledit transistor (TRR) comprend une région de substrat (RSub) délimitée par des régions isolantes (STI), et l’élément capacitif logé autour de la région de substrat (RSub) du transistor (TRR) encadre ladite région de substrat (Rsub), à l’intérieur desdites régions isolantes (STI).
  6. 6. Cellule intégrée précaractérisée (STD) selon la revendication 5, dans laquelle ledit élément capacitif logé autour de
    5 ladite région de substrat (RSub) comprend une tranchée capacitive (TR) comportant une région conductrice verticale (CC) enveloppée d’une paroi diélectrique (CI).
  7. 7. Cellule intégrée précaractérisée (STD) selon l’une des revendications 5 ou 6, dans laquelle ledit élément capacitif est situé à
    10 distance desdites régions isolantes (STI).
  8. 8. Cellule intégrée précaractérisée (STD) selon l’une des revendications 5 ou 6, dans laquelle ledit élément capacitif est situé en contact avec lesdites régions isolantes (STI).
  9. 9. Circuit intégré (CI) comportant plusieurs cellules 15 précaractérisées (STDi) selon l’une des revendications précédentes.
  10. 10. Appareil électronique, tel qu’un téléphone portable ou un ordinateur, comportant un circuit intégré (CI) selon la revendication 9.
FR1850725A 2018-01-30 2018-01-30 Cellule integree precaracterisee Pending FR3077425A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1850725A FR3077425A1 (fr) 2018-01-30 2018-01-30 Cellule integree precaracterisee
US16/259,424 US10868199B2 (en) 2018-01-30 2019-01-28 Standard integrated cell with capacitive decoupling structure
CN201920155162.0U CN209691754U (zh) 2018-01-30 2019-01-29 标准集成单元、集成电路和电子设备
CN201910087359.XA CN110098185A (zh) 2018-01-30 2019-01-29 具有电容性去耦结构的标准集成单元

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1850725 2018-01-30
FR1850725A FR3077425A1 (fr) 2018-01-30 2018-01-30 Cellule integree precaracterisee

Publications (1)

Publication Number Publication Date
FR3077425A1 true FR3077425A1 (fr) 2019-08-02

Family

ID=62143341

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1850725A Pending FR3077425A1 (fr) 2018-01-30 2018-01-30 Cellule integree precaracterisee

Country Status (3)

Country Link
US (1) US10868199B2 (fr)
CN (2) CN110098185A (fr)
FR (1) FR3077425A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077425A1 (fr) * 2018-01-30 2019-08-02 Stmicroelectronics (Rousset) Sas Cellule integree precaracterisee

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007005141A1 (fr) * 2005-06-30 2007-01-11 Advanced Micro Devices Inc. Dispositif semi-conducteur comprenant un condensateur de découplage vertical
US8609486B1 (en) * 2012-01-06 2013-12-17 Altera Corporation Methods for fabricating deep trench capacitors
US20150061083A1 (en) * 2013-09-03 2015-03-05 Realtek Semiconductor Corp. Metal trench de-noise structure and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745798A (ja) * 1993-08-03 1995-02-14 Nec Corp マスタースライス集積回路
TWI220421B (en) * 2002-09-24 2004-08-21 Lightuning Tech Inc Differential capacitor micro-accelerometer structure manufactured by SOI chip
JP4778689B2 (ja) * 2004-06-16 2011-09-21 パナソニック株式会社 標準セル、標準セルライブラリおよび半導体集積回路
US8159015B2 (en) * 2010-01-13 2012-04-17 International Business Machines Corporation Method and structure for forming capacitors and memory devices on semiconductor-on-insulator (SOI) substrates
WO2016075860A1 (fr) * 2014-11-14 2016-05-19 株式会社ソシオネクスト Structure de disposition de circuit intégré à semi-conducteur
US20170062410A1 (en) * 2015-08-31 2017-03-02 Semiconductor Components Industries, Llc Circuit including a rectifying element, an electronic device including a diode and a process of forming the same
FR3077425A1 (fr) * 2018-01-30 2019-08-02 Stmicroelectronics (Rousset) Sas Cellule integree precaracterisee
US10276554B1 (en) * 2018-06-14 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated standard cell structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007005141A1 (fr) * 2005-06-30 2007-01-11 Advanced Micro Devices Inc. Dispositif semi-conducteur comprenant un condensateur de découplage vertical
US8609486B1 (en) * 2012-01-06 2013-12-17 Altera Corporation Methods for fabricating deep trench capacitors
US20150061083A1 (en) * 2013-09-03 2015-03-05 Realtek Semiconductor Corp. Metal trench de-noise structure and method for forming the same

Also Published As

Publication number Publication date
US20190237589A1 (en) 2019-08-01
CN110098185A (zh) 2019-08-06
CN209691754U (zh) 2019-11-26
US10868199B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
FR3070535A1 (fr) Circuit integre avec element capacitif a structure verticale, et son procede de fabrication
EP0712163A1 (fr) Dispositif à mémoire non-volatile électriquement effaçable et procédé de réalisation d'un tel dispositif
EP1569273A2 (fr) Lignes conductrices enterrées dans des zones d'isolement
FR3070534A1 (fr) Procede de fabrication d'elements capacitifs dans des tranchees
EP0432058B1 (fr) Circuit d'isolation dynamique de circuits intégrés
FR3029343A1 (fr) Dispositif compact de memoire de type electriquement effacable et programmable
FR2980640A1 (fr) Circuit integre en technologie fdsoi avec partage de caisson et moyens de polarisation des plans de masse de dopage opposes presents dans un meme caisson
FR2999802A1 (fr) Cellule cmos realisee dans une technologie fd soi
FR3077425A1 (fr) Cellule integree precaracterisee
FR3080948A1 (fr) Circuit integre comprenant un element capacitif, et procede de fabrication
FR3076660A1 (fr) Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant
FR3080949A1 (fr) Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
FR3071355B1 (fr) Cellule-memoire eeprom compacte
FR3077925A1 (fr) Circuit integre tridimensionnel face a face de structure simplifiee
WO2009147347A1 (fr) Memoire a structure du type eeprom et a lecture seule
EP3382709B1 (fr) Cellule mémoire sram
EP1710805B1 (fr) Dispositif de mémoire SRAM avec remise à zéro instantanée et procédé correspondant de remise à zéro instantanée
FR3057393A1 (fr) Circuit integre avec condensateur de decouplage dans une structure de type triple caisson
EP1586118B1 (fr) Condensateur enterre associe a une cellule sram
FR3056010A1 (fr) Procede de fabrication de transistors, en particulier des transistors de selection pour des memoires non-volatiles, et dispositif correspondant.
EP3361498B1 (fr) Condensateur de découplage
FR2995139A1 (fr) Transistor mos
FR3093590A1 (fr) Procédé de fabrication d’un élément capacitif, et circuit intégré correspondant.
FR3085540A1 (fr) Dispositif integre de mesure temporelle a constante de temps ultra longue et procede de fabrication
WO2000046855A1 (fr) Dispositif semi-conducteur de portes logiques non-et ou non-ou a n entrees, et procede de fabrication correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190802

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7